JPS60670Y2 - electronic computer with clock - Google Patents

electronic computer with clock

Info

Publication number
JPS60670Y2
JPS60670Y2 JP8120779U JP8120779U JPS60670Y2 JP S60670 Y2 JPS60670 Y2 JP S60670Y2 JP 8120779 U JP8120779 U JP 8120779U JP 8120779 U JP8120779 U JP 8120779U JP S60670 Y2 JPS60670 Y2 JP S60670Y2
Authority
JP
Japan
Prior art keywords
clock
display
week
day
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8120779U
Other languages
Japanese (ja)
Other versions
JPS561242U (en
Inventor
昭良 谷本
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP8120779U priority Critical patent/JPS60670Y2/en
Publication of JPS561242U publication Critical patent/JPS561242U/ja
Application granted granted Critical
Publication of JPS60670Y2 publication Critical patent/JPS60670Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 本考案は時計機能及び計算機機能を併有する時計付電子
計算機に係り、特に表示部の有効利用を計るものである
[Detailed Description of the Invention] The present invention relates to an electronic computer with a clock that has both a clock function and a calculator function, and particularly aims to make effective use of the display section.

従来、時計付電子計算機において、曜日を表示する場合
専用の7個の曜日表示セグメントを設け、これを選択的
に曜田こ対応させて表示していた。
Conventionally, in an electronic computer with a clock, when displaying the day of the week, seven day-of-the-week display segments were provided and these segments were selectively displayed in correspondence with the day of the week.

しかし、この表示は時計機能の表示時のみ有効て、計算
機機能の実行時は利用されず利用効率が非常に悪かった
However, this display was effective only when displaying the clock function and was not used when executing the computer function, resulting in very poor usage efficiency.

本考案は曜日表示のセグメントを計算機機能の実行時に
も有効に利用しようとするもので、具体的には、例えば
、計算機機能の実行時、 500+25+35+・・・・・・ と複数のデータ
を入力しながら計算していく場合、今どのもしくは何番
目のデータを入れたのか使用者に判るようにするため、
上記の曜日表示のセグメントをデータを入れる毎に順次
点灯表示させようとするものである。
The present invention attempts to effectively use the day of the week display segment when executing a calculator function. Specifically, for example, when executing a calculator function, multiple data such as 500+25+35+... are input. When calculating with
This is intended to sequentially light up and display the segments of the day of the week display each time data is input.

以下図面に従って本考案の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.

第1図は表示部のセグメント構成を説明する要部平面図
で、SNは数値表示する日の字形セグメント?SDは小
数点表示するドツトセグメント。
Figure 1 is a plan view of the main part explaining the segment configuration of the display section, where SN is the sun-shaped segment that displays numerical values. SD is a dot segment that displays decimal points.

SBは曜日表示するパーセグメントで、パーセグメント
SBの各個に対してはキャビネットCBに各曜日を示す
文字Wを印刷等によって形成している。
SB is a par segment for displaying the day of the week, and for each par segment SB, a letter W indicating each day of the week is formed on the cabinet CB by printing or the like.

なお、上記各セグメントを含む表示体DSPは液晶、
ECD、 LED等任意のもので構成することが可能で
ある。
In addition, the display body DSP including each of the above segments is a liquid crystal,
It can be configured with any ECD, LED, etc.

第2図に回路構成を示す。Figure 2 shows the circuit configuration.

CLUは時計回路部、CAUは計算機回路部、SMは時
計機能と計算機機能を切換えるモード切換スイッチ、
DSPは第1図で説明した表示体である。
CLU is the clock circuit section, CAU is the computer circuit section, SM is the mode changeover switch that switches between the clock function and the computer function.
The DSP is the display described in FIG.

DNは表示体DSPの日の字型セグメントSN及びドツ
トセグメントSDを含む数値表示部D1に対応する表示
駆動回路、DBはパーセグメントSBからなるバー表示
部D2に対応する表示駆動回路で、両者ともモード切換
スイッチSMによるデータ選択機能を有している。
DN is a display drive circuit corresponding to the numerical display section D1 including the sun-shaped segment SN and dot segment SD of the display body DSP, and DB is a display drive circuit corresponding to the bar display section D2 consisting of the per segment SB. It has a data selection function using a mode changeover switch SM.

NKは数値キ一群、FKはファンクションキ一群、 C
Kは時計の時刻設定キ一群である。
NK is a group of numerical keys, FK is a group of function keys, C
K is a group of time setting keys for the clock.

モード切換スイッチSMをCL (時計機能)側にする
と、時計設定キ一群CKの所定操作をもって時計回路部
CLUへの入力が可能になり、必要に応じて適宜時刻が
設定され得る。
When the mode selector switch SM is set to the CL (clock function) side, input to the clock circuit section CLU becomes possible by a predetermined operation of the clock setting key group CK, and the time can be set appropriately as necessary.

一方、このとき、表示駆動回路DN、DBでは、時計回
路部CLUからの出力、すなわち、時刻情報ICLと曜
日情報IDを選択して入力し、表示体DSPにおいてこ
れらを表示する。
On the other hand, at this time, the display drive circuits DN and DB select and input the output from the clock circuit unit CLU, that is, the time information ICL and day of the week information ID, and display them on the display body DSP.

表示例を示すと第3図のとおりであり、ここでは火曜日
の0侍2粉3咀であることを表示している。
An example of the display is shown in Figure 3, where it is displayed that 0 samurai 2 powder 3 tsui for Tuesday.

モード切換スイッチSMをCA (計算機機能)側にす
ると、計算機回路部CAUは数値キ一群NK及びファン
クションキ一群FKのキー人力を受は入れ、また、表示
駆動回路DN、 DBは計算機回路部CAU側からの出
力をを選択して入力するようになる。
When the mode selector switch SM is set to the CA (computer function) side, the computer circuit section CAU accepts the manual input of the numeric key group NK and the function key group FK, and the display drive circuits DN and DB are placed on the computer circuit section CAU side. Now you can select and input the output from .

この場合、数値表示部D1に対応する表示駆動回路DN
へは置数値・演算値情報ICAが入力され、もう一つの
バー表示部D2に対応する表示駆動回路DBにはデータ
の入力計数情報ICが入力される。
In this case, the display drive circuit DN corresponding to the numerical display section D1
The input value/calculation value information ICA is input to the bar display section D2, and the data input count information IC is input to the display drive circuit DB corresponding to the other bar display section D2.

第4図は計算機機能の実行時の表示例を示すもので、こ
こでは、例えば、500十25+35+ とまでキー
操作して、その演算結果560を表示するとともに、バ
ーセグメントSBを3個点灯して3つまでのデータを入
力したことを表示している。
Figure 4 shows an example of the display when the calculator function is executed.Here, for example, key operations are performed up to 500 + 25 + 35+, the calculation result 560 is displayed, and three bar segments SB are lit. It is displayed that up to three pieces of data have been input.

第5図は計算機回路部CAU内の計数回路例を示すもの
で、十、 −t X、÷のファンクショキーのキー人力
信号をカウントアツプ信号としてカウント回路COに入
力し、キー人力毎にカウント内容を一つづつカウントア
ツプするようにするとともに、演算終了キー=あるいは
クリアキーCLのキー人力信号でカウント内容をリセッ
トするようにしている。
Figure 5 shows an example of a counting circuit in the computer circuit unit CAU.The key input signals of the function keys 10, -t, The contents are counted up one by one, and the count contents are reset by a human input signal from the calculation end key or the clear key CL.

CBはカウント回路CO内のカウントレジスタでここか
らデータの入力計数情報■Cが供給される。
CB is a count register in the count circuit CO, from which data input count information ■C is supplied.

OR1は+、−9×、÷のキー人力信号を入力するオア
ゲート、OR2は=、CLのキー人力信号を入力するオ
アゲートである。
OR1 is an OR gate that inputs key human input signals of +, -9×, ÷, and OR2 is an OR gate that inputs key human input signals of = and CL.

なお、計数回路は、数値入力があったときセットされ+
、−9×、÷のファンクショキーの入力でリセットされ
る置数検出回路を設け、この検出回路の出力信号をもっ
てカウント回路CO(第5図参照)をカウントアツプす
るようにしてもよい。
Note that the counting circuit is set when a numerical value is input.
, -9×, ÷ function keys may be provided, and the output signal of this detection circuit may be used to count up the count circuit CO (see FIG. 5).

この場合は、上述の例では500の5を入力したとき1
個のバーセグメントsB、25の2を入力したとき2個
のバーセグメント、35の3を入力したとき3個のバー
セグメントSBが点灯することになろう。
In this case, in the example above, if you input 5 of 500, 1
2 bar segments sB will be lit, when inputting 2 of 25, 2 bar segments will be lit, and when inputting 3 of 35, 3 bar segments SB will be lit.

いずれにしても計数回路は種々の変形が可能である。In any case, the counting circuit can be modified in various ways.

また、上述の実施例では曜日表示に対応して7個のバー
セグメントSBを設けたが、これ以上であっても何ら差
支えないこと明らかである。
Further, in the above-described embodiment, seven bar segments SB were provided corresponding to the day of the week display, but it is clear that there is no problem even if there are more than this.

以上のように本考案は、計算機機能の実行時にデータの
入力数を計数する手段を備え、時計機能の表示時に曜日
表示に利用される少なくとも7個のセグメントを兼用し
て、上記の計数内容を表示するものであって、このセグ
メントの有効利用が計れかつ計算機機能の実行時にはデ
ータの入力数が確認でき、有用な時計付電子計算機が提
供できる。
As described above, the present invention includes a means for counting the number of input data when executing the calculator function, and also uses at least seven segments used for displaying the day of the week when displaying the clock function, so that the above-mentioned counting contents can be calculated. This segment can be used effectively and the number of input data can be confirmed when executing a computer function, thereby providing a useful electronic computer with a clock.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案におけるセグメント構成例を説明する要
部平面図、第2図は回路構成を示すブロックダイヤグラ
ム、第3図及び第4図はそれぞれ異なる状態時の表示例
を示す図、第5図は第2図の要部構成例を示すブロック
ダイヤグラムである。 DSP・・・・・・表示体、SN・・・・・田の字型セ
グメント、SD・・・・・・ドツトセグメント、SB・
・・・・・バーセグメント、W・・・・・・曜日文字、
SM・・・・・・モード切換スイッチ、CLU・・・・
・・時計回路部、CAU・・・・・・計算機回路部、D
N、 DB・・・・・・表示駆動回路、D□・・・・・
・数値表示部、D2・・・・・・バー表示部、CO・・
・・・・カウント回路。
FIG. 1 is a plan view of main parts explaining an example of the segment configuration in the present invention, FIG. 2 is a block diagram showing the circuit configuration, FIGS. 3 and 4 are diagrams showing examples of display in different states, and FIG. The figure is a block diagram showing an example of the main part configuration of FIG. 2. DSP...Display body, SN...Dot-shaped segment, SD...Dot segment, SB...
... Bar segment, W ... Day of the week character,
SM...Mode changeover switch, CLU...
...Clock circuit section, CAU... Computer circuit section, D
N, DB...Display drive circuit, D□...
・Numeric display section, D2... Bar display section, CO...
... Count circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 時計機能及び計算機機能を併有する時計付電子計算機に
おいて、表示部は数値、小数点を含むセグメント以外に
曜日を表示する少なくとも7個のセグメントを設けてな
り、前記計算機機能の実行時にデータの入力数を計数す
る計数手段を備え、前記曜日表示を行なうセグメントを
兼用して前記計数手段により計数された内容を表示する
ように構成したことを特徴とする時計付電子計算機。
In an electronic computer with a clock that has both a clock function and a calculator function, the display section is provided with at least seven segments for displaying the day of the week in addition to the segments containing numerical values and decimal points, and the display section is provided with at least seven segments for displaying the day of the week, and the number of input data can be determined when executing the calculator function. 1. An electronic computer with a clock, comprising a counting means for counting, and configured to display the content counted by the counting means by also using the segment for displaying the day of the week.
JP8120779U 1979-06-13 1979-06-13 electronic computer with clock Expired JPS60670Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8120779U JPS60670Y2 (en) 1979-06-13 1979-06-13 electronic computer with clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8120779U JPS60670Y2 (en) 1979-06-13 1979-06-13 electronic computer with clock

Publications (2)

Publication Number Publication Date
JPS561242U JPS561242U (en) 1981-01-08
JPS60670Y2 true JPS60670Y2 (en) 1985-01-10

Family

ID=29314508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8120779U Expired JPS60670Y2 (en) 1979-06-13 1979-06-13 electronic computer with clock

Country Status (1)

Country Link
JP (1) JPS60670Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4337442A (en) * 1980-03-28 1982-06-29 Electro Scientific Industries, Inc. First laser pulse amplitude modulation

Also Published As

Publication number Publication date
JPS561242U (en) 1981-01-08

Similar Documents

Publication Publication Date Title
JPS60670Y2 (en) electronic computer with clock
EP0243140A2 (en) Electronic timepiece
JPS55124089A (en) Display device of electronic watch
JP2650409B2 (en) Data input device
JPS5750067A (en) Electronic cash register
JPH04297948A (en) Display device for electronic calculator
JPH11167554A (en) Electronic desktop computer
Sekolec Additional functions for RT-11 Basic
JPH0429961B2 (en)
JPS6012192Y2 (en) Electronics
JPS59154303A (en) Electronic scale
JPS63273923A (en) Abacus type calculator
JPS6190381A (en) Operation device
JPS59161001U (en) electronic scale
JPS59131001U (en) electronic scale
JPS55134433A (en) Keyboard
JPS61256461A (en) Electronic desk calculator
JPS57136270A (en) Calculator with counter
JPS57141730A (en) Abacus
JPS5760452A (en) Small-sized electronic computer equipped with multilayer liquid crstal indicator
JPS59161002U (en) electronic scale
JPS61267855A (en) Electronic equipment
JPS584093U (en) electronic clock
JPH0289152A (en) Number of days calculator for electronic apparatus
JPS5543666A (en) Electronic cash register