JPS6063637A - Recording system for history information - Google Patents

Recording system for history information

Info

Publication number
JPS6063637A
JPS6063637A JP58172420A JP17242083A JPS6063637A JP S6063637 A JPS6063637 A JP S6063637A JP 58172420 A JP58172420 A JP 58172420A JP 17242083 A JP17242083 A JP 17242083A JP S6063637 A JPS6063637 A JP S6063637A
Authority
JP
Japan
Prior art keywords
instruction
register
history information
source code
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58172420A
Other languages
Japanese (ja)
Inventor
Noriyuki Oka
徳行 岡
Hideo Ogawara
小河原 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58172420A priority Critical patent/JPS6063637A/en
Publication of JPS6063637A publication Critical patent/JPS6063637A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To execute respective instructions of respective codes written in specific language while interpreting them by detecting, for example, an assignment instruction and storing the history of this assignment instruction in a specific area of a storage part automatically. CONSTITUTION:When one instruction is read out and set in an instruction register 11, it is compared 14 with history information which is set in a history information which is set in a history information register 13 previously. Consequently, when a coincidence signal (c) is obtained, a control part 19 gates gate circuits G1 and G2 to store the address in the source code of this instruction in an address storage register 16 and the execution result in a register 17. This stored information is stored successively in an area 21 indicated by a storage address register 18 every time the coincidence signal (c) is obtained by a comparator 14. Its contents are read out and checked to know the history of the specified variable, and the debugging and inspection of the source code are facilitated.

Description

【発明の詳細な説明】 +111 発明の技術分野 本発明は、特定の言語で記述されたソースコードの各命
令を解釈しながら実行する計算機システムにおいて、該
ソースコード実行時の特定の変数値等の履歴情報の記録
方式に関する。
Detailed Description of the Invention +111 Technical Field of the Invention The present invention relates to a computer system that executes each instruction of a source code written in a specific language while interpreting the instructions, and the invention relates to a computer system that interprets and executes each instruction of a source code written in a specific language. This relates to a method for recording historical information.

(bl 技術の背景 最近のデータ処理システムの大型化に伴って、実行され
るプログラムの規模も大きくなりつつある。従って、上
記プログラムを1人で設計することができなくなり、複
数の設計者が分担して設計するようになっている。
(bl Background of technology) As data processing systems have become larger in recent years, the scale of the programs that are executed is also becoming larger. It is supposed to be designed.

そのA−、M7’ログラムをソースコードレベルでデバ
ッグ3検査する場合、該複数の設計者でデバッグするこ
とは現実的に困ゲ「であり、例えば1人の設計者だけで
、簡単に該ソースコードのデバッグ、検査ができる、効
果的なソフトウェアクールの出現が待たれていた。
When debugging and inspecting the A-, M7' program at the source code level, it is practically difficult to debug it with multiple designers; for example, only one designer can easily debug the source code. The emergence of an effective software program that can debug and inspect code has been awaited.

(cl 従来技術と問題点 従来は、ソースコードのデバッグ、検査等の為に、例え
ば該ソースコード中の代入命令の実行時、該代入命令の
特定変数の履歴情報を知りたい場合、ソースコード中の
必要個所に、その変数値を出力させるステートメントを
挿入し、再び実行しなければならなかった。
(cl Prior Art and Problems) Conventionally, for debugging and inspecting source code, for example, when an assignment instruction in the source code is executed, if you want to know the history information of a specific variable of the assignment instruction, I had to insert a statement that outputs the variable value at the required place and execute it again.

一方、デバッガ等のツールも開発されているが、使用条
件が煩雑であったり、最終変化値しか表示しないもの、
変数値が変化した時の値しか表示しないもの等、変数の
履歴情報として不充分なものが多かった。
On the other hand, tools such as debuggers have been developed, but they have complicated usage conditions, or only display the final change value.
Many of them were insufficient as historical information on variables, such as those that only displayed values when a variable value changed.

fti+ 発明の目的 本命明は上記従来の欠点に鑑み、特定の言語で記述され
たソースコードの各命令を解釈しながら実行する計算機
システムにおいて、例えば代入命令を検出して、該代入
命令の変数値の履歴を自動的に、記憶部の特定領域に格
納していく方法を提供することを目的とするものである
fti+ Purpose of the Invention In view of the above-mentioned drawbacks of the conventional art, the present invention is designed to detect, for example, an assignment instruction and calculate the variable value of the assignment instruction in a computer system that interprets and executes each instruction of a source code written in a specific language. The purpose of this invention is to provide a method for automatically storing the history of data in a specific area of a storage unit.

tel 発明の構成 そしてこの目的は、本発明によれば、特定の言語で記述
されたソースコードの各命令を解釈しながら実行する計
算機システムにおいて、特定命令を検出する第1の手段
と、該特定命令のソースコード上のアドレスをM積する
第2の手段と、該特定命令の実行結果を蓄積する第3の
手段と、該計算機システムの記憶部に履歴情報記憶領域
とを設け、」二記第1の手段によって検出出方が得られ
た時、上記第2の手段と、第3の手段とによって蓄積さ
れている履歴情報を、上記履歴情報記憶領域に格納する
方法を提供することによって達成され、例えば外部より
変数名と、そぎ変数名に対する代入命令を投入するだけ
で、特定の変数名にっff) 発明の実施例 以下本発明の実施例を図面によって詳述する。
According to the present invention, in a computer system that executes each instruction of a source code written in a specific language while interpreting it, there is provided a first means for detecting a specific instruction; a second means for multiplying addresses on the source code of an instruction, a third means for accumulating the execution results of the specific instruction, and a history information storage area in the storage section of the computer system, This is achieved by providing a method for storing history information accumulated by the second means and the third means in the history information storage area when the detection method is obtained by the first means. For example, by simply inputting a variable name and an assignment instruction for the variable name from the outside, a specific variable name can be set.Embodiments of the InventionEmbodiments of the present invention will now be described in detail with reference to the drawings.

図が本発明の一実施例をブロック図で示した図であり、
1はソースコードの各命令を解釈しながら実行する計算
機、2はその主記憶装置、そして、jlは命令レジスタ
(Ill) 、 12はアドレスレジスタ(^R) 、
 13は例えば変数名と、その変数名に対する代入命令
等、ソースコードを実行した時に、履歴を採りたい情報
をセントする履歴情報レジスタ(TIR) 、 14は
命令レジスタ(Ift) IIと、履歴情報レジスタ(
TIR)13とを比較し、条件が合致した時、一致信号
(C)を出力する比較器(GOMP) 。
The figure is a block diagram showing an embodiment of the present invention,
1 is a computer that interprets and executes each instruction of the source code, 2 is its main memory, jl is an instruction register (Ill), 12 is an address register (^R),
13 is a history information register (TIR) that stores information to be recorded in history when the source code is executed, such as variable names and assignment instructions for the variable names; 14 is an instruction register (Ift) II; and a history information register. (
A comparator (GOMP) that compares TIR) 13 and outputs a match signal (C) when the conditions match.

15はソースコードの各命令を1つ宛取り込んで、解釈
し実行する解釈実行部(IPT ) 、 16は比較器
(COMP) 14において、一致信号(C)が得られ
た時に、該命令のソースコード中のアドレスを蓄積する
アドレス蓄積レジスタ(ASR) 、 17は比較器(
COMP) 14において、一致信号(C)が得られた
時に、解釈実行部(IPT ) 15での実行結果を蓄
積する実行結果蓄積レジスタ(IPTSR) 、 18
は比較器(COMP) 14において、一致信号(C)
が得られた時、アドレス蓄積レジスタ(ASI? ) 
1B及び実行結果蓄積レジスタ(IPTSR) 17の
内容を、主記憶装置2の主記憶部21内の、履歴情報記
憶領域211に、順次格納していく為のアドレスを生成
する格納アドレスレジスタ(SAR) 、 19は全体
の制御部<cTL> 、 17L182は論理和回路、
181は+1回路で、履歴情報を、履歴情報記憶領域2
11に格納する毎に実行される。61〜G5はゲート回
路である。
15 is an interpretation execution unit (IPT) that fetches each instruction of the source code, interprets and executes it; 16 is a comparator (COMP); when a match signal (C) is obtained in 14, the source code of the instruction is Address storage register (ASR) that stores addresses in the code, 17 is a comparator (
COMP) 14, an execution result storage register (IPTSR) 18 stores the execution result of the interpretation execution unit (IPT) 15 when a coincidence signal (C) is obtained.
is the comparator (COMP) 14, the coincidence signal (C)
When the address storage register (ASI?) is obtained, the address storage register (ASI?)
A storage address register (SAR) that generates an address for sequentially storing the contents of 1B and execution result storage register (IPTSR) 17 in the history information storage area 211 in the main storage section 21 of the main storage device 2. , 19 is the overall control unit <cTL>, 17L182 is an OR circuit,
181 is a +1 circuit that stores history information in history information storage area 2.
11 is executed every time the program is stored. 61 to G5 are gate circuits.

そして、本計算機システムが動作する時、先ず、アドレ
スレジスタ(AR) 12及び格納アドレスレジスタ(
SAR) 18に、初期値(例えば、全“0”)゛がセ
ットされる。
When this computer system operates, first, the address register (AR) 12 and the storage address register (
SAR) 18 is set to an initial value (for example, all "0").

今、特定の言語で記述されたソースコードの各命令を解
釈しながら実行する計算機1において、アドレスレジス
タ(AR) 12が示す、1つ前の命令により算出され
た次命令のアドレスによって、論理初回rlPF182
を通して、主記憶装置2がアクセスされ、1つの命令が
読み出されて、命令レジスタ(Ift) 11にセット
されると、予め履歴情報レジスタ(TIR) 13にセ
ットされている履歴情報(本実施例においては、履歴を
採る指定変数を■として、該変数Iに対する代入命令)
とが比較される。
Now, in the computer 1 which executes each instruction of the source code written in a specific language while interpreting it, the logical rlPF182
When the main memory 2 is accessed through the memory 2 and one instruction is read out and set in the instruction register (Ift) 11, the history information previously set in the history information register (TIR) 13 (this example In , the specified variable for which the history is to be recorded is set to ■, and the assignment instruction for the variable I)
are compared.

そして、当該条件に合致した命令であると、比較器(C
OMr’) 14において、一致信号(C)が出力され
、制御部(CT1. ) 19に送出される。
Then, if the instruction matches the condition, the comparator (C
OMr') 14 outputs a coincidence signal (C) and sends it to the control unit (CT1.) 19.

計算機Iにおいてゆ、命令レジスタ(TR) 11に七
ノ1〜された命令を、解釈実行部(TPT ) 15に
取り込み、該命令を解釈しながら実行するが、上記一致
信号(C)が得られると、制御部(CTL ) 19に
おいて、適当なタイミングにおいて、ゲート回路G1及
びG2をゲートして、該命令のソースコード巾のアドレ
ス及び実行結果を、それぞれアドレス蓄積レジスタ(A
SR) 16と、実行結果蓄積レジスタ(rPTsR)
 17に蓄積する。
In the computer I, the instructions stored in the instruction register (TR) 11 are taken into the interpretation execution unit (TPT) 15, and the instructions are executed while being interpreted, and the above coincidence signal (C) is obtained. Then, the control unit (CTL) 19 gates the gate circuits G1 and G2 at appropriate timing, and stores the address of the source code width and the execution result of the instruction in the address storage register (A).
SR) 16 and execution result accumulation register (rPTsR)
Accumulates to 17.

又、解釈実行部(IPT ) 15は、解釈した命令に
より、次命令のアドレスを算出して、アドレスレジスタ
(八R)12に格納する。
Further, the interpretation execution unit (IPT) 15 calculates the address of the next instruction based on the interpreted instruction and stores it in the address register (8R) 12.

上記蓄積情報(この実施例では、代入命令のアドレスと
変数■の値)を、格納アドレスレジスタ(SAR)18
のアドレスが示す履歴情報記憶領域211に、比較器(
COMP) 14で一致信号(C)が得られる毎に、格
納アドレスレジスタ(SAI? ) 18の値を+1し
ながら、制御部(CTL ) 19がゲート回路G3.
 Gll G5をゲートし、順次格納していくように制
御される。
The above accumulated information (in this embodiment, the address of the assignment instruction and the value of variable ■) is stored in the storage address register (SAR) 18.
The comparator (
Each time a match signal (C) is obtained in the COMP) 14, the control unit (CTL) 19 increases the value of the storage address register (SAI?) 18 by 1 while controlling the gate circuit G3.
Gll G5 is gated and controlled to be stored sequentially.

このようにして、本実施例においては、指定された変数
Iに対する代入命令が実行される毎に、そのアドレスと
変数値が、主記憶装置2の履歴情報記憶領域211に付
加されていく。
In this manner, in this embodiment, each time an assignment instruction for a specified variable I is executed, its address and variable value are added to the history information storage area 211 of the main storage device 2.

こうして、蓄積されたある変数に対する代入命令の履歴
情報(代入命令のアドレスと、変数Iの値)について、
ソースコード実行の中断、又は終了時に、履歴情報記憶
領域211の内容を読み出して、調べることにより、指
定した変数1の履歴が分り、該ソースコードのデバッグ
、検査を容易に行うことができる。
In this way, regarding the accumulated history information of assignment instructions for a certain variable (the address of the assignment instruction and the value of variable I),
By reading and examining the contents of the history information storage area 211 when execution of the source code is interrupted or terminated, the history of the designated variable 1 can be known, and the source code can be easily debugged and inspected.

尚、履歴情報レジスタ(TII? ) 13に設定する
履歴情報は、本実施例においては、ソースコード中のあ
る変数1と、その変数に対する代入命令で説明したが、
これに限るものでないことは云う迄もないことである。
In this embodiment, the history information set in the history information register (TII?) 13 was explained using a certain variable 1 in the source code and an assignment instruction for that variable.
Needless to say, it is not limited to this.

fgl 発明の効果 以上、詳細に説明したように、本発明の履歴情報記録方
式は、特定の言語で記述されたソースコードの各命令を
解釈しながら実行する計算機システムにおいて、予め履
歴情報レジスタに、上記ソースコードを実行した時の履
歴を採る条件(例えば、変数■とその変数に対する代入
命令等)を設定しておくだけで、該履歴条件に対する履
歴データが、主記憶装置内の履歴情報記憶領域に自動的
に格納されるように制御されるので、上記ソースコード
の実行中断時或いは実行終了時に、上記履歴情報記憶領
域の内容を読み取ることにより、指定した履歴情報に関
する履歴データを得ることができ、ソースコードのデバ
ッグ、検査を容易に行うことができる効果がある。
fgl Effects of the Invention As described above in detail, the history information recording method of the present invention stores information in the history information register in advance in a computer system that executes each instruction of a source code written in a specific language while interpreting it. By simply setting the conditions for recording the history when the above source code is executed (for example, a variable ■ and an assignment instruction for that variable, etc.), the history data for the history condition will be stored in the history information storage area in the main memory. Therefore, by reading the contents of the history information storage area when the execution of the source code is interrupted or finished, it is possible to obtain history data related to the specified history information. This has the advantage that source code can be easily debugged and inspected.

【図面の簡単な説明】 図は本発明の一実施例をブロック図で示した図である。 図面において、1はソースコードを解釈しながら実行す
る計算機、2は主記憶装置、211は履歴情報記憶領域
、11は命令レジスタ(IR) 、 12はアドレスレ
ジスタ(AI?7 、13は履歴情報レジスタ(TTR
’) 、 14は比較器(Co門P) 、 15は解釈
実行部(IPT ) 、 16はアドレス蓄積レジスタ
(八SR) 、 17は実行結果蓄積レジスタ(IPT
SR) 、 1Bは格納アドレスレジスタ(SAR) 
、 Gl〜G5はゲート回路。 をそれぞれ示す。
BRIEF DESCRIPTION OF THE DRAWINGS The figure is a block diagram showing an embodiment of the present invention. In the drawing, 1 is a computer that executes the source code while interpreting it, 2 is a main memory, 211 is a history information storage area, 11 is an instruction register (IR), 12 is an address register (AI?7), and 13 is a history information register. (TTR
'), 14 is a comparator (Co gate P), 15 is an interpretation execution unit (IPT), 16 is an address storage register (8SR), 17 is an execution result storage register (IPT).
SR), 1B is storage address register (SAR)
, Gl~G5 are gate circuits. are shown respectively.

Claims (1)

【特許請求の範囲】[Claims] 特定の言語で記述されたソースコードの各命令を解釈し
ながら実行する計算機システムにおいて、特定命令を検
出する第1の手段と、該特定命令のソースコード上のア
ドレスを蓄積する第2の手段と、該特定命令の実行結果
を蓄積する第3の手段と、該計算機システムの記憶部に
履歴情報記憶領域とを設け、上記第1の手段によって検
出出力が得られた時、上記第2の手段と、第3の手段と
によってM積されている履歴情報を、上記履歴情報記憶
領域に格納することを特徴とする履歴情報記録方式。
In a computer system that executes each instruction of a source code written in a specific language while interpreting the instruction, the computer system includes a first means for detecting a specific instruction, and a second means for accumulating an address on the source code of the specific instruction. , a third means for accumulating the execution results of the specific instruction, and a history information storage area in the storage section of the computer system, and when a detection output is obtained by the first means, the second means A history information recording method characterized in that history information that has been multiplied by M and a third means is stored in the history information storage area.
JP58172420A 1983-09-19 1983-09-19 Recording system for history information Pending JPS6063637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58172420A JPS6063637A (en) 1983-09-19 1983-09-19 Recording system for history information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58172420A JPS6063637A (en) 1983-09-19 1983-09-19 Recording system for history information

Publications (1)

Publication Number Publication Date
JPS6063637A true JPS6063637A (en) 1985-04-12

Family

ID=15941629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58172420A Pending JPS6063637A (en) 1983-09-19 1983-09-19 Recording system for history information

Country Status (1)

Country Link
JP (1) JPS6063637A (en)

Similar Documents

Publication Publication Date Title
US6286132B1 (en) Debugging support apparatus, a parallel execution information generation device, a computer-readable recording medium storing a debugging support program, and a computer-readable recording medium storing a parallel execution information generation program
US5987250A (en) Transparent instrumentation for computer program behavior analysis
US4511961A (en) Apparatus for measuring program execution
CN1153347A (en) Bus analyzer and method for testing inner bus thereof
EP0530816A2 (en) Microprocessor with cache memory and trace analyzer therefor
CN114253821B (en) Method and device for analyzing GPU performance and computer storage medium
JPS6063637A (en) Recording system for history information
JP3389745B2 (en) Apparatus and method for measuring program performance
JP2530841B2 (en) Program performance measurement method
JPS60262251A (en) Backup device for development of microprocessor
JPH06259245A (en) Instrument and method for measuring performance of program
JP2795332B2 (en) Loop processing error detection device
JPH03294934A (en) Debugger for high level program lenguage
JP2697601B2 (en) Simulation method of multiplication / division instruction interlock
JPH01155438A (en) Compiler test system
JP3100458B2 (en) Coverage tester
JP2910548B2 (en) Data check device
JPH04358237A (en) Performance evaluating method
JPS6324425A (en) Test comprehensive state detection system
JPS6355646A (en) Controlling system for symbolic debugger
JPS63174130A (en) System for detecting value unsettled variable name
JPH028677B2 (en)
JPH04323739A (en) Coverage rate measuring instrument
JPS63300333A (en) Measurement system for number of times of instruction execution of program
JPS62111336A (en) Debugging system