JPS6061846U - デイジタルカウンタの誤動作防止回路 - Google Patents
デイジタルカウンタの誤動作防止回路Info
- Publication number
- JPS6061846U JPS6061846U JP15311883U JP15311883U JPS6061846U JP S6061846 U JPS6061846 U JP S6061846U JP 15311883 U JP15311883 U JP 15311883U JP 15311883 U JP15311883 U JP 15311883U JP S6061846 U JPS6061846 U JP S6061846U
- Authority
- JP
- Japan
- Prior art keywords
- digital counter
- output
- malfunction prevention
- prevention circuit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の問題点を説明するためのカウンタ応用回
路のブロック図、第２図は第１図の回路 −に本考案
を適用した一実施例のブロック図である。 ＣＬ・・・クロック入力、１・・・ディジタルカウンタ
、２・・・ＤＡ変換器、３・・・ゲート回路、ＯＵＴ・
・・アナログ出力。
路のブロック図、第２図は第１図の回路 −に本考案
を適用した一実施例のブロック図である。 ＣＬ・・・クロック入力、１・・・ディジタルカウンタ
、２・・・ＤＡ変換器、３・・・ゲート回路、ＯＵＴ・
・・アナログ出力。
Claims (1)
- ディジタルカウンタの２進コード出力のうちの下位ｍビ
ットを使用するものにおいて、上記カウンタの下位ｍビ
ットの出力を他の回路に伝えるゲート回路を設け、上記
カウンタの最上位ビットの出力を上記ゲート回路の制御
信号とし、当該制御信号が“１９９のとき上記下位ｍビ
ットの出力のいかんにかかわらずこれをすべて“０パに
して出力するように構成したことを特徴とするディジタ
ルカウンタの誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15311883U JPS6061846U (ja) | 1983-10-01 | 1983-10-01 | デイジタルカウンタの誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15311883U JPS6061846U (ja) | 1983-10-01 | 1983-10-01 | デイジタルカウンタの誤動作防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6061846U true JPS6061846U (ja) | 1985-04-30 |
Family
ID=30338852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15311883U Pending JPS6061846U (ja) | 1983-10-01 | 1983-10-01 | デイジタルカウンタの誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6061846U (ja) |
-
1983
- 1983-10-01 JP JP15311883U patent/JPS6061846U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6061846U (ja) | デイジタルカウンタの誤動作防止回路 | |
| JPS599639U (ja) | コ−ド変換回路 | |
| JPS58101247U (ja) | アナログデ−タ入力装置 | |
| JPS5816934U (ja) | デイジタルアナログ変換回路 | |
| JPS58101244U (ja) | キ−入力装置 | |
| JPS6062101U (ja) | シ−ケンス制御回路 | |
| JPS6059635U (ja) | Ｄａ変換器 | |
| JPS585121U (ja) | キ−ボ−ドのシフト制御回路 | |
| JPS6092348U (ja) | キ−入力装置 | |
| JPS5871846U (ja) | デイジタル乗算回路 | |
| JPS58121435U (ja) | 複数入力の一を選択し保持する論理回路 | |
| JPS60144133U (ja) | デ−タ入力装置 | |
| JPS5996610U (ja) | バス異常検出回路 | |
| JPS59187259U (ja) | ハイウエイ切替装置 | |
| JPS5927632U (ja) | Ａ／ｄ変換器 | |
| JPS6047356U (ja) | 信号極性変換回路 | |
| JPS58127746U (ja) | デ−タ伝送装置 | |
| JPS5857131U (ja) | Ａ／ｄ変換装置 | |
| JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
| JPS6448991U (ja) | ||
| JPS6129538U (ja) | シリアル信号コ−ド変換器 | |
| JPS60111156U (ja) | Ｃｍｉ符号復号・同期検出回路 | |
| JPS5819342U (ja) | ビット可変型符号ビット拡張回路 | |
| JPS5876241U (ja) | デジタル−アナログ変換器の出力誤差補償回路 | |
| JPS60149247U (ja) | デイジタル・シユミツト・トリガ−回路 |