JPS605370A - 共通バス制御システム - Google Patents
共通バス制御システムInfo
- Publication number
- JPS605370A JPS605370A JP11314783A JP11314783A JPS605370A JP S605370 A JPS605370 A JP S605370A JP 11314783 A JP11314783 A JP 11314783A JP 11314783 A JP11314783 A JP 11314783A JP S605370 A JPS605370 A JP S605370A
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- output
- input
- read
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は共通バス制御システムに関する。
中央処理装置、入出力制御装置および記憶装置等か参す
令複数のモジュールが共通バスにより接続されて、この
共通バスを使用して相互にデータや制御情報の授受を行
なうことは、現在の情報処理装置において極めて一般的
である。このような情報処理装置では、複数のモジュー
ルから重複して共通バスの使用要求が発生することがあ
り、これを解決するために共通バス制御システムが必要
である。
令複数のモジュールが共通バスにより接続されて、この
共通バスを使用して相互にデータや制御情報の授受を行
なうことは、現在の情報処理装置において極めて一般的
である。このような情報処理装置では、複数のモジュー
ルから重複して共通バスの使用要求が発生することがあ
り、これを解決するために共通バス制御システムが必要
である。
従来のこの種の共通バス制御システムは、いったん共通
バスの使用許可を与えられたモジュールは入出力制御装
置の外部レジスタまたは記憶装置との間の通信が終了す
るまでは共通バスを占有し 、続けるようにしている。
バスの使用許可を与えられたモジュールは入出力制御装
置の外部レジスタまたは記憶装置との間の通信が終了す
るまでは共通バスを占有し 、続けるようにしている。
従来のこの種の他の共通バス制御システムは、他ノモジ
ュールの読出動作を行なう場合にハ、他のモジュールに
アドレスを送出するためのバスサイクルと他のモジュー
ルから読出データを送出するためのバスサイクルとの二
度にわたって共通バスを分割使用するようにしている。
ュールの読出動作を行なう場合にハ、他のモジュールに
アドレスを送出するためのバスサイクルと他のモジュー
ルから読出データを送出するためのバスサイクルとの二
度にわたって共通バスを分割使用するようにしている。
このような従来構成においては、低速動作の入出力装置
からの読出データ待ち時間のように、共通バスを不当に
占用し続けたり（前者）、また即座にデータの授受を行
なえるにも拘らずわざわざ共通バスを分割使用したシ（
後者）するため、共通バスの使用率を低下させ、ひいて
は共通バスに接続可能なモジュール数を減少させるとい
う欠点がある。
からの読出データ待ち時間のように、共通バスを不当に
占用し続けたり（前者）、また即座にデータの授受を行
なえるにも拘らずわざわざ共通バスを分割使用したシ（
後者）するため、共通バスの使用率を低下させ、ひいて
は共通バスに接続可能なモジュール数を減少させるとい
う欠点がある。
本発明の目的は共通バスの使用率を向上させる共通バス
制御システムを提供することにある。
制御システムを提供することにある。
本発明の弁舌ｔ＝せ碑システムは、共通バスに接続され
た複数のモジュールの間で該共通バスを使用して通信を
行なうための共通バス制御システムにおいて、 少なくとも一つの前記モジュールからの前記共通バス使
用要求に対してあらかじめ定められた優先順位で許可を
与える使用権付与手段と、該許可を受けた第１の前記モ
ジュールからの動作指定と前記通信先の第２の前記モジ
ュールのそのときの動作状態とにより前記共通バスの分
割使用と非分割使用との区別を表示するための前記モジ
ュールごとの分割使用表示手段と、 前記第２モジユールに前記分割使用表示があるときには
前記許可をいったん放棄させその後に前記第２モジユー
ルが前記共通バス使用要求を新たに行ないかつ該共通バ
ス使用要求に対する許可が与えられると前記第１モジュ
ールに対して前記動作指定を完結させるための動作を起
動させる前記モジュールごとの再起動手段 と金設けたことを特徴とする。
た複数のモジュールの間で該共通バスを使用して通信を
行なうための共通バス制御システムにおいて、 少なくとも一つの前記モジュールからの前記共通バス使
用要求に対してあらかじめ定められた優先順位で許可を
与える使用権付与手段と、該許可を受けた第１の前記モ
ジュールからの動作指定と前記通信先の第２の前記モジ
ュールのそのときの動作状態とにより前記共通バスの分
割使用と非分割使用との区別を表示するための前記モジ
ュールごとの分割使用表示手段と、 前記第２モジユールに前記分割使用表示があるときには
前記許可をいったん放棄させその後に前記第２モジユー
ルが前記共通バス使用要求を新たに行ないかつ該共通バ
ス使用要求に対する許可が与えられると前記第１モジュ
ールに対して前記動作指定を完結させるための動作を起
動させる前記モジュールごとの再起動手段 と金設けたことを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、本実施例は共通バスＣＢにより結
合された中央処理装置ＣＰＵと、記憶装置ＭＥＭと、２
台の入出力制御装置ＩＯＰ÷１およびＩＯＰ◆２と、共
通バス制御装置ＣＢＣとから構成されている。共通バス
制御装置ＣＢＣと、中央処理装置ＣＰＵ、入出力制御装
置ＩＯＰ＋１およびｌ０Ｐ２との間は、また、それぞれ
共通バス使用要求線ＲＥＱ １゜ＲＥＱ２およびＲＥＱ
３と共通バス使用許可線ＡＣＫＩ。
合された中央処理装置ＣＰＵと、記憶装置ＭＥＭと、２
台の入出力制御装置ＩＯＰ÷１およびＩＯＰ◆２と、共
通バス制御装置ＣＢＣとから構成されている。共通バス
制御装置ＣＢＣと、中央処理装置ＣＰＵ、入出力制御装
置ＩＯＰ＋１およびｌ０Ｐ２との間は、また、それぞれ
共通バス使用要求線ＲＥＱ １゜ＲＥＱ２およびＲＥＱ
３と共通バス使用許可線ＡＣＫＩ。
ＡＣＫ２およびＡＣＫ３とで個別に結合されている。
中央処理装置ＣＰＵは前記結合を通じて記憶装置ＭＥＭ
に対する書込動作および読出動作を行なうことができる
。また、入出力制御装置ＩＯＰ＋１またはＩＯＰ＋２
（以下代表してＩＯＰと記す）に対して、接続された入
出力装置（図示省略）との間の入出力動作の開始を指示
したり、入出力装置ＩＯＰの状態を調べたりするために
、入出力装置ＩＯＰの外部レジスタに対する書込動作お
よび読出動作を行なうことができる。入出力動作は、外
部レジスタに書き込まれた制御情報に基づいて、入出力
装置が５− 入出力制御装置ＩＯＰに割込を行なうことにより起動さ
６れるようになっている。
に対する書込動作および読出動作を行なうことができる
。また、入出力制御装置ＩＯＰ＋１またはＩＯＰ＋２
（以下代表してＩＯＰと記す）に対して、接続された入
出力装置（図示省略）との間の入出力動作の開始を指示
したり、入出力装置ＩＯＰの状態を調べたりするために
、入出力装置ＩＯＰの外部レジスタに対する書込動作お
よび読出動作を行なうことができる。入出力動作は、外
部レジスタに書き込まれた制御情報に基づいて、入出力
装置が５− 入出力制御装置ＩＯＰに割込を行なうことにより起動さ
６れるようになっている。
入出力制御装置ＩＯＰは前記結合を通じて、中央処理装
置ＣＰＵからの指示により、入出力動作を行なったり、
該入出力動作により入出力装置から受けとったデータま
たは入出力装置に送出するデータを、それぞれ記憶装置
ＭＥＭに書き込んだり記憶装置ＭＥＭから読み出したり
する。また、入出力制御装置ＩＯＰは、後述する分割モ
ード時には中央処理装置ＣＰＵへの書込動作を行なうこ
とができる。
置ＣＰＵからの指示により、入出力動作を行なったり、
該入出力動作により入出力装置から受けとったデータま
たは入出力装置に送出するデータを、それぞれ記憶装置
ＭＥＭに書き込んだり記憶装置ＭＥＭから読み出したり
する。また、入出力制御装置ＩＯＰは、後述する分割モ
ード時には中央処理装置ＣＰＵへの書込動作を行なうこ
とができる。
中央処理装置ＣＰＵまたは入出力制御装置ＩＯＰが、上
述のような動作を開始しようとするときには、先ず、共
通バス使用要求線ＲＥＱＩ、ＲＥＱ２またはＲＥＱ３’
に活性化して、共通バス制御装置ＣＢＣに共通バスＣＢ
の使用権付与を要求する。中央処理装置ＣＰＵと入出力
制御装置ｌ０Ｐ（以下両者を制御モジュールと総称する
）のうちの少なくとも１台が共通バスＣＢの使用権を要
求している場合には、共通バス制御装置ＣＢＣは制御モ
ジュール間であらかじめ定められた優先順位にしたがっ
て、−６＝ そのうちの１台の制御モジュールに対して共通バスＣＢ
の使用権を与え、その制御モジュールに対応する共通バ
ス使用許可線ＡＣＫＩ 、ＡＣＫ ２またはＡＣＫ３ｅ
活性化して通知する。
述のような動作を開始しようとするときには、先ず、共
通バス使用要求線ＲＥＱＩ、ＲＥＱ２またはＲＥＱ３’
に活性化して、共通バス制御装置ＣＢＣに共通バスＣＢ
の使用権付与を要求する。中央処理装置ＣＰＵと入出力
制御装置ｌ０Ｐ（以下両者を制御モジュールと総称する
）のうちの少なくとも１台が共通バスＣＢの使用権を要
求している場合には、共通バス制御装置ＣＢＣは制御モ
ジュール間であらかじめ定められた優先順位にしたがっ
て、−６＝ そのうちの１台の制御モジュールに対して共通バスＣＢ
の使用権を与え、その制御モジュールに対応する共通バ
ス使用許可線ＡＣＫＩ 、ＡＣＫ ２またはＡＣＫ３ｅ
活性化して通知する。
共通バス使用権を付与された制御モジュールは、アドレ
ス線ＡＤＲ８に相手（記憶装置ＭＥＭｔたけ入出力制御
装置ＩＯＰの外部レジスタ）先のアドレスと自己の制御
モジュールアドレスとを送出し、読み書き制御線ＲＷＫ
読出動作か書込動作かの表示をする。読み書き制御線Ｒ
Ｗは読出動作指示線ＲＥＡＤと書込動作指示線ＷＲＩ
Ｔとからなり、前述の表示はこれらいずれの線を活性化
するかにより行なわれる。
ス線ＡＤＲ８に相手（記憶装置ＭＥＭｔたけ入出力制御
装置ＩＯＰの外部レジスタ）先のアドレスと自己の制御
モジュールアドレスとを送出し、読み書き制御線ＲＷＫ
読出動作か書込動作かの表示をする。読み書き制御線Ｒ
Ｗは読出動作指示線ＲＥＡＤと書込動作指示線ＷＲＩ
Ｔとからなり、前述の表示はこれらいずれの線を活性化
するかにより行なわれる。
書込動作指示線ＷＲＩ Ｔが活性化されている場合には
、共通バス使用権を付与された制御モジュールが、デー
タ線ＤＡＴＡにデータを送出し、アドレス線ＡＤＲ８上
のアドレスと自己のアドレスとの合致により自己宛のデ
ータと認識した記憶装置ＭＥＭまたは入出力制御装置Ｉ
ＯＰの外部レジスタに、書き込まれる。読出動作指示線
ＲＥＡＤが活性化されている場合には、上述のようにし
て被アクセスを認識した記憶装置ＭＥＭまたは外部レジ
スタが。
、共通バス使用権を付与された制御モジュールが、デー
タ線ＤＡＴＡにデータを送出し、アドレス線ＡＤＲ８上
のアドレスと自己のアドレスとの合致により自己宛のデ
ータと認識した記憶装置ＭＥＭまたは入出力制御装置Ｉ
ＯＰの外部レジスタに、書き込まれる。読出動作指示線
ＲＥＡＤが活性化されている場合には、上述のようにし
て被アクセスを認識した記憶装置ＭＥＭまたは外部レジ
スタが。
共通バス使用権を付与された制御モジュールにデータを
送出する。
送出する。
第２図は中央処理装置ＣＰＵのうちの共通バスインタフ
ェースを制御する部分の論理回路図、第３図は入出力制
御装置ＩＯＰのうちの、外部レジスタに対する読出動作
および書込動作を実行するために共通バスインタフェー
スを制御する部分の論理回路図、第４図は共通バス制御
装置ＣＢＣの論理回路図、第５図は入出力制御装置ＩＯ
Ｐのうちの主制御部（図示省略。以後入出力主制御部と
記す）の動作フローをそれぞれ示す。
ェースを制御する部分の論理回路図、第３図は入出力制
御装置ＩＯＰのうちの、外部レジスタに対する読出動作
および書込動作を実行するために共通バスインタフェー
スを制御する部分の論理回路図、第４図は共通バス制御
装置ＣＢＣの論理回路図、第５図は入出力制御装置ＩＯ
Ｐのうちの主制御部（図示省略。以後入出力主制御部と
記す）の動作フローをそれぞれ示す。
入出力主制御部は第５図の動作フローに沿って、マイク
ロプログラム制御されている。入出力制御装置ＩＯＰが
アイドル状態にあるときＫは、入出力主制御部は第３図
におけるＪＫフリップフロップＦ６のＱ出力（読み書き
有無信号）ＲＷＩＩｆＭＰとＪＫフリップフロップＦ８
のＱ出力（入出力動作要求表示信号）１００Ｐとを調べ
ることによシ、それぞれ中央処理装置ＣＰＵからの読出
要求または書込要求と入出力装置からの入出力動作要求
とをチー ニックしている。ＪＫフリップ７０ツブＦ８
は入出力装置からの入出力動作要求信号ｌ０ＲＥＱに応
答してセットされ、入出力動作開始信号ＢＵＳＹＰに応
答してリセットされる。
ロプログラム制御されている。入出力制御装置ＩＯＰが
アイドル状態にあるときＫは、入出力主制御部は第３図
におけるＪＫフリップフロップＦ６のＱ出力（読み書き
有無信号）ＲＷＩＩｆＭＰとＪＫフリップフロップＦ８
のＱ出力（入出力動作要求表示信号）１００Ｐとを調べ
ることによシ、それぞれ中央処理装置ＣＰＵからの読出
要求または書込要求と入出力装置からの入出力動作要求
とをチー ニックしている。ＪＫフリップ７０ツブＦ８
は入出力装置からの入出力動作要求信号ｌ０ＲＥＱに応
答してセットされ、入出力動作開始信号ＢＵＳＹＰに応
答してリセットされる。
入出力主制御部が入出力装置からの割込による入出力動
作要求表示信号ｌ００Ｐを検知すると入出力動作処理が
実行される。入出力動作処理の開始にあたって、入出力
主制御部は第５図に示すように、入出力動作開始信号Ｂ
ＵＳＹＰ ｆＪＫフリップ７０ッ７’Ｆ６に出力してこ
のＪＫフリップフロヅプＦ６をセット状態にし、入出力
動作が終了すると、入出力動作終了信号ＦＲＥＥＰをＪ
Ｋフリップ７０ツブＦ６に出力して、リセットする。
作要求表示信号ｌ００Ｐを検知すると入出力動作処理が
実行される。入出力動作処理の開始にあたって、入出力
主制御部は第５図に示すように、入出力動作開始信号Ｂ
ＵＳＹＰ ｆＪＫフリップ７０ッ７’Ｆ６に出力してこ
のＪＫフリップフロヅプＦ６をセット状態にし、入出力
動作が終了すると、入出力動作終了信号ＦＲＥＥＰをＪ
Ｋフリップ７０ツブＦ６に出力して、リセットする。
次に、入出力主制御部はＪＫフリップフロップＦ７のＱ
出力を読むことによシ、中央処理装置ＣＰＵから入出力
制御装置ＩＯＰの外部レジスタに対する読出要求または
書込要求があるか否かを調べる。この調査の結果により
、読出要求も書込要求９− も無いことがわかると、入出力主制御部は前述のＪＫフ
リップフロップＦ８を読むことによシ、入出力要求の有
無を調べる。入出力要求が無いことがわかると、入出力
制御装置ＩＯＰはアイドル状態になり、セット状態なら
前述の入出力動作処理が実行される。
出力を読むことによシ、中央処理装置ＣＰＵから入出力
制御装置ＩＯＰの外部レジスタに対する読出要求または
書込要求があるか否かを調べる。この調査の結果により
、読出要求も書込要求９− も無いことがわかると、入出力主制御部は前述のＪＫフ
リップフロップＦ８を読むことによシ、入出力要求の有
無を調べる。入出力要求が無いことがわかると、入出力
制御装置ＩＯＰはアイドル状態になり、セット状態なら
前述の入出力動作処理が実行される。
一方、入出力主制御部が読出要求か書込要求かが有るこ
とを検知すると、読出動作または書込動作が実行される
。入出力主制御部はこの読み書き処理にあたって、先ず
、第３図に示すレジスタＲ２′ｆ：読み出して、読出要
求と書込要求との区別およびその対象アドレスを知る。
とを検知すると、読出動作または書込動作が実行される
。入出力主制御部はこの読み書き処理にあたって、先ず
、第３図に示すレジスタＲ２′ｆ：読み出して、読出要
求と書込要求との区別およびその対象アドレスを知る。
対象アドレスは当該入出力制御装置ＩＯＰの外部レジス
タを指定しており、該指定された外部レジスタとレジス
タＲ４またはＲ３との間で読出動作または書込動作が行
なわれる。入出力主制御部は、読み書き処理が完了する
と、読み書き完了信号ＲＷＫＡＮＰをＪＫフリップ７０
ツブＦ７に出力して、リセットするが、後述の分割モー
ドの場合には、読み書き処理の中程のマイクロ命令ステ
ップにおいて書込要求信号１０− ＷＲＩＴＰ’（（、また分割モードでない場合には終了
近くのマイクロ命令ステップにおいて読み書き終了信号
ＲＷＥＮＤＰ’にそれぞれ出力する。
タを指定しており、該指定された外部レジスタとレジス
タＲ４またはＲ３との間で読出動作または書込動作が行
なわれる。入出力主制御部は、読み書き処理が完了する
と、読み書き完了信号ＲＷＫＡＮＰをＪＫフリップ７０
ツブＦ７に出力して、リセットするが、後述の分割モー
ドの場合には、読み書き処理の中程のマイクロ命令ステ
ップにおいて書込要求信号１０− ＷＲＩＴＰ’（（、また分割モードでない場合には終了
近くのマイクロ命令ステップにおいて読み書き終了信号
ＲＷＥＮＤＰ’にそれぞれ出力する。
第６図と第７図とは、中央処理装置ＣＰＵが入出力制御
装置ＩＯＰの外部レジスタに対して、それぞれ読出動作
と書込動作とを実行した場合のタイムチャート例を示す
。
装置ＩＯＰの外部レジスタに対して、それぞれ読出動作
と書込動作とを実行した場合のタイムチャート例を示す
。
先ス、第６図のタイムチャートに沿って、上述の読出動
作を実行する場合の動作について説明する。
作を実行する場合の動作について説明する。
第２図において、中央処理主制御部（図示省略）はバス
使用要求信号ＲＥＱＣと読出要求信号ＲＥＡＤＣドアド
レス信号ＡＤＨ８Ｃとを出力する。アドレス信号ＡＤＲ
８Ｃは外部レジスタのアドレスと中央処理装置ＣＰＵの
ユニットアドレスとを含んでいる。共通バス使用要求信
号ＲＥＱＣはグー）Ｇｌ’を介して共通バスＣＢに出力
され、この結果により共通バス使用要求線ＲＥＱ １が
活性化される。第４図の共通バス制御装置ＣＢＣにおい
てはグー）Ｇ３１．Ｇ３２およびＧ３３によってＲＥＱ
Ｉ＜ＲＥＱ２（ＲＥＱ３のように、優先順位が定められ
ているが、今の場合には共通バス使用要求線ＲＥＱＩの
みが活性化されているため、共通バス使用許可線ＡＣＫ
Ｉのみが活性化されて、中央処理装置ＣＰＵに応答され
る。
使用要求信号ＲＥＱＣと読出要求信号ＲＥＡＤＣドアド
レス信号ＡＤＨ８Ｃとを出力する。アドレス信号ＡＤＲ
８Ｃは外部レジスタのアドレスと中央処理装置ＣＰＵの
ユニットアドレスとを含んでいる。共通バス使用要求信
号ＲＥＱＣはグー）Ｇｌ’を介して共通バスＣＢに出力
され、この結果により共通バス使用要求線ＲＥＱ １が
活性化される。第４図の共通バス制御装置ＣＢＣにおい
てはグー）Ｇ３１．Ｇ３２およびＧ３３によってＲＥＱ
Ｉ＜ＲＥＱ２（ＲＥＱ３のように、優先順位が定められ
ているが、今の場合には共通バス使用要求線ＲＥＱＩの
みが活性化されているため、共通バス使用許可線ＡＣＫ
Ｉのみが活性化されて、中央処理装置ＣＰＵに応答され
る。
共通バス使用許可線ＡＣＫＩが応答されてくると、第２
図′においてグー）ＧＩＯとＧ１３とが開いて、それぞ
れアドレス線ＡＤＲ８にアドレス信号ＡＤＲ８Ｃを出力
し、読出動作指示線ＲＥＡＤ ’（ｆ−活性化する。
図′においてグー）ＧＩＯとＧ１３とが開いて、それぞ
れアドレス線ＡＤＲ８にアドレス信号ＡＤＲ８Ｃを出力
し、読出動作指示線ＲＥＡＤ ’（ｆ−活性化する。
また、第２図においてＪＫフリップフロップＦ１ヲリセ
ットして共通バス使用要求線ＲＥＱＩ’！ｒ非活性化し
、共通バス使用権が解放される。
ットして共通バス使用要求線ＲＥＱＩ’！ｒ非活性化し
、共通バス使用権が解放される。
第３図の入出力制御装置ＩＯＰでは、比較回路Ｃ２がア
ドレス線ＡＤＲ８上のアドレス信号ＡＤＲ８Ｃのうちの
送出先ユニットアドレス（外部レジスタアドレス）と自
ユニットアドレスを比較し、合致した入出力制御装置Ｉ
ＯＰにおいて、ゲートＧ２５とＧ２６とが開く。ゲート
Ｇ２５の出力はＪＫフリップフロップＦ７’（ｚセット
し、該ユニットに対する読出要求があることを表示する
。ゲートＧ２６の出力は、グー）Ｇ１７とＧ２１とに供
給される。
ドレス線ＡＤＲ８上のアドレス信号ＡＤＲ８Ｃのうちの
送出先ユニットアドレス（外部レジスタアドレス）と自
ユニットアドレスを比較し、合致した入出力制御装置Ｉ
ＯＰにおいて、ゲートＧ２５とＧ２６とが開く。ゲート
Ｇ２５の出力はＪＫフリップフロップＦ７’（ｚセット
し、該ユニットに対する読出要求があることを表示する
。ゲートＧ２６の出力は、グー）Ｇ１７とＧ２１とに供
給される。
このときに、入出力制御装置ＩＯＰが入出力動作中であ
ると、第６図のようなタイムチャートにしたがった動作
が行なわれる。すなわち、第３図におけるＪ Ｋ ７１
Ｊップフｏ−）プＦ６は、前述のようにしてセット状態
になっているため、ゲートＧ２１が開いて、４−！１ｔ
Ａ６ Ｊ ＫフリップフロップＦ５とＤ形フリップフロ
ップＤ３との動作によシ、分割モード線ＭＯＤＥが活性
化される。分割モード線ＭＯＤＥの活性化はゲートＧ２
０を介して、分割信号ＭＯＤＥＰとなって入出力主制御
部に伝えられる。また、ＪＫフリップフロップＦ５のＱ
出力とＤ形フリップフロップＤ３の４出力とがゲートＧ
１９とＧ１５とを経て、終了信号線ＥＮＤ？活性化する
。この終了信号線ＥＮＤの活性化は１マシンサイクルの
間のみである。
ると、第６図のようなタイムチャートにしたがった動作
が行なわれる。すなわち、第３図におけるＪ Ｋ ７１
Ｊップフｏ−）プＦ６は、前述のようにしてセット状態
になっているため、ゲートＧ２１が開いて、４−！１ｔ
Ａ６ Ｊ ＫフリップフロップＦ５とＤ形フリップフロ
ップＤ３との動作によシ、分割モード線ＭＯＤＥが活性
化される。分割モード線ＭＯＤＥの活性化はゲートＧ２
０を介して、分割信号ＭＯＤＥＰとなって入出力主制御
部に伝えられる。また、ＪＫフリップフロップＦ５のＱ
出力とＤ形フリップフロップＤ３の４出力とがゲートＧ
１９とＧ１５とを経て、終了信号線ＥＮＤ？活性化する
。この終了信号線ＥＮＤの活性化は１マシンサイクルの
間のみである。
第２図の中央処理装置ＣＰＵにおいては、比較回路Ｃ１
からの一致信号の出力と分割モード線ＭＯＤＥの活性化
とによシ、グー）Ｇ９が開いてＪＫフリップフロップＦ
３をセット状態し、終了信号線ＥＮＤの活性化に応答し
てゲートＧ６ｆｔ１マシン−１３＝ サイクルだけ開く。しかし、グー）Ｇ４が終了信号線Ｅ
ＮＤの活性化に応答して開いて、ＪＫフリップフロップ
Ｆ２ｔ−セット状態にした時点ではグー）Ｇ６は閉じて
いるため、ゲートＧ５はこの場合には開かず終了信号Ｅ
ＮＤＣが中央処理主制御部に出力されない。すなわち、
中央処理主制御部が先に出した読出要求信号ＲＥＡＤＣ
による外部レジスタの読出動作は、この時点では未完で
ちる。データ線ＤＡＴＡ上のデータも終了信号ＥＮＤＣ
の出力がないため、レジスタＲ１にセットされない。
からの一致信号の出力と分割モード線ＭＯＤＥの活性化
とによシ、グー）Ｇ９が開いてＪＫフリップフロップＦ
３をセット状態し、終了信号線ＥＮＤの活性化に応答し
てゲートＧ６ｆｔ１マシン−１３＝ サイクルだけ開く。しかし、グー）Ｇ４が終了信号線Ｅ
ＮＤの活性化に応答して開いて、ＪＫフリップフロップ
Ｆ２ｔ−セット状態にした時点ではグー）Ｇ６は閉じて
いるため、ゲートＧ５はこの場合には開かず終了信号Ｅ
ＮＤＣが中央処理主制御部に出力されない。すなわち、
中央処理主制御部が先に出した読出要求信号ＲＥＡＤＣ
による外部レジスタの読出動作は、この時点では未完で
ちる。データ線ＤＡＴＡ上のデータも終了信号ＥＮＤＣ
の出力がないため、レジスタＲ１にセットされない。
終了信号線ＥＮＤの活性化は、第４図の共通バス制御装
置ＣＢＣにおけるグー）Ｇ２８を介して、ＪＫフリップ
７０ツブＦ９ｅリセットし、共通バス使用許可線ＡＣＫ
Ｉｅ非活性化する。共通バス使用許可線ＡＣＫ １の非
活性化に応答して、第２図のグー）ＧＩＯとＧ１３とが
閉じて、アドレス線ＡＤＲ８と読出動作指示線ＲＥＡＤ
とが非活性化するが、それ以前にアドレス線ＡＤＲ８上
と読出動作指示線ＲＥＡＤ上との情報は第３図のレジス
タＲ２に登録されている。
置ＣＢＣにおけるグー）Ｇ２８を介して、ＪＫフリップ
７０ツブＦ９ｅリセットし、共通バス使用許可線ＡＣＫ
Ｉｅ非活性化する。共通バス使用許可線ＡＣＫ １の非
活性化に応答して、第２図のグー）ＧＩＯとＧ１３とが
閉じて、アドレス線ＡＤＲ８と読出動作指示線ＲＥＡＤ
とが非活性化するが、それ以前にアドレス線ＡＤＲ８上
と読出動作指示線ＲＥＡＤ上との情報は第３図のレジス
タＲ２に登録されている。
１４−
入出力制御装置ＩＯＰの入出力動作が終了すると、第５
図の動作フローに示すように、入出力主制御部は第３図
のＪＫフリップ７０ツブＦ７のＱ出力（読み書き有無信
号ＲＷＩＪ４ＭＰ）を読むことにより、読出要求または
書込要求がちることを知り、マイクロプログラムは読み
書き処理に移行する。
図の動作フローに示すように、入出力主制御部は第３図
のＪＫフリップ７０ツブＦ７のＱ出力（読み書き有無信
号ＲＷＩＪ４ＭＰ）を読むことにより、読出要求または
書込要求がちることを知り、マイクロプログラムは読み
書き処理に移行する。
読み書き処理は、入出力主制御部が前述のようにして知
ったレジスタＲ２の内容（読み書き信号ＲＷＯＲＰとア
ドレス信号ＡＤＨ８Ｐ）に基づいて、外部レジスタを読
み出し、データセット信号ＤＴＳＥＴｌ出力して、この
読出データＲＤＡＴＡＰ’ｔ：レジスタＲ４にセットす
る。
ったレジスタＲ２の内容（読み書き信号ＲＷＯＲＰとア
ドレス信号ＡＤＨ８Ｐ）に基づいて、外部レジスタを読
み出し、データセット信号ＤＴＳＥＴｌ出力して、この
読出データＲＤＡＴＡＰ’ｔ：レジスタＲ４にセットす
る。
次いで、入出力主制御部は、分割信号ＭＯＤＥＰが活性
化されているため共通バス使用要求信号ＲＥＱＰと書込
要求信号ＷＲＩＴＰとアドレス情報０ＵＴＡＤＲ８Ｐと
全出力する。共通バス使用要求信号ＲＥＱＰはゲー）
Ｇ１４ ’に介して、共通バス使用要求線ＲＥＱ２ｔ−
活性化し、これに応答して第４図の共通バス制御装置Ｃ
ＢＣが共通バス使用許可線ＡＣＫｚを活性化すると、ゲ
ート０２Ｂが開いてアドレス線ＡＤＲ８を活性化し、ゲ
ー）Ｇ２４が開いて書込要求線ＷＲＩＴｔ−活性化し、
またゲートＧ２４の出力がゲー）Ｇ１７’を介してゲー
トＧ２７＝ｉ活性化する。
化されているため共通バス使用要求信号ＲＥＱＰと書込
要求信号ＷＲＩＴＰとアドレス情報０ＵＴＡＤＲ８Ｐと
全出力する。共通バス使用要求信号ＲＥＱＰはゲー）
Ｇ１４ ’に介して、共通バス使用要求線ＲＥＱ２ｔ−
活性化し、これに応答して第４図の共通バス制御装置Ｃ
ＢＣが共通バス使用許可線ＡＣＫｚを活性化すると、ゲ
ート０２Ｂが開いてアドレス線ＡＤＲ８を活性化し、ゲ
ー）Ｇ２４が開いて書込要求線ＷＲＩＴｔ−活性化し、
またゲートＧ２４の出力がゲー）Ｇ１７’を介してゲー
トＧ２７＝ｉ活性化する。
この結果により、外部レジスタからの読出データＲＤＡ
ＴＡＰがデータ線ＤＡＴＡ上に出力され、第２図のゲー
）Ｇ８が開くためレジスタＲ１にセットされ、かつ書込
要求信号ＷＲＩ Ｔ Ｃが出力されるため、中央処理主
制御部に書き込寸れる。ゲートＧ８の出力は、またＤ形
フリップフロップＤ１とＤ２およびゲー）Ｇ７とにより
終了信号線ＥＮＤ ’ｉ １マシンサイクルの間だけ活
性化して、ゲー）Ｇ６を開き、ゲー）Ｇ５と０２とを介
して中央処理主制御部に終了信号ＥＮＤＣを伝えて、読
出要求信号ＲＥＡＤＣによる外部レジスタの読出動作の
終了を告げる。
ＴＡＰがデータ線ＤＡＴＡ上に出力され、第２図のゲー
）Ｇ８が開くためレジスタＲ１にセットされ、かつ書込
要求信号ＷＲＩ Ｔ Ｃが出力されるため、中央処理主
制御部に書き込寸れる。ゲートＧ８の出力は、またＤ形
フリップフロップＤ１とＤ２およびゲー）Ｇ７とにより
終了信号線ＥＮＤ ’ｉ １マシンサイクルの間だけ活
性化して、ゲー）Ｇ６を開き、ゲー）Ｇ５と０２とを介
して中央処理主制御部に終了信号ＥＮＤＣを伝えて、読
出要求信号ＲＥＡＤＣによる外部レジスタの読出動作の
終了を告げる。
終了信号ＭＥＮＤの活性化は第３図のゲー）Ｇ１８と第
４図のＧ３０とにも伝わり、それぞれ書込要求信号ＷＲ
Ｉ Ｔ Ｐに対する入出力主制御部への終了報告ＥＮＤ
Ｐの出力と、共通バス使用許可線ＡＣＫ２の非活性化と
を行なう。共通バス使用許可線ＡＣＫ２の非活性化に応
答して、書込要求線ＷＲＩＴも非活性化する。
４図のＧ３０とにも伝わり、それぞれ書込要求信号ＷＲ
Ｉ Ｔ Ｐに対する入出力主制御部への終了報告ＥＮＤ
Ｐの出力と、共通バス使用許可線ＡＣＫ２の非活性化と
を行なう。共通バス使用許可線ＡＣＫ２の非活性化に応
答して、書込要求線ＷＲＩＴも非活性化する。
以上の第６図に沿った説明は、外部レジスタの読出要求
があったときに、当該入出力制御装置において入出力動
作を行なっているため、共通バスＣＢｔ−分割して使用
するケースについてであった。
があったときに、当該入出力制御装置において入出力動
作を行なっているため、共通バスＣＢｔ−分割して使用
するケースについてであった。
外部レジスタの読出要求があったときに、入出力動作中
でなければ第５図に示す動作フローによυ、すぐ読み書
き処理が開始される。この場合には、第３図のＪＫフリ
ップフロップＦ６はリセット状態であるため、分割モー
ド線ＭＯＤＥは活性化されない。この結果により、分割
信号ＭＯＤＥＰは非活性化されたま＼であシ、入出力主
制御部はデータセット信号ＤＴＳＥＴｅ出力して、読出
データＲＤＡＴＡＰ’ｅレジスタＲ４にセットするだけ
で、共通バス使用要求信号ＲＥＱＰも書込要求信号ＷＲ
Ｉ Ｔ Ｐも出力しない。
でなければ第５図に示す動作フローによυ、すぐ読み書
き処理が開始される。この場合には、第３図のＪＫフリ
ップフロップＦ６はリセット状態であるため、分割モー
ド線ＭＯＤＥは活性化されない。この結果により、分割
信号ＭＯＤＥＰは非活性化されたま＼であシ、入出力主
制御部はデータセット信号ＤＴＳＥＴｅ出力して、読出
データＲＤＡＴＡＰ’ｅレジスタＲ４にセットするだけ
で、共通バス使用要求信号ＲＥＱＰも書込要求信号ＷＲ
Ｉ Ｔ Ｐも出力しない。
レジスタＲ４に入力した読出データＲＤＡＴＡＰはゲー
トＧ２６とＧ１７とＧ２７との動作によシデータ線ＤＡ
ＴＡ上に出力され、第２図の中央処理装置−１７＝ ＣＰＵにおけるレジスタＲ１に入力し、読出データＲＤ
ＡＴＡＣとして中央処理主制御部にひきとられる。
トＧ２６とＧ１７とＧ２７との動作によシデータ線ＤＡ
ＴＡ上に出力され、第２図の中央処理装置−１７＝ ＣＰＵにおけるレジスタＲ１に入力し、読出データＲＤ
ＡＴＡＣとして中央処理主制御部にひきとられる。
読み書き処理の終了近いマイクロ命令ステップにおいて
入出力主制御部が出力する読み書き終了信号ＲＷＥＮＤ
は、ゲートＧ１５を介して終了信号線ＥＮＤを活性化す
る。この結果により、第２図の中央処理装置ＣＰＵにお
いてはゲー）Ｇ３と０２とを開いて中央処理主制御部に
終了信号ＥＮＤＣｅ出力し、また第４図の共通バス制御
装置ＣＢＣにおいてはゲートＧ３０を開いてＪＫ７１Ｊ
ップフロヅブＦ９ヲリセ・ソトし共通バス使用許可線Ａ
ＣＫＩｆｔ非活性化する。
入出力主制御部が出力する読み書き終了信号ＲＷＥＮＤ
は、ゲートＧ１５を介して終了信号線ＥＮＤを活性化す
る。この結果により、第２図の中央処理装置ＣＰＵにお
いてはゲー）Ｇ３と０２とを開いて中央処理主制御部に
終了信号ＥＮＤＣｅ出力し、また第４図の共通バス制御
装置ＣＢＣにおいてはゲートＧ３０を開いてＪＫ７１Ｊ
ップフロヅブＦ９ヲリセ・ソトし共通バス使用許可線Ａ
ＣＫＩｆｔ非活性化する。
次に、第７図のタイムチャートに沿って、中央処理装置
ＣＰＵが入出力制御装置ＩＯＰの外部レジスタに書込動
作を行なう場合について簡単に説明する。
ＣＰＵが入出力制御装置ＩＯＰの外部レジスタに書込動
作を行なう場合について簡単に説明する。
中央処理主制御部からの書込要求信号ＷＲＩＴＣがゲー
）Ｇ１２を介して書込動作指示線ＷＲＩＴ？活性化し、
第３図におけるゲートＧ２３が開いてレジスタＲ２にア
ドレス線上のアドレス信号ＡＤＲ８１８− Ｃとともに登録され、かつゲートＧ２５が開いてＪＫフ
リップフロップＦ７に書込要求があることがセットされ
る。アドレス信号ＡＤＲ８Ｃによシ指定された入出力制
御装置ＩＯＰが入出力動作中であると、入出力主制御部
は第３図のＪＫフリップフロップＦ６＝ｉセット状態に
しているが、この場合にはゲート０２６、したがってゲ
ートＧ２１が開がないため１分割モード線ＭＯＤＥは活
性化されない。
）Ｇ１２を介して書込動作指示線ＷＲＩＴ？活性化し、
第３図におけるゲートＧ２３が開いてレジスタＲ２にア
ドレス線上のアドレス信号ＡＤＲ８１８− Ｃとともに登録され、かつゲートＧ２５が開いてＪＫフ
リップフロップＦ７に書込要求があることがセットされ
る。アドレス信号ＡＤＲ８Ｃによシ指定された入出力制
御装置ＩＯＰが入出力動作中であると、入出力主制御部
は第３図のＪＫフリップフロップＦ６＝ｉセット状態に
しているが、この場合にはゲート０２６、したがってゲ
ートＧ２１が開がないため１分割モード線ＭＯＤＥは活
性化されない。
この結果により、共通バスＣＢは解放されることなく維
持され、マイクロプログラムが読み書キ処理に移行する
と、レジスタＲ２に登録されているアドレス信号ＡＤＨ
８ＰＫよシ指定される外部レジスタに、レジスタＲ３に
入力している書込データＷＤＡＴＡＰが書き込まれ、分
割モードになることはない。
持され、マイクロプログラムが読み書キ処理に移行する
と、レジスタＲ２に登録されているアドレス信号ＡＤＨ
８ＰＫよシ指定される外部レジスタに、レジスタＲ３に
入力している書込データＷＤＡＴＡＰが書き込まれ、分
割モードになることはない。
以上に説明した実施例は、第１図忙示したように、中央
処理装置ＣＰＵが１台であるが１本発明はこれに限定さ
れることはなく、中央処理装置が複数台あるような実施
例も容易に実現できる。このような場合には、共通バス
ＣＢのうちの分割モード線ＭＯＤＥのみを各中央処理装
置グループ単位にバス接続ｆ、、Ｌ、、他のアドレス線
ＡＤＲ８とデータ線ＤＡＴＡと終了信号線ＥＮＤとはす
べての中央処理装置と入出力制御装置と記憶装置とに共
通的にバス接続されるようＫすればよい。
処理装置ＣＰＵが１台であるが１本発明はこれに限定さ
れることはなく、中央処理装置が複数台あるような実施
例も容易に実現できる。このような場合には、共通バス
ＣＢのうちの分割モード線ＭＯＤＥのみを各中央処理装
置グループ単位にバス接続ｆ、、Ｌ、、他のアドレス線
ＡＤＲ８とデータ線ＤＡＴＡと終了信号線ＥＮＤとはす
べての中央処理装置と入出力制御装置と記憶装置とに共
通的にバス接続されるようＫすればよい。
本発明の効果は、以上のような構成の採用により、動作
指定と通信先制御モジュールのそのときの動作状態とに
よシ、共通バスを分割使用したυ非分割使用したりして
共通バス使用をきめ細かく制御することができるように
なるため、共通バスの使用率を向上させ、共通バスに接
続可能な制御モジュールの数を多くすることができるご
乙であ）。
指定と通信先制御モジュールのそのときの動作状態とに
よシ、共通バスを分割使用したυ非分割使用したりして
共通バス使用をきめ細かく制御することができるように
なるため、共通バスの使用率を向上させ、共通バスに接
続可能な制御モジュールの数を多くすることができるご
乙であ）。
第１図は本発明の一実施例、第２図、第３図および第４
図は該実施例の詳細、第５図、第６図および第７図は該
実施例の動作をそれぞれ示す。 ＣＰＵ・・・・・・中央処理装置、ＭＥＭ・・・・−・
記憶装置。 ＩＯＰ＋１．ＩＯＰ≠２・・・・・・入出力制御装置、
ＣＢＣ・・・・・・共通バス制御装置、ＣＢ・・・・・
・共通バス、ＡＤＲ８・・・・・・アドレス線、ＤＡＴ
Ａ−・・・・・データ線、ＲＷ・・・・・・読み書き制
御線、ＭＯＤＥ・・・・・・分割モード線、ＥＮＤ・・
・・・・終了信号線、ＲＥＱＩ、ＲＥＱ２．ＲＥＱ３・
・・・・・共通バス使用要求線、ＡＣＫＩ、ＡＣＫ２．
ＡＣＫ３・−・・・・共通バス使用許可線、Ｆ１〜ＦＩ
Ｘ・・・・・・ＪＫ７リツプ７（ｙツブ、Ｄ１〜Ｄ３・
・・・・・Ｄ形フリップフロップ、０１〜Ｇ３４・−・
・・・ゲート、ＣＩ、Ｃ２−・・・・・比較回路、Ｒ１
−Ｒ４・・・・・・レジスタ、ＲＥＡＤ・・・・・・読
出動作指示線、ＷＲＩＴ・・・・・・書込動作指示線、
ＲＥＱＣ，ＲＥＱＰ・・・・・・共通バス使用要求信号
、ＲＥＡＤＣ，ＲＥＡＤＰ・・・・・・読出要求信号、
ＷＲＩＴＣ，ＷＲＩＴＰ・・・・・・書込要求信号、Ａ
ＤＲ８Ｃ、ＡＤＲ５Ｐ 、 ０ＵＴＡＤＲ８Ｐ・・・・
・・アドレス信号％ＲＤＡＴＡＣ，ＲＤＡＴＡＰ・・・
・・・読出データ、ＷＤＡＴＡＣ，ＷＤＡＴＡＰ・・・
・・・書込データ、ＷＲＩＴＤ 。 ＷＲＩ Ｔ Ｐ・・・・・・書込動作指示信号、ＥＮＤ
Ｃ，ＥＮＤＰ・・・・・・終了信号、ＭＯＤＥＰ・・・
・・・分割信号、ＤＴＳＥＴＰ−・・・・・データセッ
ト信号、ＢＵ８ＹＰ・・・・・・入出力動作開始信号、
ＦＲＥＥＰ・・・・・・入出力動作終了信号、ＲＷＩＪ
ＩＭＰ・・・・・・読み書き有無信号％ＲＷＫＡＮＰ・
・・・−・読み書き完了信号、ＲＷＥＮＤＰ・・・・・
・読み書き終了信号、２ｌ− ＲＷＯＲＰ・・・・−・読み書き信号、１００Ｐ・・・
・・・入出力動作要求表示信号、ｌ０ＲＥＱ・・・・・
・入出力動作要求信号。 代理人 弁理士 内 原 晋 ２２− 特開昭ＧＯ−５３７０（７） 茅４図 寮夕圀
図は該実施例の詳細、第５図、第６図および第７図は該
実施例の動作をそれぞれ示す。 ＣＰＵ・・・・・・中央処理装置、ＭＥＭ・・・・−・
記憶装置。 ＩＯＰ＋１．ＩＯＰ≠２・・・・・・入出力制御装置、
ＣＢＣ・・・・・・共通バス制御装置、ＣＢ・・・・・
・共通バス、ＡＤＲ８・・・・・・アドレス線、ＤＡＴ
Ａ−・・・・・データ線、ＲＷ・・・・・・読み書き制
御線、ＭＯＤＥ・・・・・・分割モード線、ＥＮＤ・・
・・・・終了信号線、ＲＥＱＩ、ＲＥＱ２．ＲＥＱ３・
・・・・・共通バス使用要求線、ＡＣＫＩ、ＡＣＫ２．
ＡＣＫ３・−・・・・共通バス使用許可線、Ｆ１〜ＦＩ
Ｘ・・・・・・ＪＫ７リツプ７（ｙツブ、Ｄ１〜Ｄ３・
・・・・・Ｄ形フリップフロップ、０１〜Ｇ３４・−・
・・・ゲート、ＣＩ、Ｃ２−・・・・・比較回路、Ｒ１
−Ｒ４・・・・・・レジスタ、ＲＥＡＤ・・・・・・読
出動作指示線、ＷＲＩＴ・・・・・・書込動作指示線、
ＲＥＱＣ，ＲＥＱＰ・・・・・・共通バス使用要求信号
、ＲＥＡＤＣ，ＲＥＡＤＰ・・・・・・読出要求信号、
ＷＲＩＴＣ，ＷＲＩＴＰ・・・・・・書込要求信号、Ａ
ＤＲ８Ｃ、ＡＤＲ５Ｐ 、 ０ＵＴＡＤＲ８Ｐ・・・・
・・アドレス信号％ＲＤＡＴＡＣ，ＲＤＡＴＡＰ・・・
・・・読出データ、ＷＤＡＴＡＣ，ＷＤＡＴＡＰ・・・
・・・書込データ、ＷＲＩＴＤ 。 ＷＲＩ Ｔ Ｐ・・・・・・書込動作指示信号、ＥＮＤ
Ｃ，ＥＮＤＰ・・・・・・終了信号、ＭＯＤＥＰ・・・
・・・分割信号、ＤＴＳＥＴＰ−・・・・・データセッ
ト信号、ＢＵ８ＹＰ・・・・・・入出力動作開始信号、
ＦＲＥＥＰ・・・・・・入出力動作終了信号、ＲＷＩＪ
ＩＭＰ・・・・・・読み書き有無信号％ＲＷＫＡＮＰ・
・・・−・読み書き完了信号、ＲＷＥＮＤＰ・・・・・
・読み書き終了信号、２ｌ− ＲＷＯＲＰ・・・・−・読み書き信号、１００Ｐ・・・
・・・入出力動作要求表示信号、ｌ０ＲＥＱ・・・・・
・入出力動作要求信号。 代理人 弁理士 内 原 晋 ２２− 特開昭ＧＯ−５３７０（７） 茅４図 寮夕圀
Claims (1)
- 【特許請求の範囲】 共通バスに接続された複数のモジュールの間で該共通バ
スを使用して通信を行なうための共通バス制御システム
において、 少なくとも一つの前記モジュールからの前記共通バス使
用要求に対してあらかじめ定められた優先順位で許可を
与える使用権付与手段と、該許可を受けた第１の前記モ
ジュールからの動作指定と前記通信先の第２の前記モジ
ュールのそのときの動作状態とによシ前記共通バスの分
割使用と非分割使用との区別を表示するための前記モジ
ュールごとの分割使用表示手段と、 前記第２モジユールに前記分割使用表示があるときには
前記許可をいったん放棄させその後に前記第２モジユー
ルが前記共通バス使用要求を新たに行ないかつ該共通バ
ス使用要求に対する許可が与えられると前記第１モジュ
ールに対して前記動作指定を完結させるための動作を起
動させる前記モジュールごとの再起動手段 とを設けたことを特徴とする共通バス制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314783A JPS605370A (ja) | 1983-06-23 | 1983-06-23 | 共通バス制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314783A JPS605370A (ja) | 1983-06-23 | 1983-06-23 | 共通バス制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605370A true JPS605370A (ja) | 1985-01-11 |
Family
ID=14604754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11314783A Pending JPS605370A (ja) | 1983-06-23 | 1983-06-23 | 共通バス制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605370A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155249A (ja) * | 1986-12-18 | 1988-06-28 | Fujitsu Ltd | 装置間通信方式 |
| US10469752B2 (en) | 2017-05-29 | 2019-11-05 | Rohm Co., Ltd. | Imaging device that adjusts lens positioning based on a ratio in order to address crosstalk |
| KR20220036149A (ko) * | 2020-09-15 | 2022-03-22 | 정태화 | 태양광 모듈의 수명연장 장치 |
-
1983
- 1983-06-23 JP JP11314783A patent/JPS605370A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155249A (ja) * | 1986-12-18 | 1988-06-28 | Fujitsu Ltd | 装置間通信方式 |
| US10469752B2 (en) | 2017-05-29 | 2019-11-05 | Rohm Co., Ltd. | Imaging device that adjusts lens positioning based on a ratio in order to address crosstalk |
| KR20220036149A (ko) * | 2020-09-15 | 2022-03-22 | 정태화 | 태양광 모듈의 수명연장 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001624A (en) | Processor controlled DMA controller for transferring instruction and data from memory to coprocessor | |
| US5283872A (en) | SCSI device having transfer parameter storage memory blocks which correspond to each apparatus | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| EP0283115A2 (en) | Methods and apparatus for achieving an interface for a reduced instruction set computer system | |
| US4535453A (en) | Signaling input/output processing module for a telecommunication system | |
| US5507032A (en) | Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table | |
| US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
| US5471638A (en) | Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests | |
| EP0288650B1 (en) | Protocol and apparatus for a control link between a control unit and several devices | |
| CA1196729A (en) | Method and device for exchanging information between terminals and a central control unit | |
| JPS605370A (ja) | 共通バス制御システム | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| KR960001270B1 (ko) | 리던던시를 갖는 통신제어회로 | |
| JPS62282322A (ja) | プリンタ制御回路 | |
| KR100259585B1 (ko) | 디엠에이 콘트롤러 | |
| CA2161460C (en) | Command delivery for a computing system | |
| GB2038050A (en) | Data communications processing unit with magnetic disk controller | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPH09305530A (ja) | Ｄｍａコントローラ | |
| JP2667285B2 (ja) | 割込制御装置 | |
| RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами | |
| JPH05324535A (ja) | データ転送装置 | |
| JPH01259441A (ja) | バスインタフエース装置 | |
| JPH08241272A (ja) | バスインタフェース装置 | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 |