JPS6049466A - Bus switching device of multiple computer system - Google Patents

Bus switching device of multiple computer system

Info

Publication number
JPS6049466A
JPS6049466A JP58157082A JP15708283A JPS6049466A JP S6049466 A JPS6049466 A JP S6049466A JP 58157082 A JP58157082 A JP 58157082A JP 15708283 A JP15708283 A JP 15708283A JP S6049466 A JPS6049466 A JP S6049466A
Authority
JP
Japan
Prior art keywords
bus
connection
cpu
connection state
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58157082A
Other languages
Japanese (ja)
Other versions
JPH0420218B2 (en
Inventor
Toshiaki Sato
利明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58157082A priority Critical patent/JPS6049466A/en
Publication of JPS6049466A publication Critical patent/JPS6049466A/en
Publication of JPH0420218B2 publication Critical patent/JPH0420218B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

PURPOSE:To perform an accurate bus switching operation by using a bus switch control part which changes the transmitting destination of both switch command signal and state of connection in response to the state signal of connection between the process of a multiplex computer system and a CPU. CONSTITUTION:Two central processors are connected to two processes, an I/O device and a memory respectively via a bus switch BS. The switch BS connects a main bus connected to a CPU and a branch bus connected to the processes, the I/O device and the memory by the operation of an operation panel CP1 and the control of a bus switch control part BC. A push-button corresponding to the process of one side of the panel CP1 is pushed to turn on SW11-61. Thus pilot lamps L11-61 are turned on. While SW12-62 are turned on to light up pilot lamps 12-62 when a push-button corresponding to the other process of the panel CP1. Thus an operator can perform an intuitive bus switching action in response to each process.

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は、多重系計算機システムにおいて、その各系統
に配設された各種機器を接続している7ヘスの接続系統
を切替えるバス切替装置千関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical field to which the invention pertains) The present invention relates to a bus switching device for switching seven connection systems connecting various devices arranged in each system in a multi-system computer system. related.

(従来技術とその問題点) 第1図は多重系計算機システムの一例として、計算機を
2つ具えた二重系計算機システムの一構成例を示し、こ
こで、CPU^およびCPU Bは、それぞれ、メイン
パスMB−AおよびMB−Bに接続された以下の各種機
器を制御する計算機としての中央処理装置(CPU)で
ある、メインパスl’l−B −AおよびMB−Bに対
しては分岐パスBBI〜BBftが設けられ、それら分
岐バスBBI〜BBBは、パス切替器BS内に設けられ
たパス接続部IA〜6AまたはIB〜6Bにより、それ
ぞれ、メインパスMB−AまたはMB−Bを介してCP
U AまたはCPU Bに接続される。
(Prior Art and its Problems) As an example of a multi-system computer system, FIG. 1 shows a configuration example of a dual-system computer system equipped with two computers, where CPU^ and CPU B are each Branch for main paths l'l-B-A and MB-B, which is a central processing unit (CPU) as a computer that controls the following various devices connected to main paths MB-A and MB-B. Paths BBI to BBBft are provided, and these branch buses BBI to BBB are connected via the main path MB-A or MB-B by path connections IA to 6A or IB to 6B provided in the path switch BS, respectively. Te CP
Connected to U A or CPU B.

このような二重系計算機システムに配設される各種機器
として、例えば、分岐バスBBI〜BBeには、それぞ
れ、メモリ旧、メモリ贋、入出力機器I101 、入出
力機器1102 、プロセス入出力制御装置P Ilo
 1およびプロセス人出カ制御装#、 P I/ 02
が接続され、さらに、プロセス入出力制御装置P、I1
01およびP Ilo 2には、それぞれ、制御対象と
してのプロセスが接続される。
Various devices installed in such a dual-system computer system include, for example, branch buses BBI to BBe include old memory, false memory, input/output device I101, input/output device 1102, and process input/output control device, respectively. P Ilo
1 and Process Output Control System #, P I/02
are connected, and further, process input/output control devices P, I1
01 and P Ilo 2 are each connected to a process to be controlled.

なお、第1図において、斜線を施したパス接続部は、そ
のパス接続部が、対応するメインノヘスと分岐バスとを
接続している状態を示す。
Note that in FIG. 1, a shaded path connection portion indicates a state in which the path connection portion connects a corresponding main bus and a branch bus.

かかる二重系計算機システムにおけるパスの切替処理は
、従来、パス切替器BSに対し、次に示す装置を用いて
操作が行われていた。
Conventionally, path switching processing in such a dual-system computer system has been performed on the path switching device BS using the following device.

第2図は操作者がパス切替器BSに対して操作を加える
従来の操作パネルCPの構成の一例を示し、ここで、N
P−AおよびNP、Bは、それぞれ、CPU Aおよび
CPt1 BのCPU名称板、PBI、IA−PBLI
3AおよびPELIB−PBL6Bは、それぞれCPU
名称板NP−AおよびNP−Bに対応して配設され、そ
れぞれ上述の各種機器に関連した押ボタンであり、その
押下に応じてパスの接続を切替えることができる。また
、例えば、それぞれの押ボタンはパスの接続状態に応じ
て点灯する表示灯を有する。
FIG. 2 shows an example of the configuration of a conventional operation panel CP through which an operator operates the path switching device BS, where N
P-A, NP, and B are the CPU name plates, PBI, and IA-PBLI of CPU A and CPt1 B, respectively.
3A and PELIB-PBL6B are each CPU
These push buttons are arranged corresponding to the name plates NP-A and NP-B and are associated with the various devices described above, respectively, and the path connection can be switched in response to the press of the push buttons. Further, for example, each pushbutton has an indicator light that lights up depending on the connection state of the path.

第3図は、押ボタンPBLIA ’−PBL8Aおよび
PBLIB−PBL13Bの押下によって発生する切替
指令信号、および7ヘス接続に応じてパス接続部IA〜
6AおよびIB〜6Bが発生する接続状態信号の流れを
汀ぺす。ここで、5WIA −5W8AおよびLIA−
L8Aは、それぞれ、押ボタンPBLIA−PBL8A
の押下に応じて閉成されるスイッチおよび点灯する表示
灯、5WIB〜5W6BおよびLIB−LflBは、そ
れぞれ、押ボタンPBLIB−PBL8Bの押下に応じ
て閉成されるスイッチおよび点灯する表示灯である。す
なわち、押ボタンPBLIA NPBL6AおよびPB
LIB−PBL6Bの押下に応じて、切替指令信号5S
IA、 5S8Aおよび5SIB〜5S8Bか、それぞ
れ、パス接続部IA〜6AおよびIB〜6Bに加えられ
、そのパス接続部に対応したメインパスと分岐バスとか
接続される。パス接続部IA〜6AおよびIB〜6Bは
、当該指定された接続状態に応じて、それぞれ、接続状
態信号5CIA −5C8Aおよび5cis −5ce
Bを表示灯LIA−L8AおよびLIB −1,8Bに
供給して点灯させる。
FIG. 3 shows the switching command signals generated by pressing the pushbuttons PBLIA'-PBL8A and PBLIB-PBL13B, and the path connections IA to
The flow of connection status signals generated by 6A and IB to 6B is shown below. Here, 5WIA-5W8A and LIA-
L8A are push buttons PBLIA-PBL8A, respectively.
The switches 5WIB to 5W6B and LIB-LflB are the switches that are closed and the indicator lights that are turned on when the push buttons PBLIB to PBL8B are pressed, respectively. i.e. pushbuttons PBLIA NPBL6A and PB
In response to pressing LIB-PBL6B, switching command signal 5S
IA, 5S8A, and 5SIB to 5S8B are added to path connections IA to 6A and IB to 6B, respectively, and the main path and branch bus corresponding to the path connections are connected. The path connection units IA-6A and IB-6B output connection state signals 5CIA-5C8A and 5cis-5ce, respectively, according to the specified connection state.
B is supplied to indicator lights LIA-L8A and LIB-1, 8B to light them.

このように、従来装置においては、第1図示のハスジノ
任器BSに対し、第2図示のようなCPUの系列毎に配
列され、パス接続部IA〜6AおよびIB〜6Bとそれ
ぞれ1対1に対応した押ボタンPBLIA〜PBIJA
およびPBLIB−PBLfiBにより、操作者はパス
の切替指令を発生させ、かつパスの接続状態を監視して
いた。しかしながら、かかる従来装置においては、ある
プロセスに対し、いずれのCPUか接続されているか、
あるいはいずれの110機器や記憶装置が接続されてい
るかを操作者が調査する場合に、まずその調査に係るプ
ロセス、すなわちそのプロセスのプロセス入出力制御装
置かいずれのCPUの系列に属しているかを認識し、次
いでその系列のCPUの名称板あるいは点灯している1
10機器や記憶装置の押ボタンを調査する必要がある。
In this way, in the conventional device, the BS shown in the first figure is arranged for each CPU series as shown in the second figure, and is arranged one-to-one with the path connections IA-6A and IB-6B, respectively. Corresponding pushbuttons PBLIA to PBIJA
and PBLIB-PBLfiB, the operator issues a path switching command and monitors the path connection state. However, in such conventional devices, it is difficult to know which CPU is connected to a certain process.
Alternatively, when an operator investigates which 110 devices or storage devices are connected, the operator first recognizes the process involved in the investigation, that is, the process input/output control device of that process, and which CPU family it belongs to. Then, check the name plate of the CPU of that series or the one that is lit.
It is necessary to investigate the push buttons of 10 devices and storage devices.

さらに、従来装置においては、いずれかのCPUが故障
し、そのCPUにより制御されていたプロセスを他のC
PUでバックアップする場合においても、感覚上操作者
はプロセスに対しCPUを切替える処理を施すことを所
望するにも拘らず、実際の操作では、逆に、CPUに対
してプロセスを切替えることになる。
Furthermore, in conventional devices, if one of the CPUs fails, the process controlled by that CPU is transferred to another CPU.
Even in the case of backing up using a PU, although the operator would intuitively desire to switch the process to the CPU, in actual operation, the process is switched to the CPU instead.

すなわち、多重系計算機システムを操作する上で、一般
に、操作者はプロセスを中心にシステムを認識するに−
も拘らず、従来の7ヘス切替装置においてはCPUを中
心に考えた操作が要求されるので、操作者は直感に従っ
た操作を行うことができず、装置の操作性の向上を図る
必要があった。
In other words, when operating a multi-system computer system, the operator generally recognizes the system with a focus on processes.
However, since the conventional 7-Hess switching device requires operation centered on the CPU, the operator cannot operate according to intuition, and there is a need to improve the operability of the device. there were.

(発明の目的) 本発明は、かかる従来の問題点に鑑みてなされたもので
あり、プロセスに対するCPU 、記憶装置、およびI
10機器の接続状態を容易に把握でき、さらにその接続
切替操作を、プロセスを中心として容易に行うことかで
きるようにした多重系計算機システムのパス切替装置を
提供することを目的とする。
(Object of the Invention) The present invention has been made in view of such conventional problems, and it provides a CPU, storage device, and I/O for a process.
It is an object of the present invention to provide a path switching device for a multi-system computer system, which allows the connection status of ten devices to be easily grasped, and furthermore, the connection switching operation can be easily performed centering on the process.

(発明の要点) かかる目的を達成するために、本発明は、複数の計算機
と、複数の計算機に各別に設けたパスと、複数の制御対
象を含む複数の機器と、複数の機器の各々を前記バスの
いずれかに接続する接続手段と、接続されたR器の接続
状態を出力する接続状態情報出力手段とを備えた多重系
計算機システムにおいて、複数の制御対象の各々に対応
して配列され、複数の計′R,機および複数の制御対象
針除いた複数の機器に関連して、接続手段に対しパスの
接続を切替えるバス切替指令を発生するパスシフ替指令
手段と、接続状態情報出力手段からの接続状態を表示す
る表示手段と、制御対象と計算機との接続状態に応じて
、複数の制御手段を除いた複数の機器に関連したバス切
替指令の送出先および接続状態を表わす情報の送出先を
変更する変更手段とを具えたこと゛を特徴とする。
(Summary of the Invention) In order to achieve the above object, the present invention provides a plurality of computers, a path provided separately for each of the plurality of computers, a plurality of devices including a plurality of control targets, and a method for controlling each of the plurality of devices. In a multi-system computer system comprising a connection means for connecting to one of the buses and a connection state information output means for outputting the connection state of the connected R device, , a path shift command means for generating a bus switching command for switching path connections to a connecting means in relation to a plurality of devices other than a plurality of machines and a plurality of needles to be controlled, and a connection state information output means. a display means for displaying the connection state from the computer, and sending information indicating the destination and connection state of the bus switching command related to the plurality of devices excluding the plurality of control means, according to the connection state between the controlled object and the computer. It is characterized by comprising a changing means for changing the tip.

(発明の実施例) 以下、図面を参照して本発明の詳細な説明する。(Example of the invention) Hereinafter, the present invention will be described in detail with reference to the drawings.

第4図は本発明多重系計算機システムの7ヘス切替装置
の一例として、二重系計算機システムにおけるバス接続
装置に係る操作パネルCP1の一構成例を示す。ここで
、NPIおよびNp2は、それぞれ、プロセスP1およ
びP2のプロセス名称板であり、本実施例においては、
プロセス名称板NP1およびNp2に対応して、それぞ
れ表示灯を墳する押ボタンPBL l’l〜PBL13
1およびPBI、12〜PBL132を配列する。それ
ら押ボタンPBL 11〜PBL61およびPBL12
〜PBL62は81図示の各部と第4図示のように対応
する。なお、図中斜線を施した押ボタンは、その機器と
対応したプロセスとが接続状態にあり、その押ボタンが
有する表示灯が点灯していることを示す。すなわち、こ
の場合、各部が第1図と同一の接続状態にある。
FIG. 4 shows an example of the configuration of an operation panel CP1 related to a bus connection device in a dual-system computer system, as an example of a seven-way bus switching device for a multiple-system computer system according to the present invention. Here, NPI and Np2 are process name plates of processes P1 and P2, respectively, and in this example,
Pushbuttons PBL l'l to PBL13 corresponding to process name plates NP1 and Np2, respectively with indicator lights
1 and PBI, 12 to PBL132 are arranged. Those pushbuttons PBL11 to PBL61 and PBL12
~PBL 62 corresponds to each part shown in figure 81 as shown in the fourth figure. Note that a shaded pushbutton in the figure indicates that the device and the corresponding process are in a connected state, and the indicator light of the pushbutton is lit. That is, in this case, each part is in the same connection state as in FIG.

第5図は第1図示のパス切替器と第4図示の操作パネル
との間に配設した、本発明装置に係るバス切替制御部B
Cの回路構成の一例を示す。ここで、操作パ坏ルCPI
の内部において、5WII〜5W81およびLll〜し
61は、それぞれ、プロセスPiに対応し、押ボタンP
BLII〜PBL81の押下に応じて閉成されるスイッ
チおよび点灯する表示灯、5W12〜SW82およびL
12〜L82は、それぞれ、プロセスP2に対応し、押
ボタンPBL’l’2〜PBL62の押下に応じて閉成
されるスイッチおよび点灯する表示灯である。バス切替
制御部BCの内部において、RY5A。
FIG. 5 shows a bus switching control section B according to the device of the present invention, which is disposed between the path switching device shown in the first drawing and the operation panel shown in the fourth drawing.
An example of the circuit configuration of C is shown. Here, the operation parameter CPI
Inside, 5WII to 5W81 and Lll to 61 correspond to the process Pi, respectively, and pushbuttons P
Switches that close when BLII to PBL81 are pressed and indicator lights that light up, 5W12 to SW82 and L
12 to L82 respectively correspond to process P2 and are switches that are closed in response to pressing of pushbuttons PBL'l'2 to PBL62 and indicator lights that are turned on. Inside the bus switching control unit BC, RY5A.

Ry5B、Ry8AおよびBy 8Bはリレーであり、
それぞれ接続部5A、5B、13Aおよび6Bの接続状
態に応じて、接点を閉成する。
Ry5B, Ry8A and By 8B are relays,
The contacts are closed depending on the connection state of the connection parts 5A, 5B, 13A and 6B, respectively.

第4図示の押ホタン群のうちCPU AおよびCPU 
Bに対応した押ボタンPBLII、PBL21.PBL
12およびPBL22の押下により発生する切替指令信
号5S11,5S21,5S12および5S22を、そ
れぞれ、バス切替器BS内のパス接続部5A、5B、8
Aおよび6Bに導く。
CPU A and CPU of the pushbutton group shown in Figure 4
Pushbuttons corresponding to PBLII, PBL21. PBL
The switching command signals 5S11, 5S21, 5S12 and 5S22 generated by pressing 12 and PBL22 are transmitted to the path connections 5A, 5B and 8 in the bus switch BS, respectively.
Lead to A and 6B.

一方、パス接続部5A、5B、13Aおよび8Bが発生
する接続状態信号5C5A、5C5B、5CF3Aおよ
び5C8Bを、それぞれ、リレーRy5A、Ry5B、
、Ry13AおよびRy8Bを介して表示灯1,11.
L21.L12および1,22に導く。
On the other hand, the connection state signals 5C5A, 5C5B, 5CF3A and 5C8B generated by the path connecting parts 5A, 5B, 13A and 8B are transmitted to the relays Ry5A, Ry5B, respectively.
, Ry13A and Ry8B, the indicator lights 1, 11 .
L21. Lead to L12 and 1,22.

記憶装置MlおよびM2、 I10機器l101および
工102に対応した押ボタン群のうち、プロセスP1に
関連した押ボタンPBL31.PBL41.PBL51
.PBL61の押下により発生する切替指令信号5S3
1,5S41.SS51および5S61を、リレーRY
5Aの接点を介して、それぞれ、バス接続部IA、2A
、3Aおよび4Aに導き、また、リレーRy 5 Bの
接点を介して、それぞれ、パス接続部IB、2B、3B
および4Bに導く。一方、プロセスP2に関連する押ボ
タンPBL32.PBL42.PBL52およびPBL
82の押下により発生する切替指令信号5S3j、5S
42.5S52および5S62をリレーRff6Aの接
点を介して、それぞれ、バス接続部IA、2A、3Aお
よび4Aに導き、また、リレーRy8Bの接点を介して
、それぞれバス接続部IB、2.B、3Bおよび4Bに
導く。
Among the pushbutton groups corresponding to the storage devices M1 and M2, the I10 device I101, and the device 102, the pushbutton PBL31. related to the process P1. PBL41. PBL51
.. Switching command signal 5S3 generated by pressing PBL61
1,5S41. SS51 and 5S61, relay RY
Bus connections IA, 2A, respectively, via 5A contacts
, 3A and 4A, and via the contacts of the relay Ry 5 B, the path connections IB, 2B, 3B, respectively.
and leads to 4B. On the other hand, the pushbutton PBL32. related to process P2. PBL42. PBL52 and PBL
Switching command signals 5S3j and 5S generated by pressing 82
42.5S52 and 5S62 are led via the contacts of relay Rff6A to bus connections IA, 2A, 3A and 4A, respectively, and via the contacts of relay Ry8B to bus connections IB, 2. B, leads to 3B and 4B.

また、CPU Aに関連したバス接続部IA 、2A 
、3Aおよび4Aが発生する接続状態信号5CIA、 
5C2A、 5C3AおよびSC:4AをリレーRy5
Aの接点を介して、それぞれ、表示灯Lax、Lal、
+、5tおよびLf31に導き、また、リレーRY8A
の接点を介して、それぞれ表示灯L32.L42.L5
2およびLfi2に導く。さらにCPU Bに関連した
バス接続部IB、2B、3Bおよび4Bが発生する接続
状態信号5CIB、−5C2B、5C3Eおよび5C4
BをリレーRY5Bの接点を介して、それぞれ表示灯1
,31.L41 。
In addition, bus connections IA and 2A related to CPU A
, 3A and 4A generate connection status signals 5CIA,
5C2A, 5C3A and SC:4A relay Ry5
Via the contacts A, the indicator lights Lax, Lal,
+, 5t and Lf31, and also relay RY8A
via the contacts of the respective indicator lights L32. L42. L5
2 and Lfi2. Furthermore, the connection state signals 5CIB, -5C2B, 5C3E and 5C4 generated by the bus connections IB, 2B, 3B and 4B associated with CPU B
B to indicator light 1 through the contact of relay RY5B.
, 31. L41.

L51およびLθ1に導き、またリレーRy8Bの接点
な介してそれぞれ表示灯L32.L42.L52および
L[12に導く。
L51 and Lθ1, and the respective indicator lights L32. through the contacts of relay Ry8B. L42. Leading to L52 and L[12.

かかる構成によれば、プロセスP1またはP2がいずれ
のメインパスMB−AまたはMB−Bに接続されていて
も、切替指令信号および接続状態信号は正規の送出先に
導かれる。例えば、第1図示のパス接続状態下で接続表
示が第4図示のようになされている時、 I10機器l
102をプロセスPIに使用することを所望して、操作
者がプロセスPL側に関連した押ボタンPBLfllを
押した場合、その時点でバス接続部5Aが接続されてお
り、リレーRy5Aが動作しているので、接続切替信号
SS81はバス接続部4Aに導かれる。ぞして、その接
続状態信号5C4Aは、リレーRY5Aの接点を介して
表示灯LSIに導かれ、表示灯LSIが点灯することに
なる。
According to this configuration, no matter which main path MB-A or MB-B the process P1 or P2 is connected to, the switching command signal and the connection state signal are guided to the regular destination. For example, when the connection display is as shown in the fourth diagram under the path connection state shown in the first diagram, the I10 device l
When the operator desires to use 102 for the process PI and presses the pushbutton PBLflll related to the process PL side, at that point the bus connection 5A is connected and the relay Ry5A is operating. Therefore, the connection switching signal SS81 is guided to the bus connection section 4A. Then, the connection state signal 5C4A is guided to the indicator light LSI via the contact of the relay RY5A, and the indicator light LSI lights up.

(発明の効果) 以上説明してきたように、本発明によれば、多重系計算
機システムのプロセスとCPUとの接わ“を状態信号に
応じて切替指令信号の送出先および接続状態の送出先を
変更するパス切替制御部を設け、操作部を各プロセスに
対応して操作者が直観的かつ正確にパス切替操作を行う
ことができるように構成したので、従来装置に比して操
作性が格段に向上した多重系計算機システムのハス切替
装置を実現できる。
(Effects of the Invention) As described above, according to the present invention, the connection between the process and the CPU of a multi-system computer system is switched according to the status signal, and the destination of the switching command signal and the destination of the connection status are determined. A path switching control section for changing the path is provided, and the operating section is configured to allow the operator to perform path switching operations intuitively and accurately in accordance with each process, making it much easier to operate than conventional devices. It is possible to realize a lotus switching device for a multi-system computer system that is improved in this way.

なお、上述の実施例においては、バス切替制御部をリレ
ー回路を用いて構成したが、例えば半導体回路で置き換
えたり、あるいはマイクロプロセッサを所定のプログラ
ムに従って制御することによっても構成できること勿論
である。
In the above-described embodiment, the bus switching control section is configured using a relay circuit, but it is of course possible to replace it with a semiconductor circuit, for example, or to control a microprocessor according to a predetermined program.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は多重系計算機システムの一例としての二重系計
算機システムの構成を示すブロック図、 第2図は第1図示の二重系計算機システムに対し、パス
切替操作を行う従来の操作パネル上の配置の一例を示す
線図、 第3図は第1図示の二重系計算機システムと第2図示の
操作パネルとの間の信号の流れを説明する線図、 第4図は本発明多重系計算機システムのパス切替装置の
一例として、第1図示の三爪系計算機システムに対し、
パス切替操作を行う操作パネルの配置の一例を示す線図
、 ′85図は本発明によって、第1図示の二重系計算機シ
ステムと第4図示の操作部との間の信号の流れを制御す
るバス切替制御部の構成例を示す回路図である。 A、B・・・CPU、 旧、M2・・・記憶装置、 Ilo 1 、Ilo 2・・・110機器、PI、P
2・・・プロセス、 PIlo 1 、 PIlo 2・・・プロセス入出力
制御装置、 MB−A、MB−8・・・メインパス、BBIγBBB
・・・分岐パス、 ■A〜f(A、IB〜6B・・・バス接続部、BS・・
・/ヘス切替器、 NP−A、NP−B・・・CPU名称板、PBLIA 
−PBL8A 、 PBLIB −PBL8B・・・押
ボタン。 5WIA−5W6A、 5WIB N5W6B・・・ス
イッチ、LIA −L6A、LIB−L8B・・・表示
灯、NPI、NF2・・・プロセス名称板、PBLIl
、−PBL81.’PBL12〜P’BL82・・・押
ボタン、 CPI・・・操作部、 BC・・・バスジノ替制御部、 5WII〜5W81,5W12〜5Wf12・” 7.
 イー/子、Lll−LSI、Li2〜L82・・・表
示灯、Ry5A、Ry5B、 Ry6A 、Ry8B・
・・リレー。 特許出願人 富士電機製造株式会社
Figure 1 is a block diagram showing the configuration of a dual computer system as an example of a multiplex computer system, and Figure 2 is a conventional operation panel for performing path switching operations for the dual computer system shown in Figure 1. FIG. 3 is a diagram illustrating the flow of signals between the dual system computer system shown in FIG. 1 and the operation panel shown in FIG. As an example of a path switching device for a computer system, for the three-claw computer system shown in Figure 1,
A diagram illustrating an example of the arrangement of operation panels for performing path switching operations, FIG. FIG. 2 is a circuit diagram showing a configuration example of a bus switching control section. A, B...CPU, old, M2...Storage device, Ilo 1, Ilo 2...110 equipment, PI, P
2... Process, PIlo 1, PIlo 2... Process input/output control device, MB-A, MB-8... Main path, BBIγBBB
...Branch path, ■A to f (A, IB to 6B...Bus connection section, BS...
・/Hess switch, NP-A, NP-B...CPU name plate, PBLIA
-PBL8A, PBLIB -PBL8B...Push button. 5WIA-5W6A, 5WIB N5W6B...Switch, LIA-L6A, LIB-L8B...Indicator light, NPI, NF2...Process name plate, PBLIl
, -PBL81. 'PBL12~P'BL82...Push button, CPI...Operation unit, BC...Bassino change control unit, 5WII~5W81, 5W12~5Wf12.'' 7.
E/child, Lll-LSI, Li2~L82... Indicator light, Ry5A, Ry5B, Ry6A, Ry8B・
··relay. Patent applicant Fuji Electric Manufacturing Co., Ltd.

Claims (1)

【特許請求の範囲】 複数の計算機と、該複数の計算機に各別に設けたバスと
、複数の制御対象を含む複数の機器と、該複数の機器の
各々を前記バスのいずれかに接続する接続手段と、当該
接続された機器の接続状態を出力する接続状態情報出力
手段とを具えた多重累計Q4機システムにおいて、 前記複数の制御対象の各々に対応して配列され、111
記複数の計算機および前記複数の制御対象を除いた前記
複数の機器に関連して、前記接続手段に対し前記バスの
接続を切替えるバス切巷指仝を発生するバス切替指令手
段と、 前記接続状態情報出力手段からの前記接続状態を表示す
る表示手段と、 前記制御対象と前記計算機との接続状態に応じて、前記
複数の制御対象を除いた複数の機器に関連した前記バス
切替指令の送出先および前記接続状態を表わすth報の
送出先を変更する変更手段とを具えたことを特徴とする
多重系計算機システムの7ヘス切替装置。 (以 下 余 白 )
[Claims] A plurality of computers, a bus provided separately for each of the plurality of computers, a plurality of devices including a plurality of control targets, and a connection for connecting each of the plurality of devices to one of the buses. and a connection state information output means for outputting the connection state of the connected devices, wherein the Q4 multiplex system is arranged corresponding to each of the plurality of control objects, and 111
bus switching command means for generating a bus switching command for switching the connection of the bus to the connection means in relation to the plurality of devices other than the plurality of computers and the plurality of control targets; and the connection state. display means for displaying the connection state from the information output means; and a destination of the bus switching command related to a plurality of devices other than the plurality of control objects, depending on the connection state between the control object and the computer. and changing means for changing the destination of the th information representing the connection state. (Margin below)
JP58157082A 1983-08-30 1983-08-30 Bus switching device of multiple computer system Granted JPS6049466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58157082A JPS6049466A (en) 1983-08-30 1983-08-30 Bus switching device of multiple computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58157082A JPS6049466A (en) 1983-08-30 1983-08-30 Bus switching device of multiple computer system

Publications (2)

Publication Number Publication Date
JPS6049466A true JPS6049466A (en) 1985-03-18
JPH0420218B2 JPH0420218B2 (en) 1992-04-02

Family

ID=15641852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58157082A Granted JPS6049466A (en) 1983-08-30 1983-08-30 Bus switching device of multiple computer system

Country Status (1)

Country Link
JP (1) JPS6049466A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204567A (en) * 1992-07-27 1993-08-13 Canon Inc Method and device for function switching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204567A (en) * 1992-07-27 1993-08-13 Canon Inc Method and device for function switching

Also Published As

Publication number Publication date
JPH0420218B2 (en) 1992-04-02

Similar Documents

Publication Publication Date Title
JPS6049466A (en) Bus switching device of multiple computer system
JP4010660B2 (en) Interlock signal output device for press machine and output method thereof
JPH0264845A (en) Electronic computer multiplexing main control part
JP2546386B2 (en) Redundant device
JPS61147309A (en) Peripheral device for programmable controller
JPH1039923A (en) Control operation display system
JPS6226483B2 (en)
JPS61142846A (en) Supervisory system
JPS592944B2 (en) Dual system automatic switching method of hirer-ki duplex system
JPS60200334A (en) Display device of electronic computer system
JPH0738122B2 (en) Plant operating equipment
JP2021082030A (en) Program creation assistance device
JPH02284207A (en) Sequence control unit
JPH021632Y2 (en)
JPH10289121A (en) Dual computer system
JPH07219815A (en) Monitoring and operating device for computer system
JPH064122A (en) Numerical control system
JPH02135559A (en) Input/output device switching control system
JPS6180348A (en) Bus switching device
JPH01234965A (en) Reset control system
JPH01314301A (en) Dual controller
JPS5872245A (en) Man/machine interfacing device
JPS62278601A (en) Logical control unit
JPH0327740A (en) Power system monitoring controller
JPS58103059A (en) Computer system