JPS6040968Y2 - Tape recorder input circuit - Google Patents
Tape recorder input circuitInfo
- Publication number
- JPS6040968Y2 JPS6040968Y2 JP17737579U JP17737579U JPS6040968Y2 JP S6040968 Y2 JPS6040968 Y2 JP S6040968Y2 JP 17737579 U JP17737579 U JP 17737579U JP 17737579 U JP17737579 U JP 17737579U JP S6040968 Y2 JPS6040968 Y2 JP S6040968Y2
- Authority
- JP
- Japan
- Prior art keywords
- buffer amplifier
- recording
- preamplifier
- input
- tape recorder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はプリアンプ装置と録音装置が分離され夫々の装
置にバッファアンプが内蔵されたテープレコーダの入力
回路の改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in the input circuit of a tape recorder in which a preamplifier device and a recording device are separated and each device has a built-in buffer amplifier.
従来のこの種のテープレコーダのプリアンプ装置と録音
装置の回路は第1図に示すように構成されており、図面
左方の2点鎖線で囲まれた部分はプリアンプ装置1の、
右方の2点鎖線で囲まれた部分は録音装置2の夫々ブロ
ックダイヤグラムを示す。The circuits of the preamplifier device and recording device of a conventional tape recorder of this kind are configured as shown in FIG.
The parts surrounded by two-dot chain lines on the right show block diagrams of the recording device 2, respectively.
3はチューナ4、レコードプレーヤ5及び他の外部機器
6からの入力を選択する選択スイッチで、該選択スイッ
チ3の可動接片7は録音再生選択スイッチ(以下R−P
スイッチと称する)8の録音側端子12に接続されると
共に、前記プリアンプ装置1の録音出力端子9にも接続
される。3 is a selection switch for selecting input from the tuner 4, record player 5, and other external equipment 6, and the movable contact piece 7 of the selection switch 3 is a recording/playback selection switch (hereinafter referred to as R-P).
It is connected to a recording side terminal 12 of a switch (referred to as a switch) 8, and is also connected to a recording output terminal 9 of the preamplifier device 1.
前記R−Pスイッチ8の可動接片10は可変抵抗器VR
1を介してプリアンプ11の入力側に接続され、該プリ
アンプ11の出力側は図示しないメインアンプに接続さ
れる。The movable contact piece 10 of the R-P switch 8 is a variable resistor VR.
1 to the input side of a preamplifier 11, and the output side of the preamplifier 11 is connected to a main amplifier (not shown).
また前記R−Pスイッチ8の再生側端子Pはバッファア
ンプ12の出力側に接続され、該バッファアンプ12の
入力側は抵抗器RIN1を介してプリアンプ装置1の再
生入力端子13に接続される。Further, the reproduction side terminal P of the R-P switch 8 is connected to the output side of a buffer amplifier 12, and the input side of the buffer amplifier 12 is connected to the reproduction input terminal 13 of the preamplifier device 1 via a resistor RIN1.
14はその入力側が抵抗器RIN2を介して前記録音装
置2の入力端子15に接続されたバッファアンプで、該
バッファアンプ14の出力側は可変抵抗器VR2を介し
て録音アンプ16の入力側に接続され、該録音アンプ1
6の出力側は図示しない録音再生ヘッドに接続されると
共に、前記録音装置2の出力端子17に接続される。14 is a buffer amplifier whose input side is connected to the input terminal 15 of the recording device 2 via a resistor RIN2, and the output side of the buffer amplifier 14 is connected to the input side of the recording amplifier 16 via a variable resistor VR2. and the recording amplifier 1
The output side of the recording device 6 is connected to a recording/playback head (not shown), and is also connected to the output terminal 17 of the recording device 2.
なお、前記プリアンプ装置1の録音出力端子9と前記録
音装置2の入力端子15、及び再生入力端子13と出力
端子17は夫々コネクタ等にて接続可能とされている。Note that the recording output terminal 9 of the preamplifier device 1 and the input terminal 15 of the recording device 2, as well as the playback input terminal 13 and output terminal 17, can be connected with connectors or the like, respectively.
斯る従来例に於ては、録音装置2のバッファアンプ14
と入力端子15との間に介在する抵抗器RIN2の抵抗
値を小さくすることはできない。In such a conventional example, the buffer amplifier 14 of the recording device 2
The resistance value of the resistor RIN2 interposed between the input terminal 15 and the input terminal 15 cannot be reduced.
けだし、もし録音装置2の入力インピーダンスが低けれ
ばバッファアンプ14の入力電圧が下り、従って適正入
力にバイアス調整された該バッファアンプ14よりの出
力電圧が歪み、また前記プリアンプ装置1に於る選択ス
イッチ3の可動接片7から出力される信号は伝線路18
を通って全んど録音装置2側へ流出してしまい、プリア
ンプ11への入力信号のレベルが低下するからである。However, if the input impedance of the recording device 2 is low, the input voltage of the buffer amplifier 14 will drop, and the output voltage from the buffer amplifier 14, which has been bias-adjusted to an appropriate input, will be distorted, and the selection switch in the preamplifier device 1 will be distorted. The signal output from the movable contact piece 7 of No. 3 is transmitted through the transmission line 18.
This is because all of the signal flows through the recording device 2 side, and the level of the input signal to the preamplifier 11 decreases.
また、前記プリアンプ装置1のバッファアンプ12と再
生入力端子13との間に介在する抵抗器RIN□の抵抗
値を小さくすれば、前述と同様の理由により該バッファ
アンプ12よりの出力電圧が歪むと共に録音アンプ16
からの録音レベルが低下することになり不都合が生じる
。Furthermore, if the resistance value of the resistor RIN recording amplifier 16
This causes inconvenience as the recording level from the source is lowered.
従って従来は前記抵抗器RIN、及びRIN2の抵抗値
を高く(通常47にΩ以上)していたが、該抵抗器RI
N1. RIN2からは抵抗値の平方根に比例するレベ
ルの熱雑音が発生するので、該抵抗器RIN1. RI
N2の抵抗値が大になればなる程雑音が増加することに
なる。Therefore, conventionally, the resistance values of the resistors RIN and RIN2 were set high (usually 47Ω or more), but the resistors RI
N1. Since thermal noise of a level proportional to the square root of the resistance value is generated from RIN2, the resistor RIN1. R.I.
As the resistance value of N2 increases, the noise increases.
斯る問題を解決するためバッファアンプ12.14を第
2図に示すようにエミッタフォロア回路にて構成するこ
とが考えられる。In order to solve this problem, it is conceivable to configure the buffer amplifiers 12 and 14 with emitter follower circuits as shown in FIG.
即ち入力端子13.15とNPN型トランジスタ19の
ベースとの間に抵抗器RIN3及びコンデンサC1を直
列接続すると共に、該ベースには電源(十B)用電路を
接続する。That is, a resistor RIN3 and a capacitor C1 are connected in series between the input terminal 13.15 and the base of the NPN transistor 19, and a power supply (10B) electric path is connected to the base.
また前記電源(十B)用電路は前記トランジスタ19の
コレクタに接続されると共にコンデンサC8を介してア
ースされる。Further, the power supply (10B) electric path is connected to the collector of the transistor 19 and grounded via a capacitor C8.
更に前記トランジスタ19のエミッタは次段へ接続され
ると共に抵抗R2を介してアースされる。Further, the emitter of the transistor 19 is connected to the next stage and grounded via a resistor R2.
このように前記バッファアンプ12.14は所謂エミッ
タフォロア回路であり、動作時の入力インピーダンスは
高くなるので前記抵抗器RIN1.RIN2の抵抗値を
低くすることができ熱雑音による弊害を除去することが
できる。In this way, the buffer amplifiers 12, 14 are so-called emitter follower circuits, and the input impedance during operation is high, so the resistors RIN1. The resistance value of RIN2 can be lowered, and adverse effects caused by thermal noise can be eliminated.
しかしながら、斯る回路に於てもバッファアンプ12又
は14が動作していない場合、即ち前記電源(十B)が
Oである場合にはエミッタフォロア回路の入力インピー
ダンスは低くなるのが、バッファアンプ12.14と入
力端子13.15との間の抵抗器RIN1.RI′N2
の抵抗値が低いものであるため、前述のようなプリアン
プ11への入力信号又は録音アンプ16からの録音レベ
ルの低下を引起す。However, even in such a circuit, when the buffer amplifier 12 or 14 is not operating, that is, when the power supply (10B) is O, the input impedance of the emitter follower circuit becomes low. .14 and input terminal 13.15. RI'N2
Since the resistance value of the preamplifier 11 is low, this causes a decrease in the input signal to the preamplifier 11 or the recording level from the recording amplifier 16 as described above.
本考案は斯る従来例の難点を解決するもので、たとえ録
音装置2に電源が供給されず、即ちバッファアンプ14
が動作していない状態であっても外部入力からの音を適
切なレベルで聴取でき、またプリアンプ装置1に電源が
供給されず、即ちバッファアンプ12が動作していない
状態であっても外部入力からの音を適切なレベルで録音
できるようにしたものであり、一実施例につき第3図に
従い説明する。The present invention solves the drawbacks of the conventional example, and even if power is not supplied to the recording device 2, that is, the buffer amplifier 14
Even when the preamplifier 1 is not operating, the sound from the external input can be heard at an appropriate level, and even when the preamplifier 1 is not powered, that is, the buffer amplifier 12 is not operating, the external input can be heard. This device is designed to record sounds from outside at an appropriate level, and one embodiment will be explained with reference to FIG.
第3図は本考案回路のブロックダイヤグラムを示す図で
、入力端子13.15とバッファアンプ12.16との
間にリレー20.21により開閉するスイッチSW1.
SW2及び抵抗器RIN4又はRIN5が直列接続され
る。FIG. 3 is a block diagram of the circuit of the present invention, in which switches SW1.
SW2 and resistor RIN4 or RIN5 are connected in series.
前記リレー20.21はバッファアンプ12.14の電
源(十B)のオン−オフにより作動するものであり、電
源(十B)がオンである場合にのみに前記スイッチSW
1又はSW2を閉成し、オフである場合には開放し不導
通状態にせしめるものである。The relay 20.21 is activated by turning on and off the power supply (10B) of the buffer amplifier 12.14, and the switch SW is activated only when the power supply (10B) is on.
1 or SW2 is closed, and when it is off, it is opened and brought into a non-conducting state.
なお、他の構成部分は従来例と同一であるので説明は省
略する。Note that other constituent parts are the same as those of the conventional example, so explanations will be omitted.
本考案によると、録音装置2に電源が供給されていなく
ても、その際にはスイッチSW2が開放状態となってい
るためバッファアンプ14への入力インピーダンスは無
限大となり、プリアンプ装置1の外部入力からの信号は
録音装置2へは分流せず、充分なレベルの入力信号がプ
リアンプ11へ印加されるので、適切な音を聴取できる
。According to the present invention, even if power is not supplied to the recording device 2, the switch SW2 is in an open state at that time, so the input impedance to the buffer amplifier 14 becomes infinite, and the external input to the preamplifier device 1 The signal from the preamplifier 11 is not diverted to the recording device 2, and an input signal of sufficient level is applied to the preamplifier 11, so that appropriate sound can be heard.
また、プリアンプ装置1に電源が供給されていなくても
、その際にはスイッチSW1が開放状態となっているた
めバッファアンプ12への入力インピーダンスは無限大
となり、録音装置2の録音信号はプリアンプ装置1へは
分流せず、充分なレベルの録音信号が録音ヘッド(図示
せず)へ印加され適切な録音ができる。Further, even if power is not supplied to the preamplifier device 1, the switch SW1 is in an open state at that time, so the input impedance to the buffer amplifier 12 becomes infinite, and the recording signal of the recording device 2 is transmitted to the preamplifier device. 1, and a recording signal of a sufficient level is applied to a recording head (not shown) to enable proper recording.
従って、エミッタフォロア回路よりなるバッファアン7
’12,14を採用して、該バッファアンプ12?14
の前に介在させた抵抗器RIN4゜RIN5の抵抗値を
小さくすることができ、また前述のようにリレー20.
21とスイッチSW1゜SW2を作動させることにより
、一方の装置1又は2に電源が供給されていなくとも他
方の装置2又は1は悪影響を受けないという効果を奏す
る。Therefore, the buffer amplifier 7 consisting of an emitter follower circuit
Adopting '12,14, the buffer amplifier 12?14
It is possible to reduce the resistance value of the resistors RIN4° and RIN5 interposed in front of the relays 20 and 20.
21 and the switches SW1 and SW2 have the effect that even if one device 1 or 2 is not supplied with power, the other device 2 or 1 will not be adversely affected.
第1図は従来例を示すブロックダイヤグラム、第2図は
バッファアンプの一実施例を示す回路図、第3図は本考
案の一実施例を示すブロックダイヤグラムである。
1・・・・・・プリアンプ装置、2・・・・・・録音装
置、12.14・・・・・・バッファアンプ、20,2
1・・・・・・リレー、swl、 sw2・・・・・・
スイッチ、RIN4.RIN5・・・・・・抵抗。FIG. 1 is a block diagram showing a conventional example, FIG. 2 is a circuit diagram showing an embodiment of a buffer amplifier, and FIG. 3 is a block diagram showing an embodiment of the present invention. 1...Preamplifier device, 2...Recording device, 12.14...Buffer amplifier, 20,2
1...Relay, swl, sw2...
Switch, RIN4. RIN5...Resistance.
Claims (2)
にバッファアンプが内蔵されたテープレコーダに於て、
夫々の入力端子とバッファアンプとの間にバッファアン
プの電源のオン−オフに応答してインピーダンスを変化
せしめる手段を接続し、而して前記バッファアンプの電
源がオンのときは前記手段のインピーダンスを低く、オ
フのときには高くせしめることを特徴とするテープレコ
ーダの入力回路。(1) In a tape recorder where the preamplifier and recording device are separated and each device has a built-in buffer amplifier,
Means for changing the impedance in response to power on/off of the buffer amplifier is connected between each input terminal and the buffer amplifier, and when the power of the buffer amplifier is on, the impedance of the means is changed. A tape recorder input circuit characterized in that the input circuit is low and high when it is off.
ンピーダンスを変化せしめる手段がリレースイッチであ
り、バッファアンプの電源がオンのときのみ閉成するこ
とを特徴とする実用新案登録請求の範囲第1項記載のテ
ープレコーダの入力回路。(2) The means for changing the impedance in response to power on/off of the buffer amplifier is a relay switch, which is closed only when the power of the buffer amplifier is on. The input circuit of the tape recorder described in item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17737579U JPS6040968Y2 (en) | 1979-12-20 | 1979-12-20 | Tape recorder input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17737579U JPS6040968Y2 (en) | 1979-12-20 | 1979-12-20 | Tape recorder input circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5693819U JPS5693819U (en) | 1981-07-25 |
JPS6040968Y2 true JPS6040968Y2 (en) | 1985-12-12 |
Family
ID=29687959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17737579U Expired JPS6040968Y2 (en) | 1979-12-20 | 1979-12-20 | Tape recorder input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6040968Y2 (en) |
-
1979
- 1979-12-20 JP JP17737579U patent/JPS6040968Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5693819U (en) | 1981-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4064364A (en) | Audio fidelity amplifier and preamplifier systems | |
JPS6040968Y2 (en) | Tape recorder input circuit | |
US4395739A (en) | Recording/reproducing apparatus with selective attenuation of reproduced signals to facilitate comprehension of external speech signals | |
JP2861325B2 (en) | Voltage-current amplifier circuit having predetermined input impedance and various transconductances | |
Self | Self on audio | |
JP2520212Y2 (en) | Playback equipment | |
JPS6029225Y2 (en) | Input switching circuit in amplifier | |
JPS6112614Y2 (en) | ||
JP2544441Y2 (en) | Small playback equipment | |
JPH0212740Y2 (en) | ||
JPS6141124Y2 (en) | ||
JPS5822259Y2 (en) | Negative feedback amplifier circuit for magnetic recording and reproducing equipment | |
JPH0528596Y2 (en) | ||
JPH0422406Y2 (en) | ||
JPS5824258Y2 (en) | magnetic recording and reproducing device | |
JPS5928502Y2 (en) | tape recorder | |
JP2771314B2 (en) | Broadband amplifier | |
JPS6131373Y2 (en) | ||
JPS6029047Y2 (en) | Recording/playback switching circuit | |
JPH0879032A (en) | Selector circuit | |
JPS6220887Y2 (en) | ||
JPS634302Y2 (en) | ||
JPS5939296Y2 (en) | tape recorder | |
JPS604261Y2 (en) | tape recorder | |
JPH0531715Y2 (en) |