JPS6035858B2 - Bidirectional transmission method - Google Patents

Bidirectional transmission method

Info

Publication number
JPS6035858B2
JPS6035858B2 JP53138870A JP13887078A JPS6035858B2 JP S6035858 B2 JPS6035858 B2 JP S6035858B2 JP 53138870 A JP53138870 A JP 53138870A JP 13887078 A JP13887078 A JP 13887078A JP S6035858 B2 JPS6035858 B2 JP S6035858B2
Authority
JP
Japan
Prior art keywords
signal
slave
transmission
master
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53138870A
Other languages
Japanese (ja)
Other versions
JPS5566151A (en
Inventor
文彦 竹添
富雄 加藤
博 西永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP53138870A priority Critical patent/JPS6035858B2/en
Publication of JPS5566151A publication Critical patent/JPS5566151A/en
Publication of JPS6035858B2 publication Critical patent/JPS6035858B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Description

【発明の詳細な説明】 本発明は、単一の伝送路を用いて双方向に信号を伝送す
るための方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for bidirectionally transmitting signals using a single transmission path.

データ伝送における通信方式を、情報の流れの方向によ
り分類すると、単向通信、半二重通信、全二重通信の3
つに分けられる。このうち単一伝送路を用いた全二重通
信は、同時に両方向の情報伝送が可能であるため能率的
かつ経済的である。一般に、有線によるディジタル伝送
においては高品質伝送という技術的条件が必要であるの
は勿論のこと、省資源、低コスト、装置に小形化等の経
済的条件もきわめて重要である。通常、隔離された2つ
の地点間で双方向に信号の伝送を行いたい場合には、各
方向別にそれぞれ伝送線路を設ければよいが、省資源、
低コストを実現するためには、伝送線路の節約が必要と
なる。
Communication methods for data transmission can be classified into three types depending on the direction of information flow: unidirectional communication, half-duplex communication, and full-duplex communication.
It can be divided into Among these, full-duplex communication using a single transmission path is efficient and economical because information can be transmitted in both directions at the same time. In general, wired digital transmission requires not only technical conditions such as high quality transmission, but also extremely important economic conditions such as resource saving, low cost, and miniaturization of equipment. Normally, if you want to transmit signals bidirectionally between two isolated points, you can simply install a transmission line for each direction, but this would save resources and
In order to achieve low costs, it is necessary to economize on transmission lines.

このため、2地点間で同一方向の伝送線路が複数設けら
れている場合は、それらをまとめて単一線路とし、多重
伝送を行い、さらにどちらの方向についても信号伝送を
行ないたい場合は各方向別の伝送線路もまとめて単一路
線とし、これを双方向伝送線路として用いればよい。こ
の場合、同一方向の複数線路をまとめて単一線路のする
だけならば、伝送すべき信号の並列および直列変換と伝
送速度の向上を考慮すればよく、技術的に特に困難な点
はない。しかし、単一線路を双方向伝送線路にするとき
には、線路上での信号の衝突防止を考慮しなければなら
ず、問題点も多い。双方向伝送のために従来より用いら
れている方法としては、第1図に示す周波数分割方式あ
るいは第2図に示す時分割方式がある。
Therefore, when multiple transmission lines are installed in the same direction between two points, they are combined into a single line and multiplexed transmission is performed.Furthermore, if you want to transmit signals in either direction, each direction Other transmission lines may also be combined into a single line and used as a bidirectional transmission line. In this case, if multiple lines in the same direction are combined into a single line, it is only necessary to consider parallel and serial conversion of the signals to be transmitted and improvement of the transmission speed, and there is no particular technical difficulty. However, when converting a single line into a bidirectional transmission line, prevention of signal collisions on the line must be taken into consideration, and there are many problems. Conventionally used methods for bidirectional transmission include the frequency division method shown in FIG. 1 and the time division method shown in FIG. 2.

周波数分割方式による双方向伝送回路では、第1図aに
示すように、信号送信回路6,8の後段および信号受信
回路5,7の前段にそれぞれ帯域通過フィル夕1〜4を
接続し、第1図bに示すように信号A→A′と信号B→
Bとで異なる周波数帯城FB,,FB2を用いることに
より、衝突を避けている。
In the bidirectional transmission circuit using the frequency division method, as shown in FIG. As shown in Figure 1 b, signal A→A' and signal B→
Collision is avoided by using different frequency bands FB, FB2.

しかし、周波数分割方式では、送信端と受信端が同一場
所に設置されるため、信号レベル差および周波数配置を
適正にしておかなければ伝送品質の低下につながる。
However, in the frequency division method, the transmitting end and the receiving end are installed at the same location, so unless the signal level difference and frequency allocation are made appropriate, transmission quality will deteriorate.

そのために、帯城通過フィル夕1〜4の設計を慎重に行
う必要がある。また、定められた周波数帯域内に収まる
信号でなければならず、ベース・バンド形式の信号は伝
送できないため、適当な変調方式を用いる必要がある。
したがって回路構成が複雑となる。次に、時分割方式に
よる双方向伝送回路では、第2図aに示すように、伝送
線路L‘こ接続された信号送受信回路12,13の入出
力側に送受信制御回路11,14を設け、第2図bに示
すように、時間tを分割して信号A→A′と信号B→B
′に異つた時刻のある時間幅TW,,TW2を割当てる
ことにより、衝突を防止している。
Therefore, it is necessary to carefully design the filters 1 to 4 that pass through Obijo. Furthermore, since the signal must fall within a predetermined frequency band and baseband format signals cannot be transmitted, it is necessary to use an appropriate modulation method.
Therefore, the circuit configuration becomes complicated. Next, in a bidirectional transmission circuit based on a time division system, as shown in FIG. As shown in FIG. 2b, time t is divided into a signal A→A' and a signal B→B.
Collision is prevented by assigning time widths TW, , TW2 with different times to '.

しかし、時分割方式では同一時には片方向への信号伝送
しか行うことができないため、効率が悪く、またいずれ
の伝送方向についても、それぞれの場合の送信側が主導
権を有しているため、同期のとり方が面倒であり、高速
伝送に通さない。このように、周波数分割および時分割
のいずれの方式においても、回路が複雑となるため、性
能に対するコスト比が大きくなり、伝送線路を減少した
利点が損失されてしまうことが多い。また、特公昭53
−21963号で提案されている双方向通信方式では、
第3図に示すように、親局側からNRZ信号をRZ複流
信号に変換して線路Lに送出し、子局ではこれを受信し
てNRZ信号を再生するとともに、受信したRZ複流信
号からクロック信号を抽出、移送して、子局側からのN
RZ信号をこれに同期させてRZ信号に変換し親局側に
送出するような2線式時分割双方向伝送方式が提案され
ている。
However, the time-division method is inefficient because it can only transmit signals in one direction at the same time, and the transmitting side in each case has the initiative in both transmission directions, so it is difficult to synchronize. It is troublesome to take and does not allow high-speed transmission. As described above, in both the frequency division and time division systems, the circuit becomes complicated, so the cost ratio to performance increases, and the advantage of reducing the number of transmission lines is often lost. In addition, the special public
In the two-way communication method proposed in No.-21963,
As shown in Figure 3, the master station converts the NRZ signal into an RZ double current signal and sends it to line L, and the slave station receives this and reproduces the NRZ signal, and also converts the clock from the received RZ double current signal. Extract the signal, transfer it, and transmit the signal from the slave station.
A two-wire time-division bidirectional transmission system has been proposed in which the RZ signal is synchronized with the RZ signal, converted into an RZ signal, and sent to the master station.

すなわち、第3図では、親局の信号発生器20が一定ビ
ット量でNRZのディジタル信号を発生す ,ると、送
受信回路21Gまクロック回路22からのクロツク信号
によりこれをRZパルスに変調して伝送線路Lもこ送出
する。
That is, in FIG. 3, when the signal generator 20 of the master station generates an NRZ digital signal with a fixed amount of bits, the transmitting/receiving circuit 21G modulates this into an RZ pulse using the clock signal from the clock circuit 22. Transmission line L also sends out.

一方、子局より送られてきたPZパルスは送受信回路2
1、送信抑制回路23を経て識別回路24に入力される
。夕 子局の送受信回路25は、親局から送られてきた
RZパルスを送信抑制回路27を経て識別回路29に入
力させると同時に、パルス整形回路30により整形して
ク。
On the other hand, the PZ pulse sent from the slave station is sent to the transmitter/receiver circuit 2.
1. The signal is input to the identification circuit 24 via the transmission suppression circuit 23. The transmitting/receiving circuit 25 of the slave station inputs the RZ pulse sent from the master station to the identification circuit 29 via the transmission suppressing circuit 27, and at the same time shapes the RZ pulse using the pulse shaping circuit 30.

ッ回路28に与える。クロック回路28はパルス整形回
路30の出力0をもとにクロック信号を発生し、これを
信号発生器26に与えて信号発生器26より送出される
NRZディジタル信号を制御する。
is applied to the output circuit 28. The clock circuit 28 generates a clock signal based on the output 0 of the pulse shaping circuit 30, and supplies this to the signal generator 26 to control the NRZ digital signal sent from the signal generator 26.

しかしてこの方法では、子局からの信号送出が親局から
送られたRZ信号により作成されるクロタック信号に規
制されるため双方向の信号が伝送線路上で衝突すること
はない。
However, in this method, since the signal transmission from the slave station is regulated by the clock signal generated by the RZ signal sent from the master station, bidirectional signals do not collide on the transmission line.

しかし、親局、子局間の通信をビット単位に交互に行う
ので、同一時に双方向への信号伝送を行うことはできな
い。
However, since communication between the master station and slave stations is performed alternately on a bit-by-bit basis, it is not possible to transmit signals in both directions at the same time.

o 本発明の目的は、従来におけるこれらの欠点を解消
するため、時分割方式によるものであるが、同時双方向
伝送が可能であり、伝送品質が高く、低コストで簡単な
回路構成の単一伝送路による双方向伝送方式を提供する
ことにある。
o The purpose of the present invention is to eliminate these drawbacks of the conventional method by using a time-division method, which enables simultaneous bidirectional transmission, has high transmission quality, and is low-cost and has a simple circuit configuration. The objective is to provide a bidirectional transmission system using a transmission line.

以下本発明を実施例図面に従って説明すると、第4図は
概略ブロック図、第5図は第4図の詳細ブロック図、第
6図は第5図における送受信信号のタイム・チャートで
ある。
The present invention will be described below with reference to the drawings. FIG. 4 is a schematic block diagram, FIG. 5 is a detailed block diagram of FIG. 4, and FIG. 6 is a time chart of transmitted and received signals in FIG.

尚、この実施例の説明では親局をマスタ側、子タ局をス
レーブ側として説明しているが実質的にかわりはなく、
又データ回路34,35に接続されているマスタ側送受
信回路31と、データ回路36,37に接続されている
スレーブ側送受信回路32とは単一伝送線路33で結合
されており、マZスタ側からスレーブ側に向う(A方向
)信号伝送を「送信モードトスレーブ側からマスタ側に
向う(B方向)の信号伝送を「受信モード」とする。
In the explanation of this embodiment, the parent station is described as the master side and the slave stations as the slave side, but there is no substantial difference.
Further, the master side transmitting/receiving circuit 31 connected to the data circuits 34, 35 and the slave side transmitting/receiving circuit 32 connected to the data circuits 36, 37 are connected by a single transmission line 33, The signal transmission from the slave side to the master side (direction A) is called the "transmission mode", and the signal transmission from the slave side to the master side (direction B) is called the "reception mode".

この「送信モード」と「受信モード」とをマスZタ側と
スレーブ側で識別可能にするためには、本発明において
はマスタ側からスレーブ側に伝送される情報およびスレ
ーブ側からマスタ側に伝送される情報のデータフオーマ
ツトを、例えば27ビットというように決めておき、マ
スタ側およびスレ2ーブ側にそれぞれカウンタを設けて
、このカウンタのカウント値により27ビットのデータ
伝送が終了したことを検知して「送信モード」と「受信
モード」とを切換えていく方法が1例として考えられる
In order to make the "transmission mode" and "reception mode" distinguishable between the master side and the slave side, in the present invention, the information transmitted from the master side to the slave side and the information transmitted from the slave side to the master side are The data format of the information to be transmitted is determined to be 27 bits, for example, and a counter is provided on each of the master side and slave side, and the count value of this counter indicates that the 27-bit data transmission has been completed. One example is a method of detecting and switching between "transmission mode" and "reception mode."

2先ず、「送信モー
ド」では、データ回路35からの信号(これは第6図a
で示されるマスタ側送信信号Cとする)がスイッチング
回路46、回路網40、パルス変成器38を介して伝送
線路33に送出され、スレーブ側送受信回路32に至る
。スレーブ側送受信回路32ではパルス変成器39、回
路網41、受信信号増幅回路43、波形整形回路45を
経て第6図cで示されるスレープ側受信信号Dとなり、
データ回路36に与えられる。次に「受信モード」では
、データ回路35からの信号(マスタ側送信信号C)を
受信モード時の同期信号として用い、これをスレーブ側
送受信回路32に送出する。
2 First, in the "transmission mode", the signal from the data circuit 35 (this is
A master side transmission signal C shown by is sent to the transmission line 33 via the switching circuit 46, the circuit network 40, and the pulse transformer 38, and reaches the slave side transmission/reception circuit 32. In the slave side transmitting/receiving circuit 32, the slave side received signal D shown in FIG.
The signal is applied to data circuit 36. Next, in the "reception mode", the signal from the data circuit 35 (master side transmission signal C) is used as a synchronization signal in the reception mode, and is sent to the slave side transmission/reception circuit 32.

尚前述のスレーブ側受信信号Dは、スレーブ側からマス
ター側への送信用同期信号となるもので、すなわちこの
同期信号によるスレーブ側制御出力信号Eとスレーブ側
送信信号F(第6図d参照)とが論理横回路49の入力
となり、その出力(スレーブ側スイッチ制御信号Gがス
イッチング回路47に与えられる。スイッチング回路4
7の出力信号は、回路網41、パルス変成器39により
伝送線路33を経てマスタ側送受信回路31に至る。一
方マスタ側送受信回路31においては、パルス変成器3
8、回路網40、受信信号増幅回路42および波形整形
回路44を通ったマス夕側受信信号日(第6図b参照)
がデータ回路34に与えられる。
The slave side reception signal D mentioned above is a synchronization signal for transmission from the slave side to the master side, that is, the slave side control output signal E and the slave side transmission signal F (see Fig. 6 d) are generated by this synchronization signal. becomes the input of the horizontal logic circuit 49, and its output (slave side switch control signal G is given to the switching circuit 47.
The output signal of 7 is transmitted to the master side transmitting/receiving circuit 31 via the transmission line 33 through the circuit network 41 and the pulse transformer 39 . On the other hand, in the master side transmitting/receiving circuit 31, the pulse transformer 3
8. The received signal on the evening side after passing through the circuit network 40, the received signal amplification circuit 42 and the waveform shaping circuit 44 (see FIG. 6b)
is applied to the data circuit 34.

なお、第6図a〜dにおいて、TM,,TM2が送信モ
ード、RM,,RM2が受信モードである。
In addition, in FIGS. 6a to 6d, TM, . . . TM2 are in the transmission mode, and RM, . . . RM2 are in the reception mode.

次に第5図、第7図a〜d、第8図a〜h、第9図a,
b、および第10図を用いて本発明の動作を詳細に説明
する。第7図a〜d、第8図a〜hは、いずれも第6図
a〜dの一部分を詳細に示すタイム・チャートで、第7
図は送信モード、第8図は受信モードを示す。なお、各
信号を表わす記号は第6図に対応している。また、第9
図a,b‘ま第5図におけるマスタ側送受信回路および
スレーブ側送受信回路の原理説明のための一部詳細を示
す結線図であり、第10図はパルス変成器38,52に
発生するはねかえり電圧の説明図である。
Next, Fig. 5, Fig. 7 a to d, Fig. 8 a to h, Fig. 9 a,
The operation of the present invention will be explained in detail using FIG. Figures 7 a to d and Figures 8 a to h are time charts showing parts of Figures 6 a to d in detail;
The figure shows the transmission mode, and FIG. 8 shows the reception mode. Note that the symbols representing each signal correspond to those in FIG. Also, the 9th
Figures a and b' are connection diagrams showing some details for explaining the principles of the master side transmitting/receiving circuit and the slave side transmitting/receiving circuit in Figure 5, and Figure 10 shows the rebound voltage generated in the pulse transformers 38 and 52. FIG.

かくして、送信モード時には第7図aの送信データTD
によりパルス中変調を受けた第7図bのマスタ側送信信
号Cがデータ回路35からスイッチング回路46,56
に加えられてスイッチング回路46,56はスイッチオ
ン、スイッチオフを繰り返している。
Thus, in the transmission mode, the transmission data TD of FIG.
The master side transmission signal C shown in FIG. 7b, which has undergone pulse modulation by
In addition to this, the switching circuits 46 and 56 are repeatedly turned on and off.

このとき、マスタ側送信信号Cは1タイム・スロット丁
としてパルス幅taとtbとによってデータの「0↓「
1」を区別している。なお、スイッチング回路46,5
6は信号Cが「0」のときには「スイッチオン」となる
。また、送信モード‘こおいてはスレーブ側送受信回路
32のスイッチング回路47,61は「スイッチオフ」
として回路網41に対して影響を与えないようにしてお
く。スイッチング回路47,61はスレーブ側スイッチ
制御信号Gが「0」になることにより「スイッチオフ」
となる。スイッチ0ング回路46,56が信号Cに対応
して「スイッチオフ」、「スイッチオン」を繰り返すと
、パルス変成器38,52は電源51からの電流により
駆動される。このとき、スレーブ側のスイッチング回路
47,61はスイッチオフであるので、パルス変成器3
9,58には負荷抵抗として整合回路57と受信信号増
中回路43,59が接続された状態となり、整合回路5
7、パルス変成器39,58、増中回路43,59を介
して負荷電流が流れるが(増中回路43,59内の大き
な抵抗値の内部抵抗を介して負荷電流は大地に流れる)
、この負荷抵抗は非常に大きなインピーダンスであるの
でこの負荷電流はわずかである。スイッチング回路46
,56を信号Cに対応して「スイッチオン」、「スイッ
チオフ」とした場合にマスタ側パルス変成器38,52
に流れる励磁電流および負荷電流の波形を第10図に示
す。第10図においてaは信号Cの波形であり、信号C
が「0」となってスイッチング回路46,56が「スイ
ッチオン」となるとbに示す励磁電流iLとcに示す負
荷電流iRが流れ、dに示すような合計電流iL十iR
が流れる。パルス変成器38,52の1次側に換算した
負荷抵抗値をR、ィンダクタンスをL、電源51の内部
抵抗をr、電圧をV、スイッチング回路46,56が「
スイッチオン」となっている時間をtとすると、励磁電
流iLと負荷電流iRはそれぞれ次式にて表わされる。
. V R ……{1)IL=反
古・tt. V ….・岬 IR=耳汀 この負荷電流により第7図cに示すように、スレーブ側
において遅延された受信信号を得ることができる。
At this time, the master side transmission signal C has data "0↓" according to pulse widths ta and tb for one time slot.
1" is distinguished. Note that the switching circuits 46, 5
6 is "switched on" when the signal C is "0". In addition, in the transmission mode, the switching circuits 47 and 61 of the slave side transmission/reception circuit 32 are "switched off".
Therefore, the circuit network 41 should not be affected. The switching circuits 47 and 61 are "switched off" when the slave side switch control signal G becomes "0".
becomes. When the switching circuits 46 and 56 repeat "switch off" and "switch on" in response to the signal C, the pulse transformers 38 and 52 are driven by the current from the power source 51. At this time, since the switching circuits 47 and 61 on the slave side are switched off, the pulse transformer 3
A matching circuit 57 and received signal amplification circuits 43 and 59 are connected as load resistances to matching circuits 9 and 58, and the matching circuit 5
7. The load current flows through the pulse transformers 39, 58 and the multiplier circuits 43, 59 (the load current flows to the ground via the large internal resistance in the multiplier circuits 43, 59).
, this load resistance is a very large impedance, so this load current is small. switching circuit 46
, 56 are "switched on" or "switched off" in response to signal C, the master side pulse transformers 38, 52
FIG. 10 shows the waveforms of the excitation current and load current flowing through the motor. In FIG. 10, a is the waveform of signal C;
becomes "0" and the switching circuits 46 and 56 are turned on, the excitation current iL shown in b and the load current iR shown in c flow, and the total current iL + iR as shown in d flows.
flows. The load resistance value converted to the primary side of the pulse transformers 38 and 52 is R, the inductance is L, the internal resistance of the power supply 51 is r, the voltage is V, and the switching circuits 46 and 56 are
When the time during which the switch is on is t, the excitation current iL and the load current iR are expressed by the following equations.
.. V R ……{1) IL=anti-old/tt. V...・Misaki IR=Misaki IR This load current makes it possible to obtain a delayed reception signal on the slave side, as shown in FIG. 7c.

スレーブ側のデータ回路36は、パルス幅変調された受
信信号Dを復調することにより、第7図aに示す送信デ
ータTDを忠実に再生することができる。この送信モー
日こおいて、マス夕側のパルス変成器38,52のイン
ピーダンスが非常に高くなっているので、スイッチング
回路46,56が「スイッチオン」から「スイッチオフ
」となった瞬間に蓄積されていたェネルギがはねかえり
電圧となって1次側に譲起され、ダイオードcrを流れ
た電荷はコンデンサcxに充電されて、次に駆動状態に
なるまでダイオードcrのカソード側を高電位状態に保
つ。
The data circuit 36 on the slave side can faithfully reproduce the transmission data TD shown in FIG. 7a by demodulating the pulse width modulated reception signal D. In this transmission mode, the impedance of the pulse transformers 38 and 52 on the mass and evening side is very high, so the impedance accumulates at the moment the switching circuits 46 and 56 change from "switch on" to "switch off". The energy that was being used bounces and is transferred to the primary side as a voltage, and the charge that flows through the diode CR is charged to the capacitor CX, keeping the cathode side of the diode CR at a high potential until the next drive state. .

このコンデンサcxに充電された電荷は次にスイッチン
グ回路46,56が「スイッチオン」となった時に放電
される。スレーブ側のスイッチング回路47,61が「
スイッチオフ」であるときには、前述の通りマス夕側で
はパルス変成器38,52の負荷抵抗は非常に大きなイ
ンピーダンスであるので、負荷電流はわずかしか2次側
にしか伝わらずにパルス変成器38,52に大きなエネ
ルギーが蓄積される。
The charge stored in the capacitor cx is then discharged when the switching circuits 46, 56 are "switched on". The switching circuits 47 and 61 on the slave side are
When the switch is off, the load resistance of the pulse transformers 38, 52 on the secondary side has a very large impedance as described above, so that only a small amount of the load current is transmitted to the secondary side and the pulse transformer 38, 52 is switched off. A large amount of energy is stored in 52.

この蓄積されたエネルギーはスイッチング回路46,5
6が「スイッチオフ」となるとはねかえり電圧となって
1次側に誘起される。このはねかえり電圧は第10図e
の示される波形となる。しかし、マスタ側においては、
前述のように送信信号Cのビット数をカウントしていて
現在は「送信モード」であることを認識しているので、
この時のマスタ側受信信号日を無視するか、あるいは受
信信号増中回路42,54か波形整形回路44,55を
ロックしておくことにより、この時のはねかえり電圧に
よる信号をマスタ側受信信号日とはみなさないようにす
る。次に「受信モード」においては、第8図aに示すマ
スタ側送信信号Cを受信モード時の送出同期信号として
スレーブ側に送信し、スレーブ側送受信回路32におい
ては、パルス変成器39,58、回路絹41、受信信号
増中回路43,59、波形整形回路45,60をへて第
8図eに示すスレーブ側受信信号Dが得られる。
This stored energy is transferred to the switching circuits 46, 5
6 is "switched off", a rebound voltage is induced on the primary side. This rebound voltage is shown in Figure 10e.
The waveform will be as shown. However, on the master side,
As mentioned above, it is counting the number of bits of the transmission signal C and recognizes that it is currently in "transmission mode", so
By ignoring the received signal date on the master side at this time, or by locking the received signal amplification circuits 42, 54 or the waveform shaping circuits 44, 55, the signal due to the bounce voltage at this time can be adjusted to the received signal date on the master side. Try not to think of it as such. Next, in the "reception mode", the master side transmission signal C shown in FIG. After passing through the circuit 41, received signal amplification circuits 43 and 59, and waveform shaping circuits 45 and 60, a slave side received signal D shown in FIG. 8e is obtained.

なお、スレーブ側受信信号Dは、スイッチング回路47
,61が「スイッチオフ」であるとき、すなわちスイッ
チ制御信号Gが「1」である時にはマスタ側送信信号C
が遅延されたものとして示されるが、スイッチング回路
47,61が「スイッチオン」である期間は受信信号増
中回路43,59の入力が接地電位となるため「0」と
なっている。第8図eに示すスレーブ側受信信号Dは制
御回路48で、第8図fのように立下りがちだけ遅延さ
れた幅(t2−t,)のスレーブ側制御信号Eとなって
、論理贋回路49に与えられ、スレーブ側送信信号F(
第8図g)と前記信号Eとの論理積がとられ、スイッチ
制御信号G(第8図h)となって、パルス変成器39,
58より伝送線路33,53に送出される。このときス
レーブ側においても情報されるデ−夕のビット数をカウ
ントすることにより「送信モード」と「受信モード」を
識別しているので第8図eに示される受信信号Dは無視
する。なお、スイッチ制御回路Gがスイッチング回路4
7,61に与えられた場合でも、データ回路36が同期
信号(スレーブ側受信信号D)を連続して受信し、かつ
スレーブ側送信信号Fに応じてマスタ側においてはねか
えり電圧が生じるようにするために受信信号Dの立下り
時点においてスイッチ制御信号Gが「1↓すなわちスイ
ッチング回路47,61が「スイッチオフ」となってお
り、かつスレーブ側送信信号Fが「0」のときに、第8
図aの送信信号Cの立上り時点においてスイッチ制御信
号Gが「0トすなわちスイッチング回路47,61が「
スイッチオン」となっているように、スレーブ側制御出
力信号Eのt,およびt2を1タイムスロットTおよび
パルス幅tcとの関連において適当な値にあらかじめ設
定する。マスタ側においては、受信モード時には送信信
号Cを送出同期信号としてスレーブ側に送信し、かつマ
スタ側受信信号日としてこの同期信号を検出、観測する
が、このマスタ側受信信号則まスレーブ側送信信号Fに
応じて次のように変化する。
Note that the slave side received signal D is transmitted to the switching circuit 47.
, 61 are "switched off", that is, when the switch control signal G is "1", the master side transmission signal C
is shown as being delayed, but during the period when the switching circuits 47, 61 are "switched on", the inputs of the received signal amplification circuits 43, 59 are at ground potential, so they are "0". The slave-side received signal D shown in FIG. 8e is converted into a slave-side control signal E in the control circuit 48 with a width (t2-t,) delayed by the amount that tends to fall as shown in FIG. The slave side transmission signal F(
FIG. 8g) and the signal E are logically ANDed to form the switch control signal G (FIG. 8h), which is output to the pulse transformer 39,
58 to the transmission lines 33, 53. At this time, since the slave side also identifies the "transmission mode" and the "reception mode" by counting the number of bits of the data, the reception signal D shown in FIG. 8e is ignored. Note that the switch control circuit G is the switching circuit 4.
7, 61, the data circuit 36 continuously receives the synchronization signal (slave side reception signal D), and a rebound voltage is generated on the master side in response to the slave side transmission signal F. When the switch control signal G is "1↓", that is, the switching circuits 47 and 61 are "switched off" at the time of falling of the received signal D, and the slave side transmission signal F is "0", the eighth
At the rising edge of the transmission signal C in FIG.
t and t2 of the slave side control output signal E are set in advance to appropriate values in relation to one time slot T and pulse width tc so that the slave side control output signal E is turned on. On the master side, in the reception mode, the transmission signal C is transmitted to the slave side as a transmission synchronization signal, and this synchronization signal is detected and observed as a reception signal on the master side. It changes depending on F as follows.

まず、信号Cの各立下り時点、すなわちスイッチング回
路46,56が「スイッチオン」となった時点において
はスレーブ側受信信号Dはまだ「1」であり、このため
にスイッチング制御信号Gも「1」であるのでスイッチ
ング回路47,61は「スイッチオフ」である。そのた
めにマスタ側のパルス変成器38,52の2次側インピ
ーダンスは非常に高くなっているので、1次側の負荷電
流は2次側にはわずかしか伝達されず、パルス変成器3
8,52には大きなエネルギーが蓄積される。また、こ
のわずかに伝達される負荷電流により、スレーブ側には
第8図eに示すようにスレーブ側受信信号Dが得られる
。このような状態において、スレーブ側送信信号Fが「
1」であると、スイッチ制御信号Gは「1」のままであ
るので、信号Cの立上り時点、すなわちスイッチング回
路46,56が「スイッチオフ」となった時点において
パルス変成器38,52の1次側には第8図bにおいて
記号イで示されているような大きなはねかえり電圧が発
生し、このはねかえり電圧により、ダイオードCrを介
してコンデンサCxが第8図cに示すように充電される
First, at each falling point of the signal C, that is, when the switching circuits 46 and 56 are "switched on," the slave side received signal D is still "1", and therefore the switching control signal G is also "1". ”, the switching circuits 47 and 61 are “switched off”. Therefore, the secondary side impedance of the pulse transformers 38 and 52 on the master side is very high, so that only a small amount of the load current on the primary side is transmitted to the secondary side, and the pulse transformer 38, 52 on the master side has a very high impedance.
A large amount of energy is accumulated in 8 and 52. Further, due to this slightly transmitted load current, a slave-side received signal D is obtained on the slave side as shown in FIG. 8e. In this state, the slave side transmission signal F is “
1", the switch control signal G remains at "1", so at the time the signal C rises, that is, the switching circuits 46, 56 are "switched off", the pulse transformers 38, 52 are switched off. On the next side, a large rebound voltage is generated as shown by the symbol A in FIG. 8b, and this rebound voltage charges the capacitor Cx via the diode Cr as shown in FIG. 8c.

この充電電圧は信号Cが再び立下り、スイッチング回路
46,56が「スイッチオン」となって放電が行なわれ
るまで、コンデンサCxの充放電特性に応じてわずかに
放電して電圧が減少するだけで高電位状態に保たれる。
これに対して、スレーブ側送信信号Fが「0」であると
、信号Eが「0」となることによりスイッチ制御信号G
は「0」となり、スイッチング回路46,56が「スイ
ッチオン」となる。これによりマスタ側のパルス変成器
38,52の2次側インピーダンスは4・さくなり、1
次側の負荷電流は大部分が2次側に伝達されるので、パ
ルス変成器38,52に蓄積されるエネルギーは小さく
なる。そのため、信号Cの立上り時点、すなわちスイッ
チング回路46,56が「スイッチオフ」となった時点
においてパルス変成器38,52の1次側には第8図b
において記号口で示されているような小さなはねかえり
電圧しか発生せず、これにより、コンデンサCxの充電
も第8図cに示すようにわずかである。したがって第8
図cに示すようなコンデンサcxの充電電圧を増中回路
42,54と波形整形回路44,55を介して第8図c
に示すようなレベルLにて2値化することにより、受信
信号日として第8図dに示すような信号を得ることがで
きる。
This charging voltage is only slightly discharged and the voltage decreases depending on the charging/discharging characteristics of the capacitor Cx until the signal C falls again and the switching circuits 46, 56 are "switched on" and discharge occurs. It is kept at a high potential.
On the other hand, if the slave side transmission signal F is "0", the signal E becomes "0", and the switch control signal G
becomes "0", and the switching circuits 46 and 56 become "switched on". As a result, the secondary impedance of the pulse transformers 38 and 52 on the master side is reduced to 4.
Since most of the subsequent load current is transferred to the secondary side, less energy is stored in the pulse transformers 38, 52. Therefore, at the time when the signal C rises, that is, when the switching circuits 46, 56 are "switched off", the primary side of the pulse transformers 38, 52 is
Only a small rebound voltage is generated, as indicated by the symbol in FIG. Therefore, the eighth
The charging voltage of the capacitor cx as shown in FIG.
By binarizing at level L as shown in FIG. 8, a signal as shown in FIG. 8d can be obtained as a received signal.

データ回路34においては、マスタ側受信信号日の1タ
イム・スロット7の期間内において、時間丁までの期間
のうちの所定の時間の受信信号日を検出し、受信信号日
が「1」である場合にはスレーブ側から送られてくるデ
ータが「1」であるとみなし、受信信号日が「0」であ
る場合にはスレーブ側から送られてくるデータが「0」
であるとみなすことによりスレーブ側からのデータを受
信する。このように、マスタ側のパルス変成器38,5
2に発生するはねかえり電圧はパルス変成器38,52
の2次側、つまり伝送線により結合されたスレーブ側パ
ルス変成器39,58の状態によって影響を受けること
になり、この関係は次表のようになる。
The data circuit 34 detects the reception signal date at a predetermined time within the period up to the time slot within one time slot 7 of the master side reception signal date, and determines that the reception signal date is "1". If the received signal date is "0", the data sent from the slave side is considered to be "0".
Data is received from the slave side by assuming that In this way, the pulse transformers 38, 5 on the master side
2, the rebound voltage generated at pulse transformer 38, 52
The secondary side, that is, the state of the slave side pulse transformers 39 and 58 coupled by the transmission line, will affect the relationship, and this relationship is as shown in the following table.

この関係を用いて、本発明はスレーブ側スイッチング回
路の状態をマスタ側のパルス変成器のはねかえり電圧の
大小に変換させ、コンデンサC×の両端電圧によって論
理判定するものであります。
Using this relationship, the present invention converts the state of the switching circuit on the slave side into the magnitude of the rebound voltage of the pulse transformer on the master side, and makes a logical judgment based on the voltage across the capacitor C.

このように本発明では、受信モード時における1タイム
・スロット7の期間中にマスタ側からスレーブ側に同期
信号を送信し、かつスレーブ側からマスタ側に信号伝送
を完了することができるので、マス夕側では信号伝送の
場合にも受信の場合にも、同期の主導権を持つことがで
き、しかも単なる従属同期方式より簡単な回路構成が可
能となる。
In this way, in the present invention, the synchronization signal can be transmitted from the master side to the slave side during the period of one time slot 7 in the reception mode, and the signal transmission from the slave side to the master side can be completed. The evening side can take the lead in synchronization both in signal transmission and reception, and it also allows for a simpler circuit configuration than a simple slave synchronization method.

また受信モ−ドもこおける1タイム・スロット丁の期間
内に信号の双方向伝送が可能であるため、第3図の時分
割双方向伝送方式に比べ、送信時における複流信号(ク
Also, since bidirectional signal transmission is possible within the period of one time slot in the receiving mode, double-current signals (k) are generated during transmission, compared to the time-division bidirectional transmission method shown in FIG.

ック信号)の移相手段は不要となり、信号形式に複流を
用いる必要はない。なお、送信モードと受信モードの時
間的組合せは、例えばデータフオーマットのビット数に
よりどのようにもできるので、電送制御方式の単純なも
のから複雑なものまで、幅広く適用することができる。
以上説明したように、本発明によれば、パルス変成器を
用い、その誘導負荷をスイッチングする際に生ずるはね
かえり電圧を制御するという簡単な原理を用いているの
で、きわめて簡単な回路で双方向伝送方式を実現するこ
とができ、しかも1タイム・スロット期間中に、一方か
ら同期信号、他方から送信信号を伝送することができる
This eliminates the need for phase shifting means for the clock signal, and there is no need to use double current in the signal format. Note that the temporal combination of the transmission mode and the reception mode can be made in any manner, for example, depending on the number of bits of the data format, so that it can be applied to a wide range of transmission control systems, from simple to complex.
As explained above, according to the present invention, the simple principle of controlling the rebound voltage generated when switching the inductive load using a pulse transformer is used, so bidirectional transmission is possible with an extremely simple circuit. Moreover, a synchronization signal can be transmitted from one side and a transmission signal can be transmitted from the other side during one time slot.

この同期信号は、受信側から送信側に常に伝送されてい
るので、高速度の応答が可能であり、また送受信のため
の同期信号はいずれか一方のみが持てばよく、他方はそ
の同期に従属すればよい。なお、本発明を、多数の入出
力信号線を備えたプロセス制御用信号入出力装置に適用
すれば、信号線路は節約され、周辺回路も低コストで実
現できる。また変成器による絶縁方式であるため、2地
点間の電位基準点が異なっている場所での信号伝送に適
しており、かつ両方のパルス変成器とも接地つき中間タ
ップにより平衡をとるような必要はない。さらに、電源
電圧は両地点で別個に定められるので、周辺の論理素子
はTTLとC−MOSのように電源電圧の異なるものを
用いることができ、しかも電源装置の最適化設計が可能
である。
Since this synchronization signal is constantly transmitted from the receiving side to the transmitting side, high-speed response is possible, and only one side needs to have the synchronization signal for sending and receiving, and the other side is dependent on that synchronization. do it. Note that if the present invention is applied to a process control signal input/output device having a large number of input/output signal lines, the number of signal lines can be saved and peripheral circuits can be realized at low cost. In addition, since the isolation method uses a transformer, it is suitable for signal transmission in places where the potential reference points between two points are different, and there is no need to balance both pulse transformers with a grounded center tap. do not have. Furthermore, since the power supply voltage is determined separately at both points, it is possible to use peripheral logic elements with different power supply voltages, such as TTL and C-MOS, and to optimize the design of the power supply device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a,b、第2図a,bはそれぞれ従来の双方向伝
送方式を示す説明用ブロック図と波形線図、第3図は先
に公知になった2線式時分割双方向伝送方式のブロック
図、第4図は本発明の実施例を示す双方向伝送方式の概
略ブロック図、第5図は第4図の詳細ブロック図、第6
図a〜dは第6図a〜fにおける送受信信号のタイム・
チャート、第7図、第8図はそれぞれ第6図a〜dの一
部分を詳細に示すタイム・チャート、第9図a,bは第
5図における両送受信回路の原理説明のための一部詳細
を示す結線図、第10図はパルス変成器のはねかえり電
圧の説明図である。 31:マスタ側送受信回路、32:スレーブ側送受信回
路、33,53:伝送線路、34〜357:データ回路
、38,39,52,58:パルス変成器、40,41
:回路網、42,43,54,59:受信信号増幅回路
、44,45,55,60:波形整形回路、46,47
,55,61:スイッチング回路、48:制御回路、4
9:0論理積回路、61:電源、57:整合回路、C:
マスタ側送信信号、D:スレーブ側受信信号、E:スレ
ーブ側制御出力信号、F:スレーブ側送信信号、G:ス
レーブ側スイッチ制御信号、H:マスタ側受信信号。 第1図 第2図 精3図 精4図 第5図 第6図 第7図 累8図 第9図 発′o図
Fig. 1 a, b and Fig. 2 a, b are explanatory block diagrams and waveform diagrams showing conventional bidirectional transmission systems, respectively, and Fig. 3 is a previously known two-wire time-division bidirectional transmission system. Figure 4 is a schematic block diagram of a bidirectional transmission system showing an embodiment of the present invention; Figure 5 is a detailed block diagram of Figure 4; Figure 6 is a block diagram of the system;
Figures a to d show the time and frequency of the transmitted and received signals in Figures 6 a to f.
7 and 8 are time charts showing details of parts of FIG. 6 a to d, respectively, and FIGS. 9 a and b are partial details for explaining the principles of both transmitting and receiving circuits in FIG. 5. 10 is an explanatory diagram of the rebound voltage of the pulse transformer. 31: Master side transmitting/receiving circuit, 32: Slave side transmitting/receiving circuit, 33, 53: Transmission line, 34 to 357: Data circuit, 38, 39, 52, 58: Pulse transformer, 40, 41
: Circuit network, 42, 43, 54, 59: Received signal amplification circuit, 44, 45, 55, 60: Waveform shaping circuit, 46, 47
, 55, 61: switching circuit, 48: control circuit, 4
9: 0 AND circuit, 61: Power supply, 57: Matching circuit, C:
Master side transmission signal, D: Slave side reception signal, E: Slave side control output signal, F: Slave side transmission signal, G: Slave side switch control signal, H: Master side reception signal. Fig. 1 Fig. 2 Fig. 3 Fig. 4 Fig. 5 Fig. 6 Fig. 7 Fig. 8 Fig. 9 Fig. 9

Claims (1)

【特許請求の範囲】 1 マスタ(親局)側送受信回路とスレーブ(子局)側
送受信回路とに夫々含まれるパルス変成器を介して結合
された単一伝送線路により双方向に伝送するもので、マ
スタ側には送信信号または同期信号をマスタ側スイツチ
ング手段よりマスタ側パルス変成器をへてスレーブ側に
送出する手段と、スレーブ側からの信号によりマスタ側
パルス変成器が非駆動状態にされたとき該パルス変成器
の1次側に誘起された電圧を監視して受信信号をうる手
段とを備え、またスレーブ側にはマスタ側よりの同期信
号にもとづきスレーブ送信信号のタイミングを制御して
その制御出力を用いてスレーブ側スイツチング手段を制
御し前記マスタ側パルス変成器を非駆動にする手段と、
マスタ側からの送信信号にもとづきその信号の一部でス
レーブ側スイツチ制御信号を作成してスレーブ側スイツ
チ手段を制御し、前記マスタ側からの送信信号を忠実に
受信信号として復調する手段とを備えたことを特徴とす
る双方向伝送方式。 2 スレーブ側からの前記制御出力を用いて、マスタ側
パルス変成器が非駆動状態にされたとき蓄積されたいた
エネルギが誘導負荷のスイツチングにより生ずるはねか
えり電圧となつてマスタ側パルス変成器の1次側に誘起
され、これがダイオードを流れて該ダイオードのカソー
ド側に接続されるコンデンサを充電して次の駆動状態ま
で前記ダイオードのカソード側を高電位状態に保つよう
な接続手段を含むことを特徴とする特許請求の範囲第1
項記載の双方向伝送方式。 3 マスタ側よりの同期信号にもとづきスレーブ送信信
号のタイミングを制御するために前記スレーブ側送受信
回路で前記同期信号がスレーブ側制御信号Dとしスレー
ブ側送信信号Fとともに論理積回路に与えられその制御
出力Gを用いてスレーブ側スイツチング回路を開として
前記マスタ側パルス変成器を非駆動にするようにしたこ
とを特徴とする特許請求の範囲第1項或は第2項記載の
双方向伝送方式。
[Claims] 1. Bidirectional transmission is achieved through a single transmission line that is connected via a pulse transformer included in a master (parent station) side transmission/reception circuit and a slave (slave station) side transmission/reception circuit, respectively. , the master side has means for sending a transmission signal or a synchronizing signal from the master side switching means to the master side pulse transformer to the slave side, and the master side pulse transformer is brought into a non-driving state by a signal from the slave side. The slave side is equipped with a means for monitoring the voltage induced on the primary side of the pulse transformer to obtain a received signal, and a means for controlling the timing of the slave transmission signal based on the synchronization signal from the master side. means for controlling slave-side switching means using the control output to deactivate the master-side pulse transformer;
means for creating a slave-side switch control signal using a part of the signal based on the transmission signal from the master side, controlling the slave-side switch means, and faithfully demodulating the transmission signal from the master side as a reception signal. A two-way transmission system characterized by: 2 Using the control output from the slave side, when the master pulse transformer is deactivated, the stored energy is converted into a rebound voltage caused by the switching of the inductive load and is applied to the primary of the master pulse transformer. The device is characterized in that it includes connection means for causing the diode to flow through the diode and charge a capacitor connected to the cathode side of the diode to maintain the cathode side of the diode at a high potential until the next driving state. Claim 1
Bidirectional transmission method described in section. 3. In order to control the timing of the slave transmission signal based on the synchronization signal from the master side, the synchronization signal is given to the AND circuit as the slave side control signal D and the slave side transmission signal F in the slave side transmission/reception circuit, and its control output is 3. The bidirectional transmission system according to claim 1 or 2, wherein the slave side switching circuit is opened using G and the master side pulse transformer is not driven.
JP53138870A 1978-11-13 1978-11-13 Bidirectional transmission method Expired JPS6035858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53138870A JPS6035858B2 (en) 1978-11-13 1978-11-13 Bidirectional transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53138870A JPS6035858B2 (en) 1978-11-13 1978-11-13 Bidirectional transmission method

Publications (2)

Publication Number Publication Date
JPS5566151A JPS5566151A (en) 1980-05-19
JPS6035858B2 true JPS6035858B2 (en) 1985-08-16

Family

ID=15232034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53138870A Expired JPS6035858B2 (en) 1978-11-13 1978-11-13 Bidirectional transmission method

Country Status (1)

Country Link
JP (1) JPS6035858B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015528224A (en) * 2012-06-12 2015-09-24 シリコン イメージ,インコーポレイテッド Simultaneous transmission of clock and bidirectional data through communication channel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879354A (en) * 1981-11-06 1983-05-13 Hitachi Ltd Synchronizing system
JPS63133819A (en) * 1986-11-11 1988-06-06 シーメンス、アクチエンゲゼルシヤフト Circuit device of self-protecting power switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015528224A (en) * 2012-06-12 2015-09-24 シリコン イメージ,インコーポレイテッド Simultaneous transmission of clock and bidirectional data through communication channel

Also Published As

Publication number Publication date
JPS5566151A (en) 1980-05-19

Similar Documents

Publication Publication Date Title
EP1171980B2 (en) Isolator for transmitting logic signals across an isolation barrier
AU570111B2 (en) High-speed digital loop transceiver
CN101719726B (en) Method and device for non-contact type synchronous transmission of energy and signal
CN109462466B (en) Phase shift control implementation method for single-channel energy signal synchronous transmission system and system
US5282226A (en) System and method for transmission of bursts of digital information
US4170715A (en) Data communication system
EP0112395B1 (en) Training system for data receiver
JPS6035858B2 (en) Bidirectional transmission method
US4610010A (en) Control circuit for an adaptive hybrid control in a local area network
US4596023A (en) Balanced biphase transmitter using reduced amplitude of longer pulses
US4388716A (en) Two-way transmission system
EP0047833B1 (en) Data communication signalling interface
US4038494A (en) Digital serial transmitter/receiver module
CN110971557B (en) Carrier synchronization method and system for parallel operation of multiple converters
US2210577A (en) Signaling system
JPH0669911A (en) Data transmission circuit
US4644563A (en) Data transmission method and system
EP0882332A1 (en) System for data transmission, remote sensing, remote controls, remote readings and the like, particularly suitable for the electric power distribution lines
US2408794A (en) Carrier wave signal system
JPS6347107Y2 (en)
CN101340407B (en) Serial signal communication method, communication circuit and apparatus therefor
JPH0322111B2 (en)
JPH04196644A (en) Isolation system for transmission line
ITMI950292A1 (en) CIRCUIT ARRANGEMENT FOR THE DIGITAL IDENTIFICATION OF TRANSMISSION STANDARDS
CN109995500B (en) Data transmission method and display control device