JPS60245222A - Appearance inspection and equipment thereof - Google Patents
Appearance inspection and equipment thereofInfo
- Publication number
- JPS60245222A JPS60245222A JP59100455A JP10045584A JPS60245222A JP S60245222 A JPS60245222 A JP S60245222A JP 59100455 A JP59100455 A JP 59100455A JP 10045584 A JP10045584 A JP 10045584A JP S60245222 A JPS60245222 A JP S60245222A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- inspection
- detection
- stage
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、異物検査技術に関し、特にマスクやウエハな
どの外観検査技術に利用して有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to foreign matter inspection technology, and particularly to a technology that is effective for use in visual inspection of masks, wafers, and the like.
ホトマスクの外観検査を行なうにあたり、同一のマス5
.りに形成されているマスクパターン同志を比較するこ
とが考えられる。When inspecting the appearance of a photomask,
.. It is conceivable to compare mask patterns that are formed separately.
そこで、第1図に示すような、検査装置が考えられる。Therefore, an inspection device as shown in FIG. 1 can be considered.
図においては、高輝度CRTであり、高輝度CRTl上
の走査点より発する光線2が、ホトマスク3のチップ間
隔と等l−い距離に保たれた2枚のレンズ4a、4bに
よりホトマスク3上に結像し、ホトマスク3上を走査す
る。ホトマスク3の下には、レンズ4a、4bからの光
を受ける位置に2つの光センサ5a 、5bが置かれて
いる。In the figure, a high-brightness CRT is used, and a light beam 2 emitted from a scanning point on the high-brightness CRT is directed onto a photomask 3 by two lenses 4a and 4b kept at a distance equal to the chip spacing of the photomask 3. The image is formed and scanned over the photomask 3. Two optical sensors 5a and 5b are placed under the photomask 3 at positions that receive light from lenses 4a and 4b.
なおこの光センサ5a 、5bはレンズ4a、4bの間
隔と連動している。レンズ4a、4bはCRTlと一体
的に固定されている。光線2はホトマスク3上の隣り合
ったマスクパター76a、6bに対して同時に走査され
る。Note that the optical sensors 5a and 5b are linked to the distance between the lenses 4a and 4b. Lenses 4a and 4b are integrally fixed to the CRTl. The light beam 2 scans adjacent mask patterns 76a and 6b on the photomask 3 simultaneously.
いま第2図に示すように隣り合ったペレット(チップ)
を7a、7bとし、このベレット7a。Adjacent pellets (chips) as shown in Figure 2
are 7a and 7b, and this bellet 7a.
7b上のマスクパターンを6a、6bとすると、一点鎖
線8で示す線上に沿って走査点が進むとき、正常なマス
クパターン部分を走査することになるので、2つの光セ
ンサ5a、5bに入ってくる光景は同じで、各光量にも
とづく電気信号の差をとると、零となり予め設定したス
レショールド電圧(検出レベル)に達しないので、走査
a8上における2つのチップ7 a 、 、7 bの比
較ではパターン異常は検出されない。一点鎖線9で示す
線上に沿って走査点が進む場合では一走査点が欠陥部1
゜に至った時、2つの光センサ5a、5bに入る光量に
は違いができ、即ち光センサ5aには光量が検出されな
いので、光センサ5a 、5bの出力信号(電気信号)
に差を生じ、予め設定したス・レショールド電圧以上と
なることにより欠陥(パターン異常)として検出される
。つまりこの走査線9上における2つのチップ7a、7
bの比較では走査点が欠陥部10に至ったとき一方の光
線2はチップ7a上の欠陥部10で遮られ、他方の光線
2はチップ7b上の対応箇所を通過することになり、光
量にもとづく光センサ5a、5bの出力に差を生じ欠陥
が検出される。If the mask patterns on 7b are 6a and 6b, when the scanning point advances along the line shown by the dashed-dotted line 8, it will scan the normal mask pattern part, so it will enter the two optical sensors 5a and 5b. The resulting scene is the same, and the difference between the electrical signals based on each light amount becomes zero and does not reach the preset threshold voltage (detection level). No pattern anomalies are detected in the comparison. When the scanning point advances along the line shown by the dashed-dotted line 9, one scanning point is the defective area 1.
When the temperature reaches 50°, there is a difference in the amount of light entering the two optical sensors 5a and 5b, that is, the amount of light is not detected by the optical sensor 5a, so the output signals (electrical signals) of the optical sensors 5a and 5b
When a difference occurs and the voltage exceeds a preset threshold voltage, it is detected as a defect (pattern abnormality). In other words, the two chips 7a, 7 on this scanning line 9
In the comparison of b, when the scanning point reaches the defective part 10, one of the light rays 2 will be blocked by the defective part 10 on the chip 7a, and the other light ray 2 will pass through the corresponding part on the chip 7b, and the light amount will change. A difference is generated in the outputs of the original optical sensors 5a and 5b, and a defect is detected.
このようにして走査点の進行に応じて、相隣る2つのチ
ップの対応箇所を次々と比較していくこと忙より、その
走査線上に欠陥箇所があれば検出される。この場合は比
較した双方の対応箇所をたとえば欠陥として処理するこ
とにする。In this way, as the scanning points progress, corresponding locations on two adjacent chips are compared one after another, and if there is a defective location on the scanning line, it is detected. In this case, both compared corresponding locations are treated as defects, for example.
ところでマスクパターンの微細化に伴ない、検出しなけ
ればならないマスクパターンの外観欠陥の大きさも小さ
くなる。たとえばパターンの微細化が3μm→2μm→
1.5μm→1μmへと小さくなるにつれ、欠陥の大き
さの方も1.5μm→1μm→0.8μm→0.5μm
の如く小さくなる。従ってパターンの微細化に伴ない欠
陥検出のための検出感度も向上させる必要がある。Incidentally, as mask patterns become finer, the size of external defects in mask patterns that must be detected also becomes smaller. For example, pattern miniaturization is 3 μm → 2 μm →
As the size of the defect decreases from 1.5μm → 1μm, the size of the defect also decreases from 1.5μm → 1μm → 0.8μm → 0.5μm.
becomes smaller as in Therefore, as patterns become finer, it is necessary to improve the detection sensitivity for detecting defects.
そこで、検出感度を向上させるために、レンズ倍率の高
倍化、前記スレショールド電圧(検出レベル)の低下等
が計ることが考えられる。Therefore, in order to improve the detection sensitivity, it is possible to increase the lens magnification, lower the threshold voltage (detection level), etc.
しかしながら、このようにして検出感度を向上させると
、より小さな欠陥まで検出可能となる一方、欠陥でない
ところまで検出する、いわゆる誤検出も増える。10個
欠陥があれば、この5〜10倍の誤検出が起り、結局欠
陥、誤検出の判定を家人間が行ナッていて検査のスルー
プットを下げてしまう。However, when the detection sensitivity is improved in this way, even smaller defects can be detected, but so-called false detections, in which non-defects are detected, also increase. If there are 10 defects, there will be 5 to 10 times as many false detections as this, and in the end, the inspection throughput will be reduced because the household members will have to judge whether there are defects or false detections.
この誤検出を低く抑えるための一つの方法として、ホト
マスクを載せている図示省略のステージの移動速度を下
げ、そのステージの振動の影響を減らすことであるが、
これを行なっても結局全体として検査に時間がかかりス
ループットを下げることになる。また上記誤検出を低く
抑える他の方法として前記スレシ目−ルド電圧を上げる
ことカー考えられるが、この場合には欠陥の検出精度が
下がる等という問題があることが本発明者によって明ら
かにされた。One way to keep this false detection low is to reduce the moving speed of the stage (not shown) on which the photomask is placed and reduce the influence of vibrations on that stage.
Even if this is done, the overall inspection will take longer and reduce throughput. In addition, as another method for suppressing the above-mentioned false detection, it may be possible to increase the threshold voltage, but the inventor has clarified that in this case, there are problems such as a decrease in defect detection accuracy. .
以上のような問題はホトマスクの外観欠陥の検出の場合
はもちろん、ウエノ・などにおけるノくターンの外観欠
陥の検出に対しても生ずると(・5ことが本発明者によ
ってあきらかとされた。It has been clarified by the present inventors that the above-mentioned problems occur not only in the case of detecting external defects in photomasks, but also in detecting external defects in notches in Ueno et al.
外観検査(欠陥検査)について記述しである文献として
、電子材料1982年別冊「光学検査機1JP243〜
P247がある(工業調査会発行、昭和57年11月1
5日発行)。A document that describes appearance inspection (defect inspection) is Electronic Materials 1982 Special Edition "Optical Inspection Machine 1JP243~
There is P247 (published by Kogyo Kenkyukai, November 1, 1982)
(published on the 5th).
本発明の目的は基板上のパターンの外観検査作業時間(
トータル)を低減させる(スルーブツトを向上させる)
ことができると同時に欠陥検出精度を向上させることが
できるようにした外観検査方法および外観検査装置を提
供することにある。The purpose of the present invention is to reduce the time required for visual inspection of patterns on substrates (
(Improve throughput)
It is an object of the present invention to provide a visual inspection method and a visual inspection apparatus that can improve defect detection accuracy at the same time.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明の第一の発明は、基板上に形成された
複数個のパターンの形状欠陥を、フライングスポット発
生用陰極線管を用いて前記基板上を走査して前記パター
ンを2個ずつ比較することにより検出するようにした外
観検査方法において、第1回目の検査として、全面検査
を行なって誤検出を含む欠陥位置を検出し、第2回目以
降の検査として、前回の検査結果による欠陥位置から更
に誤検出を除去するようにし、これにより人間の行なう
欠陥か否かの最終的な判定時間をきわめて短くでき、外
観検査作業時間のトータルを低減させ、即ちスループッ
トを向上させ、同時に欠陥検出精度を向上させることが
できるようにしたものである。That is, the first invention of the present invention scans the substrate using a flying spot generating cathode ray tube to detect shape defects in a plurality of patterns formed on a substrate, and compares the patterns two by two. In the visual inspection method, the first inspection is to perform a full-surface inspection to detect defect positions, including false positives, and the second and subsequent inspections are to detect defect positions based on the previous inspection results. Furthermore, by eliminating false detections, the final judgment time for humans to determine whether or not a defect exists can be extremely shortened, reducing the total visual inspection work time, improving throughput, and at the same time improving defect detection accuracy. This is something that can be improved.
本発明の第二の発明は、複数個のパターンが形成された
基板をステージ上に載置し、フライングスポット発生用
陰極線管を用いて前記基板上の2個のパターンを同時に
走査して比較することにより、パターン形状の欠陥を検
出するようにした外、観検丘装置において、前記ステー
ジの移動速度を制御指令にもとづき駆動制御するステー
ジ駆動回路と、前記基板上の2個のパターンの対応位置
に夫々照射されるフライングスポットの像を夫々検出す
る2個の光検出器と:これら光検出器の出力を比較し偏
差出力を送出する比較回路と、この比較回路の偏差出力
を制御指令にもとづき可変できる検出レベルと比較して
パターンの欠陥を検出し、かつ欠陥のうち微小欠陥を除
去する欠陥検出除去回路と、この欠陥検出除去回路から
の欠陥検出信号にもとづき前記基板上の欠陥位置を記憶
する記憶回路とを備え、たとえば第1回目の検査では前
記欠陥検出除去回路の検出レベルを低く設定し、第2回
目の検査ではこれに加えて更に前記記憶回路に記憶され
た欠陥位置で前gステージの移動速度を遅く又は停止さ
せるようにして前記欠陥位置について誤検出があるか否
かを再チェックし、誤検出位置を除外し、更に第3回目
の検査では、前記記憶回路に記憶された2回目の検査結
果である欠陥位置で、前記ステージの移動速度を遅く又
は停止させると共に前記欠陥検出除去回路の検出レベル
を高い値から低い値へと可変させて、第2回目の検査に
よる欠陥位置から前記検出レベルが所定値以下で起る微
小欠陥を除去するようにすることにより、検出した欠陥
位置に含まれる誤検出の割合を非常に低減させて人間の
行なう欠陥か否かの最終的な判定作業時間をきわめて短
くし、外観検査作業時間のトータルを低減させる(スル
ープットを向上させる)ことができると同時に欠陥検出
精度を向上させることができるようにしたものである。In a second aspect of the present invention, a substrate on which a plurality of patterns are formed is placed on a stage, and two patterns on the substrate are simultaneously scanned and compared using a flying spot generating cathode ray tube. In addition to detecting defects in the pattern shape, the inspection device includes a stage drive circuit that drives and controls the moving speed of the stage based on a control command, and a stage drive circuit that controls the movement speed of the stage based on a control command, and a stage drive circuit that detects defects in the pattern shape on the substrate. two photodetectors that respectively detect the images of the flying spots irradiated on the two photodetectors; a comparison circuit that compares the outputs of these photodetectors and sends out a deviation output; A defect detection and removal circuit that detects pattern defects by comparing them with a variable detection level and removes minute defects among the defects, and stores the defect position on the substrate based on the defect detection signal from this defect detection and removal circuit. For example, in the first inspection, the detection level of the defect detection and removal circuit is set low, and in the second inspection, in addition to this, the previous g The moving speed of the stage is slowed down or stopped to check again whether or not there is an erroneous detection of the defect position, and the erroneously detected position is excluded.Furthermore, in the third inspection, At the defect position that is the result of the second inspection, the moving speed of the stage is slowed down or stopped, and the detection level of the defect detection and removal circuit is varied from a high value to a low value. By removing minute defects that occur when the detection level is below a predetermined value, the rate of false positives included in the detected defect position is greatly reduced, and the final determination of whether or not the defect is caused by humans is greatly reduced. This makes it possible to extremely shorten the judgment work time, reduce the total visual inspection work time (improve throughput), and at the same time improve defect detection accuracy.
第3図は本発明による外観検査装置の一実施例を示し、
被検査基板としてホトマスクに適用した場合である。FIG. 3 shows an embodiment of the visual inspection device according to the present invention,
This is a case where the method is applied to a photomask as a substrate to be inspected.
同図忙おいて第1図と同じものあるいは同じ機能を有す
るものには同符号を用いている。11はホトマスク3を
載置しているステージ、12はステージ駆動回路であっ
て、このステージ駆動回路12はCPU13からの制御
指令にもとづきステージ11を水平面内においてX軸、
Y軸方向に移動自在となっている。なおCPUI 3は
プログラムに従ってたとえば第1回目の検査ではステー
ジ11の速度が37.5 cm / soc、第2回目
の検査ではステージ11の速度がメモリ16の出力によ
り欠陥位置までは最高速で、かつ欠陥位置では18.7
5crn/seeとなるように、更に第3回目の検査で
はステージ11の速度が第2回目の検査結果による、メ
モリ16に記憶された欠陥位置までは最高速で、かつ欠
陥位置で停止又は低速(’5 cm /sec )とな
るようにステージ駆動回路12を制御できるようになっ
ている。14は光センサ5a、5bからの出力を入力し
その偏差をめ、これを出力する2チップ比較回路、15
はこの比較回路14の出力(偏差信号)がスレショール
ド電圧(検出レベル)以上であるか否かをチェックし、
偏差信号がスレショールド電圧以上であれば欠陥と判定
し、これを検出し、またスレショールド電圧が所定値以
下で起る許容される微小欠陥を除去する欠陥検出除去回
路である。なお、ここで、検出レベルであるスレショー
ルド電圧はCPU13からプログラムに従って制御指令
が発せられ、たとえば第1回目、第2回目の検査では低
い値(たとえば0.35V)に設定され、第3回目の検
査では高い値(たとえば0.6V)から低い値(たとえ
ば0.4V)へと可変できるようになっている。17は
ステージ、フライングスポットの同期回路であって、ス
テージ駆動回路12の出力にもとづいてCRTIを制御
してCRTIのフライングスポットの走査速度とステー
ジ11の速度とが同期がとれるようになっており、同じ
2チツプの同一個所の欠陥検出が重複しないようにして
いる。なお、CRTIはCPU 3により制御されてい
る。In the figure, the same reference numerals are used for the same parts or parts having the same functions as in FIG. 1. 11 is a stage on which the photomask 3 is placed; 12 is a stage drive circuit; this stage drive circuit 12 moves the stage 11 in a horizontal plane on the X axis,
It is movable in the Y-axis direction. Note that, according to the program, the CPU 3 sets the speed of the stage 11 to 37.5 cm/soc in the first inspection, and the speed of the stage 11 in the second inspection to the maximum speed up to the defect position according to the output of the memory 16, and 18.7 at defect location
In the third inspection, the speed of the stage 11 is set to the maximum speed up to the defect position stored in the memory 16 according to the second inspection result, and then stops or slows down at the defect position so that the speed is 5 crn/see. 5 cm/sec). 14 is a two-chip comparator circuit that inputs the outputs from the optical sensors 5a and 5b, calculates the deviation, and outputs this; 15
checks whether the output (deviation signal) of this comparison circuit 14 is higher than the threshold voltage (detection level),
This is a defect detection and removal circuit that determines a defect if the deviation signal is equal to or higher than a threshold voltage, detects this, and eliminates a permissible minute defect that occurs when the threshold voltage is equal to or lower than a predetermined value. Note that the threshold voltage, which is the detection level, is set to a low value (for example, 0.35 V) for the first and second tests, and is set to a low value (for example, 0.35 V) for the third test. In this test, the voltage can be varied from a high value (for example, 0.6V) to a low value (for example, 0.4V). 17 is a synchronization circuit for the stage and the flying spot, which controls the CRTI based on the output of the stage drive circuit 12 so that the scanning speed of the flying spot of the CRTI and the speed of the stage 11 can be synchronized; This prevents duplicate detection of defects at the same location on the same two chips. Note that the CRTI is controlled by the CPU 3.
このような構成のもとにホトマスク3のマスクパターン
の外観(形状)欠陥検出方法について説明する。なお複
数回の検査を自動的にマイクロコンビーータのCPU1
3のプログラムに従って行なうが、ここでは3回の検査
を行なう場合を例にとり以下説明する。Based on this configuration, a method for detecting defects in the appearance (shape) of the mask pattern of the photomask 3 will be described. In addition, multiple inspections can be automatically performed using the CPU1 of the Microconbeater.
The test is carried out according to the program No. 3, and the following explanation will be given by taking as an example the case where the test is carried out three times.
まず第1回目は欠陥検出感度を上げてホトマスク3上を
全面にわたって高検出率検査を行なう。First, in the first inspection, the defect detection sensitivity is increased and a high detection rate inspection is performed over the entire surface of the photomask 3.
即ち第1回目の検査では、CPU13からの制御指令に
もとづきステージ駆動回路12はステージ11の移動速
度をたとえば37.5 cm /seeとし、かつ欠陥
検出除去回路15の欠陥検出レベルであるスレショール
ド電圧を低い値(たとえば0.35V)に設定する。そ
して前述したようにフライングスポット2チツプ比較方
式を用いてホトマスク3の外観検査を行なう。即ち第2
図に示すようにたとえばマスクパターン6a、6b#−
形成された隣り合ったペレット(チップ)7a、7b上
を同時走査する。一点鎖線9で示す線上に沿ってフライ
ングスポット(走査点)が左から右方向へ進むとき、初
めのうちは正常なパターン部を走査することになるので
、2つの光センサ5a 、5bに入ってくる光景は同じ
で光センサ5a、5bの出力差を比較回路14でとると
、偏差出力は零となり、欠陥検出除去回路15では予め
設定したスレショールド電圧(検出レベル)に達しない
ので、欠陥検出が行なわれない。しかし走査点が進み欠
陥部10に至ったときのみ、光センサ5aには光量が検
出されず、光センサ5a、5bの出力に差が生じ、その
偏差信号が比較回路14により取り出される。That is, in the first inspection, based on a control command from the CPU 13, the stage drive circuit 12 sets the moving speed of the stage 11 to, for example, 37.5 cm /see, and sets the threshold which is the defect detection level of the defect detection and removal circuit 15. Set the voltage to a low value (eg 0.35V). Then, as described above, the appearance of the photomask 3 is inspected using the flying spot two-chip comparison method. That is, the second
For example, as shown in the figure, mask patterns 6a, 6b#-
The formed adjacent pellets (chips) 7a and 7b are simultaneously scanned. When the flying spot (scanning point) moves from left to right along the line indicated by the dashed line 9, it initially scans a normal pattern area, so it enters the two optical sensors 5a and 5b. The resulting scene is the same, and when the comparison circuit 14 takes the output difference between the optical sensors 5a and 5b, the deviation output becomes zero, and the defect detection and removal circuit 15 does not reach the preset threshold voltage (detection level), so the defect is detected. No detection occurs. However, only when the scanning point advances and reaches the defective part 10, the amount of light is not detected by the optical sensor 5a, and a difference occurs between the outputs of the optical sensors 5a and 5b, and the difference signal is extracted by the comparator circuit 14.
その偏差信号はスレショールド電圧以上となり、欠陥検
出除去回路15は欠陥(パターン異常)と判定し、その
比較された双方の走査位置を欠陥位置として検出し、そ
の検出した欠陥位置を記憶させるべく欠陥検査信号をメ
モリ16に供給し、CPU13からの制御指令によりC
RTIの走査と対応したアドレスが欠陥位置であること
を記憶する。When the deviation signal exceeds the threshold voltage, the defect detection and removal circuit 15 determines that there is a defect (pattern abnormality), detects both of the compared scan positions as defect positions, and stores the detected defect position. The defect inspection signal is supplied to the memory 16, and the C
It is stored that the address corresponding to the RTI scan is the defective position.
次に一点鎖線8で示す線上に沿って走査点が進むとき、
正常なパターン部を同時走査することになるので、2つ
の光センサ5a、5bに入る光量は同じ(又は零)で、
光センサ5a、5bの出力差は零となり、予め設定した
スレショールド電圧に達しないので走査線8上における
2つのチップ7a、7bの比較では欠陥(パターン異常
)は検出されない。Next, when the scanning point advances along the line shown by the dashed line 8,
Since the normal pattern area is scanned simultaneously, the amount of light entering the two optical sensors 5a and 5b is the same (or zero),
Since the output difference between the optical sensors 5a and 5b becomes zero and does not reach the preset threshold voltage, no defect (pattern abnormality) is detected by comparing the two chips 7a and 7b on the scanning line 8.
以上のようにして第4図に矢印で示す如く、マスクパタ
ーンが形成されたベレット(チップ)が縦横に配列され
たホトマスク3上を走査する。このとき走査点の進行に
応じて相隣る2つのチップの対応位置を次々と同時走査
してパターン比較を行ない、走査線上に欠陥位置があれ
ばその欠陥位置が検出される。欠陥検出除去回路15で
欠陥と判定したときはその比較した双方の対応位置を欠
陥として処理することに、なる。そし℃欠陥検出除去回
路15からの欠陥検出信号にもとづき欠陥位置(本来の
欠陥位置又は誤検出位置)が第4図にX印で示す如くホ
トマスク3内に分布していることが検出されメモリ16
に記憶される。このX印で示す欠陥位置には誤検出も多
く含んでいることは前述した通りである。As described above, as shown by the arrows in FIG. 4, the pellets (chips) on which the mask pattern is formed scan the photomask 3 arranged vertically and horizontally. At this time, as the scanning point progresses, corresponding positions on two adjacent chips are simultaneously scanned one after another to compare patterns, and if there is a defective position on the scanning line, that defective position is detected. When the defect detection and removal circuit 15 determines that a defect exists, both of the compared corresponding positions are processed as defects. Then, based on the defect detection signal from the defect detection and removal circuit 15, it is detected that defect positions (original defect positions or erroneously detected positions) are distributed within the photomask 3 as shown by the X marks in FIG.
is memorized. As described above, the defect positions indicated by the X marks include many false detections.
以上の第1回目の検査では欠陥検出除去回路15におけ
る検出レベルのスレショールド電圧を低くしであるので
、少しでも光センサ5a、5bの出力に差があれば欠陥
位置として検出され、しかも比較した一方のみが本来の
欠陥でも双方欠陥とみなしてしまうので、誤検出は多い
が欠陥検出感度は上る。In the first inspection described above, the threshold voltage of the detection level in the defect detection and removal circuit 15 is lowered, so if there is even a slight difference between the outputs of the optical sensors 5a and 5b, it will be detected as a defect position, and the comparison will be made. Since both are considered to be defects even if only one of them is an original defect, the defect detection sensitivity increases although there are many false detections.
−第2回目の検査では全面検査ではなく、欠陥位置のみ
のステップ検査(再検査)を行なう。欠陥位置はメモリ
16よりCPU13に入力されるので、CPU13はプ
ログラムに従って、欠陥位置まではステージ11の速度
を最高速で、第1回目の検査で検出した欠陥位置では低
速(たとえば18、75 cmls回)で駆動するよう
にステージ駆動回路12に制御指令を与える。ここで、
ステージ11の速度が速いとホトマスク3が振動してホ
トマスク3の位置がうまく合わないことにより誤検出(
欠陥でないのに欠陥として検出されること)が起るので
、この振動によと誤検出を除去すべくステージ11の速
度を第1回目の検査結果である欠陥位置で低速としたの
である。なおステージ11を低速とせずに停止するよう
にCPU13にプログラムを組んでもよい。また欠陥検
出除去回路15の検出レベルは第1回目と同様とする。- In the second inspection, a step inspection (re-inspection) of only the defect location is performed instead of a full-scale inspection. Since the defect position is input to the CPU 13 from the memory 16, the CPU 13 operates the stage 11 at the highest speed until the defect position is reached, and at a lower speed (for example, 18, 75 cmls) at the defect position detected in the first inspection, according to the program. ) A control command is given to the stage drive circuit 12 to drive the stage. here,
If the speed of the stage 11 is high, the photomask 3 will vibrate and the position of the photomask 3 will not be aligned properly, resulting in false detection (
Therefore, in order to eliminate erroneous detection due to this vibration, the speed of the stage 11 was set to a low speed at the defect position, which is the result of the first inspection. Note that the CPU 13 may be programmed to stop the stage 11 without slowing down. Further, the detection level of the defect detection and removal circuit 15 is the same as the first time.
このような設定条件のもとで、第1回目の検査で検出し
た欠陥位置のみについてステージ11の速度を遅くして
ホトマスク3の振動の影響を除去して第1回目と同様の
検査を行なう。この第2回目の検査結果により多くの誤
検出が除去され、その結果ホトマスク3内の欠陥位置は
たとえば第5図のX印で示す箇所だけとなり、この欠陥
位置はメモリ16に更新記憶される。Under such setting conditions, the same inspection as the first inspection is performed by slowing down the speed of the stage 11 to remove the influence of vibration of the photomask 3 only for the defect positions detected in the first inspection. As a result of this second inspection result, many erroneous detections are removed, and as a result, the only defective position in the photomask 3 is, for example, the position indicated by the X mark in FIG. 5, and this defective position is updated and stored in the memory 16.
次に第3回目の検査では、第2回目の検査で残った欠陥
位置についてのみ検査を行なう。この場合、CPUI
3はステージ11の速度を欠陥位置までは最高速で、欠
陥位置で停止又は低速(5an/就)とするようにステ
ージ駆動回路12に制御指令を与えると共に、第2回目
で再検出された欠陥位置についてスレショールド電圧を
高い値(たとえば0.6V)から低い値(たとえば0.
4V)へと連続的に可変させるべく制御指令を欠陥検出
除去回路15に与える。これにより欠陥位置での振動誤
差(振動による誤検出)を略完全に除去できると共K、
欠陥検出除去回路15ではこの検出レベル(0,6〜0
.4V)で起る欠陥のみを欠陥として検出し、前記検出
レベル以下で起る許容される程度の微小欠陥は除去され
る。よって欠陥検出除去回路15では第2回目の検査結
果の欠陥位置について第6図に示すようにスレショール
ド電圧を0.6■から0.4■へと可変させ、どの電圧
で欠陥検出が開始するかで、欠陥の大きさが判り、これ
を知りたいときはメモリ16にこれも記憶させるように
すればよい。そして第6図に示すスレショールド電圧が
0.6V〜0.4vの範囲で検出が開始される欠陥の大
きさは2μm前後であり、この範囲内に欠陥があれば欠
陥と判定し、0.4V以下で検出されるような微小欠陥
(大きさ1.6μm以下)に対しては許容されるので問
題とならない。第3回目の検査によりホトマスク3内の
欠陥位置の分布は第7MにX印で示す箇所となり、第1
回目の検査結果(第4@)に比べて誤検出が殆んど除去
される。Next, in the third inspection, only the defect positions remaining in the second inspection are inspected. In this case, the CPUI
3 gives a control command to the stage drive circuit 12 to set the speed of the stage 11 at the maximum speed up to the defect position, and then stop or slow down (5 an/in) at the defect position, and also controls the speed of the stage 11 when the defect is detected again at the second time. Change the threshold voltage for the position from a high value (for example, 0.6V) to a low value (for example, 0.6V).
A control command is given to the defect detection and removal circuit 15 to continuously vary the voltage to 4V). As a result, vibration errors (false detection due to vibration) at the defect location can be almost completely eliminated.
In the defect detection and removal circuit 15, this detection level (0,6 to 0
.. 4V) are detected as defects, and acceptable minute defects occurring below the detection level are removed. Therefore, the defect detection and removal circuit 15 changes the threshold voltage from 0.6 to 0.4 as shown in FIG. 6 for the defect position of the second inspection result, and determines at which voltage defect detection starts. By doing so, the size of the defect can be determined, and if you want to know this, you can also store this in the memory 16. The size of the defect that starts to be detected when the threshold voltage is in the range of 0.6V to 0.4V shown in Figure 6 is around 2 μm, and if there is a defect within this range, it is determined to be a defect and 0. Micro-defects (size: 1.6 μm or less) that are detected at a voltage of .4 V or less are allowed and do not pose a problem. As a result of the third inspection, the distribution of defect positions in the photomask 3 became the location indicated by the X mark in the 7th M, and
Compared to the second test result (4th @), almost all false positives are removed.
第3回目の自動検査終了後、人間が第3回目の検査結果
である欠陥位置について、誤検出か欠陥かの最終的判定
を目視判定により行ない、誤検出があれば除去される。After the third automatic inspection is completed, a human makes a final visual judgment as to whether the defect position, which is the result of the third inspection, is an erroneous detection or a defect, and if there is an erroneous detection, it is removed.
この結果ホトマスク3内の欠陥分布図は第8図の如くな
る。As a result, the defect distribution diagram in the photomask 3 becomes as shown in FIG.
以上、外観検査方法について簡単に説明したが、ある大
きさ、容量のホトマスクの外観検査に、これまでは(第
1回目の欠陥検出検査に相当する)2時間かかっており
、この結果検出欠陥数(誤検出を含む)が1000個と
すれば最終的な人間による目視判定時間に80分を要し
ておりトータルで200分を必要としていた。The appearance inspection method has been briefly explained above, but until now it took two hours to inspect the appearance of a photomask of a certain size and capacity (corresponding to the first defect detection inspection), and as a result, the number of defects detected was Assuming that there were 1000 detections (including false positives), it would take 80 minutes for the final visual judgment by a human, and a total of 200 minutes.
これに対し、本発明実施例では、第1回目の検査ではこ
れまで通りの時間がかかり、誤検出を含む1000個の
検出欠陥数とすれば、これまでにはない第2回および第
3回の自動検査に要する時間が30分である。しかし第
3回目の検査結果により多くの誤検出が殆んど除去され
てしまい、その残った欠陥数が100個とすれば人間の
最終的目視判定時間は8分でよく、トータルで外観検査
作業時間も158分となる。従ってホトマスク1枚につ
き従来に比べ42分の時間短縮となる。よって従来に比
ベスループットを著しく向上させることができる。In contrast, in the embodiment of the present invention, the first inspection takes the same amount of time as before, and if the number of detected defects is 1000, including false detections, the second and third inspections are unprecedented. The time required for automatic inspection is 30 minutes. However, as a result of the third inspection, most of the false positives have been eliminated, and if the number of remaining defects is 100, the final visual judgment time for a human being is only 8 minutes, and the total visual inspection work is reduced. The time will also be 158 minutes. Therefore, the time required for one photomask is reduced by 42 minutes compared to the conventional method. Therefore, the throughput can be significantly improved compared to the conventional method.
更に第1回目の検査では、誤検出を気にせずに欠陥検出
除去回路15の検出レベル(スレショールド電圧〕を低
くしであるため、誤検出が増えるけれとも微小欠陥に至
るまで検出でき、欠陥に対する検出感度が向上1−1そ
のうえ第2回、第3回の検査により、前回検出された欠
陥位置についてより厳密に検査し、誤検出を殆んど除去
できるので、第3回目の検査結果では欠陥検出精度を従
来の1回に比して著しく向上させることができる。Furthermore, in the first inspection, the detection level (threshold voltage) of the defect detection and removal circuit 15 is lowered without worrying about erroneous detection, so even if the number of erroneous detections increases, it is possible to detect even minute defects. Improved detection sensitivity for defects 1-1 In addition, the second and third inspections allow the previously detected defect positions to be more strictly inspected and almost all false detections can be removed, so the results of the third inspection The defect detection accuracy can be significantly improved compared to the conventional one-time detection.
よってチップの外観品質の向上を図ることができる。Therefore, the appearance quality of the chip can be improved.
本発明を用いれば、次のような効果を奏する。 If the present invention is used, the following effects will be achieved.
(1)第2回目以降の自動検査に時間を要しても、この
時間は短時間で済み、しかも第2回目以降の検査結果に
より第1回目の検査で誤検出の欠陥位置の多くが誤検出
として除去されてしまうので、最終的な人間による判定
時間は従来に比してきわめて短時間となり、トータル的
に外観検査作業時間を従来よりも著しく短縮することが
でき、スループットの向上を図ることができる。(1) Even if it takes time for the second and subsequent automatic inspections, this time will be short, and the results of the second and subsequent inspections will eliminate many of the defect positions that were incorrectly detected in the first inspection. Since it is removed as a detection, the final human judgment time is extremely short compared to the conventional method, and the overall appearance inspection work time can be significantly shortened compared to the conventional method, improving throughput. I can do it.
゛(2)第1回目の検査として誤検出を気にせずに欠陥
検出感度を上げて微小欠陥まで検出できるが、多くの誤
検出を含むことになる。しかし第2回目以降の検査にお
いては、前回の検査結果による欠陥位置について欠陥検
出精度を上げて検査を行なうため、最終的には殆んど誤
検出が除去され、欠陥検出精度を向上させることができ
る。従って外観品質の向上が図れる。(2) As the first inspection, it is possible to increase the defect detection sensitivity and detect even minute defects without worrying about erroneous detections, but this will include many erroneous detections. However, in the second and subsequent inspections, the defect position based on the previous inspection results is inspected with higher defect detection accuracy, so in the end most false detections are removed and the defect detection accuracy can be improved. can. Therefore, the appearance quality can be improved.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、上記実施例
において、第2回目の検査方法および第3回目の検査方
法を必要に応じて夫々法のようにしてもよい。即ち、第
2回目の検査において、欠陥位置でステージ11の速度
を遅く又は停止させたうえで、欠陥検出除去回路15の
スレショールド電圧を第1回目の検査より高く設定して
もよく、また場合によってはステージ11゛の速度を第
1回目の検査通りとし、欠陥検出除去回路15でのスレ
ショールド電圧を第1回目の検査より高く設定(許容で
きない欠陥の太きさが検出できる程度に設定すること)
1−でもよい。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, in the embodiment described above, the second inspection method and the third inspection method may be different from each other as necessary. That is, in the second inspection, the speed of the stage 11 may be slowed down or stopped at the defect position, and the threshold voltage of the defect detection and removal circuit 15 may be set higher than that in the first inspection; In some cases, the speed of the stage 11' may be set as in the first inspection, and the threshold voltage in the defect detection and removal circuit 15 may be set higher than in the first inspection (to the extent that the thickness of unacceptable defects can be detected). setting)
It may be 1-.
また第3回目の検査において、誤検出が減るまで以上説
明した第2回目の検査方法を必要に応じて繰返してもよ
く、またその他の種々の検出方法を適用してもよい。更
に上記実施例においては半導体製造分野におけるホトマ
スク(原寸ホトマスクやレクチル)について言及したけ
れども、本発明はこれに限定されることなくウェハのマ
スクパターンなどにも適用できる。この場合、ウェハの
マスクパターンの欠陥検出において、ウェハが不透明の
場合でも第9図に示すようにマスクパターン18が形成
されたウェハ19からの反射光をハーフミラ−20a、
20bを介して光センサ5a、5bに入射させるように
すればよい。更にまた上記実施例においては、相隣る2
つのチップの相互比較により、比較した2つのチップの
対応位置の一方でも欠陥があれば両方のチップの対応位
置を夫々欠陥と判定し、次々と相隣るチップを同時走査
することにより各チップ上のパターン欠陥(外観欠陥)
を検出する方式を採用しているけれども、この場合は各
チップの同一対応位置に欠陥が連続して3個以上連続し
て起ることが殆んどない場合に好適であるが、本発明は
これに限定されることなく、各チップの同一対応位置に
欠陥がどの程度連続(2て起るか、その確率やその他の
種々の条件を考慮して許容できる検出精度を得るために
2チップ比較方式を採用した種々の検査手順プログラム
が考えられる。たとえば光センサ5a、5bの出力を遅
延させ、これを適当な組合せによるプログ−ラムに従っ
て2チツプ比較を行なう。即ちたとえばある任意のチッ
プ人についていえば、これと隣り合う別のチップ「と更
にその隣りのチップCの夫々と相互比較をし、そのうち
あるチップの対応位置に一個でも本来の欠陥がある場合
、双方のチップの対応位置を欠陥として検出していく方
法を、夫々のチップについて次々と同様に行なうといっ
たような欠陥検出精度の高いプログラムが考えられる。Furthermore, in the third test, the second test method described above may be repeated as necessary until the number of false detections is reduced, or various other detection methods may be applied. Furthermore, although the above embodiments have referred to photomasks (full size photomasks and reticle) in the semiconductor manufacturing field, the present invention is not limited thereto and can also be applied to wafer mask patterns. In this case, in detecting a defect in a mask pattern on a wafer, even if the wafer is opaque, the reflected light from the wafer 19 on which the mask pattern 18 is formed is reflected by the half mirror 20a, as shown in FIG.
What is necessary is just to make it enter into optical sensor 5a, 5b via 20b. Furthermore, in the above embodiment, two adjacent
By mutual comparison of two chips, if there is a defect in one of the corresponding positions of the two compared chips, the corresponding position of both chips is determined to be defective, and by simultaneously scanning adjacent chips one after another, each chip is Pattern defects (appearance defects)
Although this method is suitable for cases where three or more defects rarely occur in a row at the same corresponding position on each chip, the present invention Without being limited to this, it is possible to compare two chips in order to obtain acceptable detection accuracy, taking into account the extent to which defects occur consecutively at the same corresponding position on each chip (how many times will they occur, the probability of such occurrence, and various other conditions). Various test procedure programs are conceivable that employ this method.For example, the outputs of the optical sensors 5a and 5b are delayed, and two chips are compared according to a program that combines them appropriately.In other words, for example, for any given chip For example, we compare this chip with another chip next to it, and then with the chip C next to it, and if there is even one original defect in the corresponding position of one chip, we treat the corresponding position of both chips as defective. A program with high defect detection accuracy is conceivable, in which the same detection method is performed for each chip one after another.
以上の説明では主として本発明者によってなさ′れた発
明をその背景とフヨった利用分野である半導体装置の製
造分野におけるホトマスクやウニノーに適用した場合に
ついて説明したが、それに限定されるものではない。本
発明は要するに外観を検査する場合に適用でき、特に外
観欠陥(たとえば設計形状と違う部分)のコントラスト
が小さく、ノイズを誤検出し易い場合に好適である。The above explanation has mainly explained the background of the invention made by the present inventor and its application to photomasks and Uni-Nos in the field of semiconductor device manufacturing, which is a recent field of application, but the present invention is not limited thereto. . In short, the present invention can be applied to the case of inspecting the appearance, and is particularly suitable when the contrast of an appearance defect (for example, a portion different from the designed shape) is small and noise is easily detected erroneously.
第1図はフライングスボント2チップ比較方式の外観検
査装置の簡略説明図、
第2図は2チップ比較方式の説明図、
第3図は本発明による外観検査装置の一実施例を示す簡
略構成図、
第4図、第5図、第7図および第8図は夫々、第1回目
、第2回目、第3回目の検査結果および最終的判定結果
による欠陥のマスク内分布図、第6図はホトマスクの外
観検査におけるスレショールド電圧(検出レベル)対検
出欠陥の大きさとの関係を示す特性図、
第9図は本発明の他の実施例を示す簡略要部説明図であ
る。
1・・・CRT、2・・・光線、3・・・ホトマスク、
4a。
4 b ・・・レンズ、5a、5b−光センサ、6(6
a。
6b)・・・マスクパターン、11・・・ステージ、1
2・・・ステージ駆動回路、13・・・CPU、14・
・・比較回路、15・・・欠陥検出除去回路、16・・
・メモリ、18・・・マスクパターン、19・・・レエ
ハ、20a。
20b・・・ハーフミラ−0
第 3 図
第 4 図 第 5 同
第 6 図
ズレー/、i+−ル)τ圧C丁〕−
第 7 図
第 91を
ノ
?
26.z
ご56L ’ 20
丁
第8図
一δb
4bFig. 1 is a simplified explanatory diagram of a Flying Bont 2-chip comparison type visual inspection device, Fig. 2 is an explanatory diagram of a 2-chip comparison type, and Fig. 3 is a simplified configuration showing an embodiment of the visual inspection device according to the present invention. Figures 4, 5, 7 and 8 are distribution diagrams of defects in the mask based on the first, second and third inspection results and final judgment results, respectively. 9 is a characteristic diagram showing the relationship between the threshold voltage (detection level) and the size of a detected defect in the visual inspection of a photomask. FIG. 9 is a simplified main part explanatory diagram showing another embodiment of the present invention. 1...CRT, 2...Light beam, 3...Photomask,
4a. 4 b...Lens, 5a, 5b-light sensor, 6 (6
a. 6b)...Mask pattern, 11...Stage, 1
2... Stage drive circuit, 13... CPU, 14...
...Comparison circuit, 15...Defect detection and removal circuit, 16...
-Memory, 18...Mask pattern, 19...Leafer, 20a. 20b...Half mirror-0 Fig. 3 Fig. 4 Fig. 5 Fig. 6 Misalignment /, i+-ru) τ Pressure C] - Fig. 7 Fig. 91 No? 26. z Go56L' 20 Ding No. 8 Figure 1 δb 4b
Claims (1)
、フライングスポット発生用陰極線管を用いて前記基板
上を走査して前記パターンを2個ずつ比較することによ
り検出するようにした外観検査方法において、第1回目
の検査として欠陥検出感度を上げて全面検査を行なって
誤検出を含む欠陥位置を検出し、第2回目以降の検査と
して、欠陥検出精度を上げて前回の検査結果による欠陥
位置から更に誤検出を除去するようにしたことを特徴と
する外観検査方法。 2 前記第1回目の検査として、2つのパターンの対応
位置に夫々照射されるフライングスポットの像を夫々光
検出器にて検出し、その検出出力の差信号と比較する検
出レベルを低く設定し、前記検出出力の差信号がその検
出レベル以上であれば欠陥として検出するようにした特
許請求の範囲第1項記載の外観検査方法。 3、第2回目の検査として、前記基板を載置しているス
テージのスピードを、第1回目の検査で検出した欠陥位
置で第1回目に比べて遅くあるいは停止させると共に、
2つのパターンの対応位置に夫々照射されるフライング
スポットの像を夫々光検出器にて検出し、その検出出力
の差信号と比較する検出レベルを低く設定することによ
り、第1回目の検査により検出した欠陥位置について前
記検出出力の差信号が前記検出レベル以上であれば欠陥
として判定しそれ以外を誤検出として除去するようにし
た特許請求の範囲第1項又は第2項記載の外観検査方法
。 4、第3回目の検査として、第2回目の検査結果による
欠陥位置で前記ステージを停止させ、前記検出レベルを
高い値から低い値へと連続的に変化させ前記検出レベル
が所定値以下で起る許容される欠陥を前記欠陥位置から
除去するようにした特許請求の範囲第3項記載の外観検
査方法。 5、複数個のパターンが形成された基板をステージ上に
載置し、フライングスポット発生用陰極線管を用いて前
記基板上の2個のパターンを同時走査して比較すること
によりパターン形状の欠陥を検出するようにした外観検
査装置において、前記ステージの移動速度を制御指令に
もとづき駆動制御するステージ駆動回路と、前記基板上
の2個のパターンの対応位置に夫々照射されるフライン
グスポットの像を夫々検出する2個の光検出器と、これ
ら光検出器の出力を比較し偏差出力を送出する比較回路
と、この比較回路の偏差出力を制御指令にもとづき可変
できる検出レベルと比較してパターンの欠陥を検出し、
かつ欠陥のうち微小欠陥を除去する欠陥検出除去回路と
、この欠陥検出除去回路からの欠陥検出信号にもとづき
前記基板上の欠陥位置を記憶する記憶回路とを備えたこ
とを特徴とする外観検査装置。 6、前記制御指令はコンビーータに入力された検査手順
プログラムにもとづいて発するようにしてなる特許請求
の範囲第5項記載の外観検査装置。[Claims] 1. Detecting shape defects in a plurality of patterns formed on a substrate by scanning the substrate using a flying spot generating cathode ray tube and comparing the patterns two by two. In the visual inspection method, the first inspection is performed by increasing the defect detection sensitivity and performing a full-scale inspection to detect defect positions including false detections, and the second and subsequent inspections are performed by increasing the defect detection accuracy. A visual inspection method characterized in that false detections are further removed from defect positions based on previous inspection results. 2. As the first inspection, the images of the flying spots irradiated on the corresponding positions of the two patterns are respectively detected by photodetectors, and the detection level for comparing with the difference signal of the detection outputs is set low, 2. The external appearance inspection method according to claim 1, wherein if the difference signal of the detection output is equal to or higher than the detection level, it is detected as a defect. 3. As the second inspection, the speed of the stage on which the substrate is placed is made slower or stopped at the defect position detected in the first inspection, and
The images of the flying spots irradiated on the corresponding positions of the two patterns are detected by photodetectors respectively, and the detection level is compared with the difference signal of the detection output.By setting the detection level low, it is detected in the first inspection. 3. The external appearance inspection method according to claim 1, wherein the defect position is determined to be a defect if the difference signal of the detection output is equal to or higher than the detection level, and other than that is determined to be a defect and removed as an erroneous detection. 4. As the third inspection, the stage is stopped at the defect position according to the second inspection result, and the detection level is continuously changed from a high value to a low value, and the detection occurs when the detection level is below a predetermined value. 4. The visual inspection method according to claim 3, wherein acceptable defects are removed from said defect positions. 5. A substrate on which multiple patterns are formed is placed on a stage, and defects in the pattern shape are detected by simultaneously scanning and comparing two patterns on the substrate using a flying spot generating cathode ray tube. The visual inspection apparatus includes a stage drive circuit that drives and controls the moving speed of the stage based on a control command, and a stage drive circuit that drives and controls the moving speed of the stage based on a control command, and images of flying spots irradiated on corresponding positions of two patterns on the substrate, respectively. There are two photodetectors to detect, a comparison circuit that compares the outputs of these photodetectors and sends out a deviation output, and a comparison circuit that compares the deviation output of this comparison circuit with a detection level that can be varied based on control commands to detect pattern defects. detect,
A visual inspection device comprising: a defect detection and removal circuit for removing minute defects among the defects; and a storage circuit for storing the defect position on the substrate based on a defect detection signal from the defect detection and removal circuit. . 6. The visual inspection apparatus according to claim 5, wherein the control command is issued based on an inspection procedure program input to the conbeater.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59100455A JPS60245222A (en) | 1984-05-21 | 1984-05-21 | Appearance inspection and equipment thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59100455A JPS60245222A (en) | 1984-05-21 | 1984-05-21 | Appearance inspection and equipment thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60245222A true JPS60245222A (en) | 1985-12-05 |
Family
ID=14274385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59100455A Pending JPS60245222A (en) | 1984-05-21 | 1984-05-21 | Appearance inspection and equipment thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60245222A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10565704B2 (en) | 2017-06-06 | 2020-02-18 | Nuflare Technology, Inc. | Inspection method and inspection system |
-
1984
- 1984-05-21 JP JP59100455A patent/JPS60245222A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10565704B2 (en) | 2017-06-06 | 2020-02-18 | Nuflare Technology, Inc. | Inspection method and inspection system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102599933B1 (en) | Defect inspection device, defect inspection method | |
US7953269B2 (en) | Method for inspecting pattern defect occured on patterns formed on a substrate | |
JP3647416B2 (en) | Pattern inspection apparatus and method | |
KR19990036574A (en) | Pattern defect inspection device and pattern defect inspection method | |
JPS60113426A (en) | Device for mask defect inspection | |
US6437862B1 (en) | Defect inspection apparatus | |
KR960013357B1 (en) | Image data inspecting method and apparatus | |
US11727557B2 (en) | Inspection apparatus for detecting defects in photomasks and dies | |
KR100335491B1 (en) | Wafer inspection system having recipe parameter library and method of setting recipe prameters for wafer inspection | |
JPH10325805A (en) | Automatic inspection system for semiconductor wafer | |
KR102050960B1 (en) | method for testing particle in peripheral region of wafer | |
JPH03168640A (en) | Photomask inspection device | |
JPS60245222A (en) | Appearance inspection and equipment thereof | |
JPS61207953A (en) | Automatic appearance inspecting device | |
JP3076187B2 (en) | Appearance inspection device and appearance inspection method | |
US8625090B2 (en) | Method and apparatus for inspecting substrates | |
JP3006838B2 (en) | Reticle inspection equipment | |
JPS60120519A (en) | Photomask automatic defect inspection device | |
JPS596537A (en) | Defect inspector | |
JPH06232229A (en) | Defect inspection method and device thereof | |
JPS58223328A (en) | Inspecting device for defect of mask | |
JPH01244304A (en) | Outside defect checking method | |
JPH0145735B2 (en) | ||
JPS60124833A (en) | Appearance inspecting device of lsi wafer | |
JPS59103336A (en) | Apparatus for mask inspection and correction thereof |