JPS60243926A - Off timer circuit - Google Patents
Off timer circuitInfo
- Publication number
- JPS60243926A JPS60243926A JP9984884A JP9984884A JPS60243926A JP S60243926 A JPS60243926 A JP S60243926A JP 9984884 A JP9984884 A JP 9984884A JP 9984884 A JP9984884 A JP 9984884A JP S60243926 A JPS60243926 A JP S60243926A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- timer
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Predetermined Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は、テレビジョン受像機等に使用されるオフタ
イマ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an off-timer circuit used in television receivers and the like.
[従来技術]
従来、テレビジョン受像機等において、@3図に示す電
源制御回路があった。図において、(1)は電源トラン
スであり、交流入力端子(2a) 、 (2b)、主出
力端子(3a) 、 (3b)、および副出力端子(4
a) 、 (4b)を有している。主出力端子(3a)
、 (3b)間には電磁リレー(5)の接点(51)
が挿入されている。副出力端子(4a)はダイオード(
6)およびコンデンサ(7)からなる整流回路を介して
制御回路(8)の電源入力端子(8)へ接続されている
。制御回路(8)において、(1o)は信号送出端子、
(11)は信号取込端子であり、これらの両端子(10
) 、 (11)はキースイッチ(12)により短絡さ
れて接続されるよう←なっている。また、(13)は電
源制御信号出力端子であり、電磁リレー(5)のコイル
(52)に接続されている。なお、制御回路(8)は主
としてマイクロコンピュータで構成されており、図示し
た信号送出端子(10)、信号取込端子(11)、電源
制御信号出力端子(13)のほかに、電源制御以外の制
御のための機能を持った信号送出端子、信号取込端子、
制御信号出力端子(いずれも図示せず)を有している。[Prior Art] Conventionally, in television receivers and the like, there has been a power supply control circuit shown in Figure @3. In the figure, (1) is a power transformer, which includes AC input terminals (2a), (2b), main output terminals (3a), (3b), and sub-output terminals (4).
a) and (4b). Main output terminal (3a)
, (3b) between which is the contact (51) of the electromagnetic relay (5)
is inserted. The sub output terminal (4a) is a diode (
6) and a capacitor (7) to a power input terminal (8) of a control circuit (8). In the control circuit (8), (1o) is a signal sending terminal;
(11) is a signal acquisition terminal, and both these terminals (10
) and (11) are short-circuited and connected by the key switch (12). Further, (13) is a power supply control signal output terminal, which is connected to the coil (52) of the electromagnetic relay (5). The control circuit (8) is mainly composed of a microcomputer, and in addition to the illustrated signal sending terminal (10), signal receiving terminal (11), and power control signal output terminal (13), there are other terminals other than power control. Signal output terminals, signal acquisition terminals with control functions,
It has a control signal output terminal (none of which is shown).
つぎに、動作について説明する。電源トランス(1)の
交流入力端子(2a) 、 (2b)に交流電圧が加わ
ると、ダイオード(6)、コンデンサ(7)によって整
流された直流駆動電圧が制御回路(8)の電源入力端子
(8)へ印加される。いま、キースイッチ(12)が押
されると、信号送出端子(lO)と信号取込端子(11
)とが接続され、制御回路(8)はこれを検知して所定
の処理を行なう。その結果、電源制御信号出力端子(1
3)からは、キースイッチ(12)の押される以前の状
態とは逆の極性の信号が電磁リレー(5)のコイル(5
2)に送出され、電磁リレー(5)の接点(51)をオ
ンあるいはオフさせて、主出力端子(3a) 、 (3
b)間の電圧を接断制御する。Next, the operation will be explained. When an AC voltage is applied to the AC input terminals (2a) and (2b) of the power transformer (1), the DC drive voltage rectified by the diode (6) and capacitor (7) is applied to the power input terminal (2b) of the control circuit (8). 8). Now, when the key switch (12) is pressed, the signal output terminal (lO) and the signal intake terminal (11
) is connected, and the control circuit (8) detects this and performs predetermined processing. As a result, the power supply control signal output terminal (1
3), a signal with a polarity opposite to the state before the key switch (12) was pressed is sent to the coil (5) of the electromagnetic relay (5).
2), turns on or off the contact (51) of the electromagnetic relay (5), and connects the main output terminals (3a) and (3).
b) Control the connection and disconnection of the voltage between.
上記のような電源制御回路においては、主たる制御をマ
イクロコンピュータ等によって行なうために、オフタイ
マ動作をさせるには、制御回路(8)内部のプログラム
の変更が必要になったり、電磁リレー(5)を他の制御
回路を用いて駆動したりしなければならなかった。この
ような追加制御回路は基本の制御回路と機能上相反する
出力となる場合があり、信頼性の低いものとなっていた
。In the above power supply control circuit, the main control is performed by a microcomputer, etc., so in order to operate the off timer, it is necessary to change the program inside the control circuit (8) or change the electromagnetic relay (5). It was necessary to use other control circuits to drive the device. Such additional control circuits may provide outputs that are functionally contradictory to those of the basic control circuit, resulting in low reliability.
[発明の概要]
この発明は上記従来の欠点を解消するためになされたも
ので、制御回路からの信号によって作動されるタイマ回
路を設け、このタイマ回路からの出力を再び制御回路に
取込む構成とすることにより、信頼性の高いオフタイマ
回路を提供することを目的としている。[Summary of the Invention] This invention has been made to eliminate the above-mentioned conventional drawbacks, and includes a configuration in which a timer circuit that is activated by a signal from a control circuit is provided, and the output from this timer circuit is taken into the control circuit again. By doing so, the purpose is to provide a highly reliable off-timer circuit.
[発明の実施例] 以下、この発明の実施例を図面にしたがって説明する。[Embodiments of the invention] Embodiments of the present invention will be described below with reference to the drawings.
第1図はこの発明によるオフタイマ回路の実施例を示す
回路図である。図中、第3図と同一部分には同一符号を
付してその説明は省略する。第1図において、制御回路
(8)は第2の信号送出端子(14)および第2の信号
取込端子(15)を備えている。これらの両端子(+4
) 、 (15)はキースイッチ(16)により短絡さ
れて接続されるようになっている。(17)はタイマ制
御信号出力端子であって、その出力はタイマ回路(18
)へ与えられる。FIG. 1 is a circuit diagram showing an embodiment of an off-timer circuit according to the present invention. In the figure, the same parts as in FIG. 3 are given the same reference numerals, and the explanation thereof will be omitted. In FIG. 1, the control circuit (8) includes a second signal sending terminal (14) and a second signal receiving terminal (15). Both these terminals (+4
) and (15) are short-circuited and connected by a key switch (16). (17) is a timer control signal output terminal, and its output is from the timer circuit (18).
) is given to
一方、第1の信号送出端子(10)はトランジスタ(1
9)のエミッタ、第1の信号取込端子(11)はトラン
ジスタ(19)のコレクタにそれぞれ接続され、トラン
ジスタ(19)のベースは抵抗(20)を介してトラン
ジスタ(21)のコレクタに、および抵抗(20) 、
(22)を介して制御回路(8)の電源入力端子(8
)にそれぞれ接続されている。トランジスタ(21)(
7)エミッタは接地されており、ベースはタイマ回路(
18)のタイマ出力端子(23)に接続されている。On the other hand, the first signal sending terminal (10) is connected to the transistor (1
The emitter of 9) and the first signal intake terminal (11) are respectively connected to the collector of the transistor (19), and the base of the transistor (19) is connected to the collector of the transistor (21) via the resistor (20), and Resistance (20),
(22) to the power input terminal (8) of the control circuit (8).
) are connected to each other. Transistor (21) (
7) The emitter is grounded and the base is connected to the timer circuit (
18) is connected to the timer output terminal (23).
また、主出力端子(3b)はダイオード(24)および
コンデンサ(25)からなる整流回路を介して、タイマ
回路(18)の電源端子(26)に接続されている。Further, the main output terminal (3b) is connected to the power supply terminal (26) of the timer circuit (18) via a rectifier circuit consisting of a diode (24) and a capacitor (25).
つぎに、動作について説明する。電源が接状態において
、タイマ回路(18)の電源端子(26)には電源電圧
が印加されている。いまキースイッチ(18)か押され
ると、第2の信号送出端子(14)と第2の信号取込端
子(15)とが接続され、タイマ制御信号出力端子(1
7)よりタイマ制御信号が出力される。Next, the operation will be explained. When the power supply is connected, a power supply voltage is applied to the power supply terminal (26) of the timer circuit (18). When the key switch (18) is pressed now, the second signal sending terminal (14) and the second signal receiving terminal (15) are connected, and the timer control signal output terminal (1
7) outputs a timer control signal.
この制御信号はタイマ回路(18)に与えられ、タイマ
回路(18)はタイマ動作を開始する。This control signal is given to the timer circuit (18), and the timer circuit (18) starts timer operation.
所定時間後、タイマ回路(18)の出力端子(23)よ
りタイマ出力信号がトランジスタ(21)のベースに印
加され、トランジスタ(21)は導通状態となる。After a predetermined time, a timer output signal is applied from the output terminal (23) of the timer circuit (18) to the base of the transistor (21), and the transistor (21) becomes conductive.
トランジスタ(21)が導通状態となると、トランジス
タ(18)も導通状態となり、第1の信号送出端子(1
0)および信号取込端子(11)が接続される。その結
果、制御回路(8)がこれを検知して所定の処理を行な
い、電源制御信号出力端子(13)から電磁リレー(5
)の接点(51)をオフさせる信号が送出される。When the transistor (21) becomes conductive, the transistor (18) also becomes conductive, and the first signal sending terminal (1
0) and a signal acquisition terminal (11) are connected. As a result, the control circuit (8) detects this and performs predetermined processing, and connects the power supply control signal output terminal (13) to the electromagnetic relay (5).
) is sent out to turn off the contact (51).
電磁リレー(5)の接点(51)がオフになると、タイ
マ回路(18)への電源も断となり、再びキースイッチ
(12)が押されるまでは電磁リレー(5)は断状態を
継続する。When the contact (51) of the electromagnetic relay (5) is turned off, the power to the timer circuit (18) is also cut off, and the electromagnetic relay (5) continues to be turned off until the key switch (12) is pressed again.
以上の実施例では、トランジスタスイッチをl経路とし
て構成した場合を示したが、第2図のように2経路とし
て構成することも可能である。In the above embodiment, the transistor switch is configured as one path, but it is also possible to configure it as two paths as shown in FIG.
第2図において、トランジスタ(27) 、 (29)
、および抵抗(28) 、 (30)で構成される第2
のスイッチ回路がキースイッチ(16)と並列に設けら
れており、タイマ回路(18)の出力端子(23)がこ
の第2のスイッチ回路に接続されている。一方、タイマ
回路(18)の出力端子(23)は、ダイオード(31
)、コンデンサ(32)、およびトランジスタ(33)
を介して第1のスイッチ回路へも接続されており、トラ
ンジスタ(33)のベースに抵抗(34)を介してタイ
マ制御信号出力端子(17)からの制御信号が与えられ
るように構成されている。In FIG. 2, transistors (27) and (29)
, and a second consisting of resistors (28) and (30).
A switch circuit is provided in parallel with the key switch (16), and an output terminal (23) of the timer circuit (18) is connected to this second switch circuit. On the other hand, the output terminal (23) of the timer circuit (18) is connected to the diode (31
), capacitor (32), and transistor (33)
It is also connected to the first switch circuit via the transistor (33), and the control signal from the timer control signal output terminal (17) is applied to the base of the transistor (33) via the resistor (34). .
この第2図のものにおいては、タイマ回路(18)のタ
イマ出力信号によりトランジスタ(27)を導通させて
第2の信号送出端子(14)および信号取込端子(1
5)を接続することにより、オフタイマ動作設定を解除
し、タイマ制御信号出力端子(17)の出力レベルを低
下させてから電源を断するようになっている・
なお、上記各実施例ではキー人力は2組しか示していな
いが、さらに多数の入力端子があってもよく、また、タ
イマ回路(18)の電源として個別の整流回路を設けて
いるが、テレビジョン受像機等のフライバックパルスを
整流して得られる直流電源であってもよい。In the case shown in FIG. 2, the transistor (27) is made conductive by the timer output signal of the timer circuit (18), and the second signal sending terminal (14) and the signal receiving terminal (1
5), the off-timer operation setting is canceled, the output level of the timer control signal output terminal (17) is lowered, and then the power is turned off. In each of the above embodiments, the key is manually operated. Although only two sets of input terminals are shown, there may be many more input terminals, and although a separate rectifier circuit is provided as the power supply for the timer circuit (18), it is not possible to use the flyback pulses of a television receiver, etc. A DC power source obtained by rectification may also be used.
[発明の効果]
以上のように、この発明によるオフタイマ回路にしたが
えば、制御回路内部のプログラムの変更や他の制御回路
の追加等がまったく不要であるから、信頼性の高いオフ
タイマ回路を提供することができ4゜[Effects of the Invention] As described above, according to the off-timer circuit according to the present invention, there is no need to change the internal program of the control circuit or add any other control circuit, so a highly reliable off-timer circuit can be provided. Can be 4゜
第1図はこの発明によるオフタイマ回路の実施例を示す
回路図、第2図はこの発明の他の実施例を示す回路図、
第3図は従来の電源制御回路を示す回路図である。
(8)・・・制御回路、(lO)・・・第1の信号送出
端子、(11)・・・第1の信号取込端子、(13)・
・・電源制御信号出力端子、(14)・・・第2の信号
送出端子、(15)・・・第2の信号取込端子、(17
)・・・タイマ制御信号出方端子、(18)・・・タイ
マ回路、(19)用トランジスタ、(23)・・・タイ
マ出力端子。
なお、図中同一符号は、同一または相当部分を示す。
代理人 大岩増雄
第1図
第2図FIG. 1 is a circuit diagram showing an embodiment of an off-timer circuit according to the invention, FIG. 2 is a circuit diagram showing another embodiment of the invention,
FIG. 3 is a circuit diagram showing a conventional power supply control circuit. (8)...Control circuit, (lO)...First signal output terminal, (11)...First signal intake terminal, (13)...
...Power control signal output terminal, (14)...Second signal sending terminal, (15)...Second signal acquisition terminal, (17
)...Timer control signal output terminal, (18)...Timer circuit, (19) transistor, (23)...Timer output terminal. Note that the same reference numerals in the figures indicate the same or corresponding parts. Agent Masuo Oiwa Figure 1 Figure 2
Claims (1)
に第2の信号送出端子および信号取込端子を有する制御
回路と、上記第2の信号送出端子および信号取込端子が
接続されたときに制御回路から出力されるタイマ制御信
号によってタイマ動作を開始するタイマ回路と、所定時
間後にこのタイマ回路から出力されるタイマ出力信号に
より駆動されるトランジスタとを備え、上記トランジス
タを上記第1の信号送出端子および信号取込端子と並列
に接続し、タイマ出力信号の出力時に上記第1の信号送
出端子および信号取込端子を上記トランジスタによって
接続することにより、上記制御回路から電源を断にする
ための電源制御信号が出力されるようにしたことを特徴
とするオフタイマ回路。(1) When a control circuit having a first signal sending terminal and a signal taking-in terminal and a second signal sending terminal and a signal taking-in terminal is connected to the second signal sending terminal and signal taking terminal. a timer circuit that starts a timer operation in response to a timer control signal output from a control circuit; and a transistor driven by a timer output signal output from the timer circuit after a predetermined time; In order to cut off power from the control circuit by connecting the first signal sending terminal and the signal taking terminal in parallel with the sending terminal and the signal taking terminal, and connecting the first signal sending terminal and the signal taking terminal through the transistor when the timer output signal is output. An off-timer circuit characterized in that a power supply control signal is output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9984884A JPS60243926A (en) | 1984-05-16 | 1984-05-16 | Off timer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9984884A JPS60243926A (en) | 1984-05-16 | 1984-05-16 | Off timer circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60243926A true JPS60243926A (en) | 1985-12-03 |
Family
ID=14258217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9984884A Pending JPS60243926A (en) | 1984-05-16 | 1984-05-16 | Off timer circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60243926A (en) |
-
1984
- 1984-05-16 JP JP9984884A patent/JPS60243926A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5933337U (en) | High frequency signal changeover switch | |
JPS60243926A (en) | Off timer circuit | |
JPS58154329A (en) | Switching device | |
JPS6324579Y2 (en) | ||
JPS59845Y2 (en) | Remote control equipment for television receivers, etc. | |
JPS6117647Y2 (en) | ||
KR900000330B1 (en) | Initial channel circuits of television | |
JPS6135444U (en) | Cascade circuit of semiconductor devices with control poles | |
JPS5819321U (en) | load control device | |
JPS6057254U (en) | Receiving machine | |
JPH01139636U (en) | ||
JPS609337U (en) | keyed timer device | |
JPS5914426U (en) | input circuit | |
JPS58123681U (en) | Synchronous signal detection type signal control circuit | |
JPS6079835U (en) | Electronic switch overcurrent detection circuit | |
JPS5927629U (en) | automatic sweep receiver | |
JPS58143448U (en) | Receiver power circuit | |
JPS5973850U (en) | Muting circuit | |
JPS6017031U (en) | Pulse separation circuit | |
JPS60181927U (en) | Transistor switching circuit with protection function | |
JPS6050540U (en) | High frequency switch circuit with fault detection function | |
JPS6262626A (en) | Transmission and reception circuit using electromagnetic induction | |
JPS5991056U (en) | Television channel circuit | |
JPS58173929U (en) | Receiver display circuit | |
JPS6010527A (en) | Drive circuit of motor timer |