JPS60243849A - Detecting circuit of tracking error - Google Patents
Detecting circuit of tracking errorInfo
- Publication number
- JPS60243849A JPS60243849A JP10084584A JP10084584A JPS60243849A JP S60243849 A JPS60243849 A JP S60243849A JP 10084584 A JP10084584 A JP 10084584A JP 10084584 A JP10084584 A JP 10084584A JP S60243849 A JPS60243849 A JP S60243849A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- pilot signal
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
Description
【発明の詳細な説明】
0) 産業上の利用分野
本発明は4周波方式と称されるトラッキング方式を採用
した゛8ミリビデオ“と称されるビデオテープレコーダ
(VTR)等の如く、ミストラッキングにより隣接トラ
ックのクロストークを避は得ぬ状態で高密度に記録され
る複数の並列トラック(平行、同心状である事を問わな
い)に、順次異なる周波数のパイロット信号を主信号と
共に書込んだ記録媒体を再生する装置の再生ヘッド(磁
気ヘッド、光学的、静電的ピックアンプを総称する)の
トラッキング誤差検出回路に関する。DETAILED DESCRIPTION OF THE INVENTION 0) Industrial Field of Application The present invention is applicable to a video tape recorder (VTR) called ``8 mm video'' which employs a tracking method called a 4-frequency method, and which prevents mistracking. Pilot signals of different frequencies were sequentially written along with the main signal onto multiple parallel tracks (parallel or concentric), which are recorded at high density in a state where crosstalk between adjacent tracks is unavoidable. The present invention relates to a tracking error detection circuit for a reproducing head (generally refers to a magnetic head, optical, and electrostatic pick amplifier) of an apparatus that reproduces a recording medium.
(ロ)従来技術
8ミリビデオの如き高密度記録VTRでは、ヘッドトラ
ッキングの精度及び(i軸性を向上するため罠、従来の
固定コントロールヘッドの出力の代りに1回転ヘッドに
よって主信号と共に記録し再生される隣接トラックのパ
イロット信号のクロストーク量を目安としてキャプスタ
ンの回転位相を制御するATF方式(オートマチイック
・トラック、ファインディングシステム)或は圧電集子
。(b) Conventional technology In high-density recording VTRs such as 8mm video, in order to improve head tracking accuracy and i-axis performance, a one-rotation head is used instead of the conventional fixed control head to record the output along with the main signal. ATF method (automatic track finding system) or piezoelectric collector that controls the rotational phase of the capstan based on the amount of crosstalk of the pilot signal of the adjacent track being reproduced.
バイモルフ等の電気−機械変換手段によって再生〜ラド
のトラック巾方向の位置を制御するDTF方式(ダイナ
ミック、トラック、フォローイングえは特開昭53−1
16120号公報等に開示されており、又8ミリVTR
の標準規格としては。The DTF method (dynamic, track, and following method is used in Japanese Patent Laid-Open No. 53-1
It is disclosed in Publication No. 16120, etc., and also 8mm VTR.
As a standard.
例えば「日経エレクトロニクス1983年5月23日札
第117頁以降にも説明されている。For example, it is also explained in "Nikkei Electronics, May 23, 1983 issue, page 117 onwards."
以下、この8ミリVTRに関する従来例につき並行する
ビデオトラック上に主信号(ビデオ信号)と共に記録さ
れるパイロット信号のテープパターン上の分布を示す第
5図及びトラッキング検出回路のブロック図を示す第6
図を参照しつつ説明する。%5図において、磁気テープ
(1)上に斜に平行して設けられるビデオトラックTI
、T2.T3・・・Tn上には、FM輝度信号、FM音
声信号。Below, regarding the conventional example of this 8mm VTR, FIG. 5 shows the distribution on the tape pattern of the pilot signal recorded together with the main signal (video signal) on parallel video tracks, and FIG. 6 shows the block diagram of the tracking detection circuit.
This will be explained with reference to the figures. %5 In Figure 5, video tracks TI are provided diagonally in parallel on the magnetic tape (1).
, T2. T3...On Tn, FM brightness signal and FM audio signal.
低域変換信号及びパイロット信号が周波数帯域の上方か
らこの順序で周波数多重されて記録される。The low-band conversion signal and the pilot signal are frequency-multiplexed and recorded in this order from the upper frequency band.
同図においてDTはテープの走行方向をDI(は回転ヘ
ッドの走査方向を示す。In the figure, DT indicates the running direction of the tape, and DI indicates the scanning direction of the rotary head.
前記パイロット信号は異る4周波の信号で、相隣るトラ
ックT1、T2.T5.’I’4由上に順次f1.f2
.f3、f4.fl、f2.f3.f4・・・の如く、
順次4つの連続するトラックを単位として割当られ、各
パイロット信号の周波数は具体的に。The pilot signal is a signal of four different frequencies, and is used for adjacent tracks T1, T2 . T5. 'I' 4 and then f1. f2
.. f3, f4. fl, f2. f3. Like f4...
The frequency of each pilot signal is sequentially assigned in units of four consecutive tracks.
f 1=fo15 s中t 02.54 KHzf 2
==f o150+118.95 KI(Z・・・・・
・・・・(11
f5=fo156中165.21KHzf4=fO/4
o中148.69KHzの如く定められている。f 1=fo15 s in t 02.54 KHzf 2
==f o150+118.95 KI(Z...
...(11 f5 = 165.21KHz in fo156 f4 = fO/4
The frequency is set as 148.69 KHz.
ここでfOは基準と表る周波数であり、NTSO方式で
は
fO=578×fH中5.947452MHz・・・・
・・・・・(2)
fMは水平同期周波数でNTSc方式の場合15.73
4KHz
又、0OIR方式では
fOゴ575Xfi ・・・・・・・・・(3)faは
00IR方式の場合15.625KH16D如く定めら
れている。Here, fO is the frequency expressed as a reference, and in the NTSO system, fO = 578 x fH, 5.947452MHz...
...(2) fM is the horizontal synchronization frequency, which is 15.73 in the case of the NTSC system.
4KHz Also, in the 0OIR system, fOgo575Xfi (3) fa is determined as 15.625KH16D in the 00IR system.
即ち、この4つのパイロット信号の周波数は。That is, the frequencies of these four pilot signals are:
例えばNTSO方式の場合、相隣るトラックに記録され
るパイロット信号の差が
f2−f1=16.41KH1
t 5− t 5=46.26 KHz −−−・−−
−−−<4)fM−f4=−1452KHz
f4−f1=46.15KHz
となシ、再生中のトラックと隣接トラックとの間のビー
ト周波数が約145KH!であるか、或は46.2KH
zであるかによってトラッキングずれの方向を、又レベ
ルによってミストラッキングの程度が判別し得る様に選
定されている。For example, in the case of the NTSO system, the difference between pilot signals recorded on adjacent tracks is f2-f1=16.41KH1 t5-t5=46.26 KHz ---・--
---<4) fM-f4=-1452KHz f4-f1=46.15KHz And the beat frequency between the track being played and the adjacent track is about 145KH! or 46.2KH
The selection is made so that the direction of tracking deviation can be determined based on the value of z, and the degree of mistracking can be determined based on the level.
この様な4周波式式のトラッキング誤差検出回路の典型
的な例は86図にブロック図で示す如く構成されている
。A typical example of such a four-frequency type tracking error detection circuit is constructed as shown in the block diagram in FIG.
この回路ではます略200KI(Rのカットオフ周波数
を備えるローパスフィルタ(1)により、再生信号から
上述の周波数多重信号のうちパイロット信号のみを抽出
し1次段の混合回路(2)において再生中のトラックに
対応するパイロット信号fPKと混合し1両者のビート
をとる。第5図のテープパターン上においていま仮にヘ
ッドが$2トラックT2上を再生しているものとすると
、隣接トラックT1及びT5に記録されているパイロッ
ト信号の周波数はそれぞれfl及びf3となるから。In this circuit, a low-pass filter (1) with a cutoff frequency of about 200 KI (R) extracts only the pilot signal from the above-mentioned frequency multiplexed signal from the reproduced signal, and the first-stage mixing circuit (2) extracts the pilot signal from the reproduced signal. It is mixed with the pilot signal fPK corresponding to the track to obtain the beats of both tracks.Assuming that the head is currently reproducing the $2 track T2 on the tape pattern shown in FIG. The frequencies of the pilot signals used are fl and f3, respectively.
ミストラッキングの状況によって生ずるクロストークに
よって前記混合回路(2)の出力はそれぞれf2〜f1
中16.41KHK%t5〜f2中2中、26KHzと
なる。Due to the crosstalk caused by the mistracking situation, the outputs of the mixing circuit (2) are f2 to f1, respectively.
Medium 16.41KHK% t5-f2 Medium 2, 26KHz.
各ヒート出力は、1(5,41KH!を中心とする第1
バンドパスフイルタ(3)と42.26KHKを中心と
する第2バンドパスフイルタ(4)によって峻別された
後、それぞれ後続する第1.第2検波回路(5)(6)
で検波平滑された後にそのピーク値に比例した直流電圧
値に変換されてレベル比較回路(7)に比較入力として
加えられる。前記レベル比較回路(7)は両入力の大小
関係を判別し、トラッキング補正の方向及び量を示す信
号を出力し、ATF方式の場合はキャプスタンモータの
駆動周波数を変移してその回転位相を補正し、DTF方
式の場合にはへラドアクチュエータを駆動する圧電素子
或はバイモルフ等に印加する直流電圧を補正してヘッド
のトラック巾方向の移動制御を行い、トラッキング状況
が正常になる様にその移動方向と量を修正する。Each heat output is the first one centered at 1 (5,41KH!)
After being sharply separated by a band pass filter (3) and a second band pass filter (4) centering on 42.26KHK, the following first... Second detection circuit (5) (6)
After the signal is detected and smoothed, it is converted into a DC voltage value proportional to the peak value and applied as a comparison input to the level comparison circuit (7). The level comparison circuit (7) determines the magnitude relationship between both inputs and outputs a signal indicating the direction and amount of tracking correction, and in the case of the ATF method, shifts the driving frequency of the capstan motor to correct its rotational phase. However, in the case of the DTF method, the movement of the head in the track width direction is controlled by correcting the DC voltage applied to the piezoelectric element or bimorph that drives the helad actuator, and the movement is adjusted so that the tracking situation is normal. Modify direction and amount.
この従来のトラッキングシステムはそれ自身良好なフィ
ードバック制御系を構成しており賞月され得るものであ
るが1回路の工0化或は無調整化という観点から判断す
ると。This conventional tracking system itself constitutes a good feedback control system and can be praised, but when judged from the viewpoint of reducing the cost of one circuit to zero or requiring no adjustment.
1)バンドパスフィルタ等をデジタルフィルタ等により
置換して10化を行うには、扱う周波数が高くモノリン
ツク10化が困難である。従って。1) In order to perform 10 conversion by replacing a bandpass filter etc. with a digital filter etc., the frequency to be handled is high and it is difficult to perform monolink 10 conversion. Therefore.
へイブリッド化するにしても実装面積が大きくなるとと
もに、コスト面でも不利は避けられない。Even if hybridization is adopted, the mounting area will become larger and disadvantages in terms of cost cannot be avoided.
2)ヘッドから得られる信号の中には、tHの高周波成
分なども含まれており、帯域通過フィルタのQを高くす
る必要があるが、記録時と再生時のパイロット周波数の
差が、V’l’Rセットの互換性、製造バクつき、経年
変化、温度変動などの理由により生ずることは不可避で
あシあまIQを高くできない。以上のような理由によシ
帯域通過フィルタを無調整化するのは困難であつ九。2) The signal obtained from the head contains high frequency components such as tH, so it is necessary to increase the Q of the bandpass filter, but the difference between the pilot frequencies during recording and playback is V' It is unavoidable that such problems occur due to reasons such as compatibility of l'R sets, manufacturing defects, aging, and temperature fluctuations, and it is impossible to raise the IQ. For the reasons mentioned above, it is difficult to make a bandpass filter non-adjustable.
(ハ)発明の目的
本発明は上述の4周波方式若しくはこの方式に準するト
ラッキング方式のトラッキング誤差検出回路のxO化に
伴う上述の諸欠点の克服を課題とし、モノリンツク10
化に適した回路を得ることを目的とする。(C) Purpose of the Invention The present invention aims to overcome the above-mentioned drawbacks associated with the xO conversion of the tracking error detection circuit of the above-mentioned four-frequency system or a tracking system similar to this system, and
The purpose is to obtain a circuit suitable for
に)発明の構成
本発明のトラッキング誤差検出回路は、ヘッドから得ら
れたアナログ信号のうちパイロット信号成分を基準周波
数fOでAD変換することによりデジタル化し、デジメ
ル演算により隣接トラックからクロストークして来るパ
イロット周波数成分を抽出するもので、アジマス記録方
式のVTR等の如くミストラッキングによって隣接トラ
ックのクロストークを避けられない状態で稠密記録され
る複数の並列トラツクK11jt次異なる周波数のパイ
ロット信号を主信号と共に書込んだ記録媒体を再生する
装置1例えば8ミリVTRのカセットテープを再生する
VTR等のトラッキング誤差検出回路であることを前提
として、再生出力から分離し九隣接トラックのクロスト
ーク分ヲ含ムパイロット信号をデジタル値に変換するA
−D変換回路と。B) Structure of the Invention The tracking error detection circuit of the present invention digitizes the pilot signal component of the analog signal obtained from the head by AD converting it at a reference frequency fO, and generates crosstalk from adjacent tracks by digitel calculation. This extracts the pilot frequency component from multiple parallel tracks that are densely recorded in a state where crosstalk between adjacent tracks is unavoidable due to mistracking, such as in an azimuth recording type VTR. Device for reproducing a recorded recording medium 1 For example, assuming that this is a tracking error detection circuit for a VTR that reproduces a cassette tape of an 8 mm VTR, there is a pilot that is separated from the reproduction output and includes the crosstalk of nine adjacent tracks. A converting a signal into a digital value
-D conversion circuit.
この回路の出力を再生中のトラックに記録されているパ
イロット信号の周期に同期して同期加算し。The output of this circuit is added in synchronization with the period of the pilot signal recorded on the track being played.
その出力を質に減衰してこのパイロット信号成分を前記
A−D変挽変格回路力から差引くことによ#)A−v変
換回路の出力から再生中のトラックに記録されているパ
イロット信号成分を相殺するキャンセル回路とこの回路
の出力を隣接する両トラック上に記録されているパイロ
ット信号の周期に同期して加算する2系列の同期が加算
回路及びこの各加算回路の出力を比較する比較回路を備
え。By attenuating its output and subtracting this pilot signal component from the A-D conversion circuit output, the pilot signal component recorded on the track being played back is extracted from the output of the A-V conversion circuit. A cancellation circuit that cancels out the difference between the two, a two-series synchronization adder circuit that adds the output of this circuit in synchronization with the period of the pilot signal recorded on both adjacent tracks, and a comparison circuit that compares the outputs of each adder circuit. Equipped with.
各加算回路の出力として検出される隣接トラックカラの
パイロット周波数のクロス賢−/7虚なのギヵタル値を
比較してトラッキング誤差を検出する構成を採るもので
ある。The tracking error is detected by comparing the cross-digital values of the pilot frequencies of adjacent tracks detected as outputs of the respective adder circuits.
(ホ)実施例
一般に上述の構成のデジタルフィルタ演糎を1ooxH
ffi−200KHgOような高い周波数に対して適用
するのは、従来周知のデジタル、フィルタやスイッチト
、ギヤパVり、フィルタなどをもってしても非常に困難
であった。ところが。(e) Example Generally, a digital filter with the above configuration is used at 1ooxH.
It is very difficult to apply to a high frequency such as ffi-200KHgO even with conventionally known digital filters, switched filters, gapper voltage filters, filters, etc. However.
例えば8ミリビデオの如く4周波方式のトラッキング誤
差検出回路に要求されるフィルタ特性は。For example, what are the filter characteristics required for a four-frequency tracking error detection circuit such as 8 mm video?
任意の周波数を抽出するというものではなくて。It's not about extracting arbitrary frequencies.
基準周波数foと一定の比例関係にあるパイロン(周波
数の成分だけを抽出できればよく、更にヘッドから得ら
れるアナログ信号には200KH!以上の映倫信号及び
音声信号を除けば、rfX理的にはパイロット周波数成
分以外のものは含まれていない。The pylon has a certain proportional relationship with the reference frequency fo (it is only necessary to extract the frequency component, and the analog signal obtained from the head is 200KH!Excluding the video signal and audio signal of 200KH or more, the rfX theoretically has the pilot frequency. Contains nothing other than ingredients.
本発明はこの様な点KflRみ為されたものである。The present invention has been made in consideration of these points.
以下本発明を8tlJV’l’Hに適用した基本的実施
例について要部151鯰ブロヅクMか云争館1Mh会照
しつつ説明する。A basic embodiment in which the present invention is applied to the 8tlJV'l'H will be described below with reference to the main parts of the 151 Namazu Brodzuku M or Yushuukan 1Mh.
図番(illはV’l’Hの再生ヘッド出力を入力する
遮断周波数200KH2のローパスフィルタである。The figure number (ill) is a low-pass filter with a cutoff frequency of 200 KH2 that inputs the output of the reproducing head of V'l'H.
この回路は、再生出力中の周波数多重信号のうちFM輝
度信号、FM音声信号及び低域変換色信号をカットし、
f1〜f4のパイロット信号成分のみを抽出する。仕り
は、前記ローパスフィルタの出力Y tt)を入力とし
、基準信号fo(==379fH)をサンプリング信号
として6〜10ビツトのデジタル信号Aijに変換する
A−D(アナログ−デジタル)変換回路である。This circuit cuts the FM luminance signal, FM audio signal, and low frequency conversion color signal from the frequency multiplexed signal being reproduced and output,
Only pilot signal components f1 to f4 are extracted. The circuit is an A-D (analog-to-digital) conversion circuit that receives the output Ytt) of the low-pass filter as an input and converts the reference signal fo (=379fH) as a sampling signal into a 6- to 10-bit digital signal Aij. .
(4)は、前記A−D変換回路の出力から再生中のトラ
ックに記録されているパイロット信号成分を除去するキ
ャンセル回路である。(110)(120)はそれぞれ
前記A−D変換回路(13の出力A1jを入力とする第
1.第2同期加算回路を示すもので、前者(110)は
前記デジタル信号A1jを入力とし、これをその時点で
ヘッドが再生しているビデオトラック(例えばT2)に
隣接するビデオトラックの一方(’I’1)K記録され
ているパイロット信号f1の周期で同期加算し、後者(
120)は同様にデジタル信号Aijを入力とし。(4) is a cancellation circuit that removes the pilot signal component recorded in the track being reproduced from the output of the A/D conversion circuit. (110) and (120) respectively indicate the first and second synchronous addition circuits which input the output A1j of the A-D conversion circuit (13), and the former (110) receives the digital signal A1j as input, and this is added synchronously with the cycle of the pilot signal f1 recorded on one of the video tracks ('I'1) K adjacent to the video track (for example, T2) that the head is currently playing back, and the latter (
120) similarly receives the digital signal Aij as input.
これ全再生中ビデオトラック(T2)に隣接する^
ビデオトラックの他方T5に記録されているパイロット
信号で5の周期で同期加算を行う。Synchronous addition is performed at a cycle of 5 using the pilot signal recorded on the other video track T5, which is adjacent to the video track (T2) during full playback.
(210)(220)は、第1.第2検出回路を示し、
′@1検出回路(210)は、成る期間この回路で抽出
されるべきパイロット信号成分とそのパイロット信号の
基本正弦波信号との間のデジタル相関演算を行う第1相
関回路(211)と。(210) (220) are the first. illustrating a second detection circuit;
'@1 detection circuit (210) and a first correlation circuit (211) which performs a digital correlation calculation between the pilot signal component to be extracted by this circuit and the fundamental sine wave signal of the pilot signal.
この回路の出力からDC成分の影響を除去する第1直流
分相殺回路(212)とで構成され、′@2検出回路(
220)は前記期間にこの回路で抽出されるべきパイロ
ット信号成分とそのパイロット信号の基本正弦波信号と
の間のデジタル相関演算を行う′@2相関回路(221
)と、この回路の出力からDO酸成分影響を除去する第
2直流分相殺回路(220)とで構成される。(201
)は前記第1゜第2検出回路(210)(220)の出
力を入力とする比較回路である。上記ローパスフィルタ
ーの出力レベルが大きく又B/Nが良い場合には前記比
較回路(2017,)入力として前記第1.第2同期加
算回路(110)(120)の出力を用いることが出来
る。It consists of a first DC component cancellation circuit (212) that removes the influence of DC components from the output of this circuit, and a '@2 detection circuit (
220) is a '@2 correlation circuit (221) that performs a digital correlation calculation between the pilot signal component to be extracted by this circuit during the period and the fundamental sine wave signal of the pilot signal.
) and a second DC component cancellation circuit (220) that removes the influence of DO acid components from the output of this circuit. (201
) is a comparison circuit which receives the outputs of the first and second detection circuits (210) and (220). When the output level of the low-pass filter is large and the B/N is good, the first filter is input to the comparison circuit (2017). The outputs of the second synchronous adder circuits (110) (120) can be used.
以下まずキャンセル回路(2)について第2図を参照し
つつ説明する。このキャンセル回路(4)は前記A−D
変換回路(13の出力を入力とする同期加算回路−と、
この回路の出力を減衰するi減衰回路のと、前記A−D
変換回路バzの出力から前記i減衰回路−の出力を差引
く減算回路(至)とで構成される。First, the cancellation circuit (2) will be explained with reference to FIG. 2. This cancellation circuit (4) is
A conversion circuit (a synchronous addition circuit that receives the output of 13 as input),
i attenuation circuit that attenuates the output of this circuit, and the A-D
and a subtraction circuit (to) that subtracts the output of the attenuation circuit i from the output of the conversion circuit B.
前記同期加算回路−は前記A−D変換回路azの出力を
入力とし、乙れを再生中のトラックに記録されたパイロ
ット信号の周期に同期して加算する。The synchronous addition circuit receives the output of the A/D conversion circuit az as an input, and adds the difference in synchronization with the period of the pilot signal recorded on the track being reproduced.
この同期加算回路c2υにおいて、@は加算器、(ハ)
はシフトレジスタ、(ハ)はアンドゲートを示す。前記
加算器は上記A−D変換回路ttaの出力aij(10
ビツト)′4を一人力とし、クリアm号OLRでゲート
される前記シフトレジスタの出力(16〜20ビツト)
を他の入力として加算演算を行い、その枯IiL域−ン
に〃禽せ「−sノア ト 鵞ノζンス麿η−λ11→ト
入−前記シフトレジスタは最長レジスタ長58(fo/
f1)ビットの16〜20ピツトの並列レジスタで、各
パイロット周波数と基準周波数の比fo/f2.fO/
f 3.fo/f 4に応じテ、50.56.40の各
ビット長の出力端子(tl)(t5)及び(t4)を有
し、基準信号fOをクロッグパルスとして駆動される。In this synchronous addition circuit c2υ, @ is an adder, (c)
indicates a shift register, and (c) indicates an AND gate. The adder receives the output aij (10
output of the shift register (16 to 20 bits) gated by the clear m OLR
is used as another input, and the shift register has the longest register length of 58 (fo/
f1) A parallel register of 16 to 20 bits, and the ratio of each pilot frequency to the reference frequency fo/f2. fO/
f3. It has output terminals (tl) (t5) and (t4) each having a bit length of 50, 56, and 40 bits according to fo/f4, and is driven using the reference signal fO as a clock pulse.
このレフトレジスタ(112)の各ビット長の出力端子
(tl)(12)(15)(14)K生ずる出力は、同
期加算入力となるパイロット信号に応じて1/60秒周
期でマルチプレクサによって切換選択されてアンドゲー
トを経由して上記加算器に入力として加えられる。The outputs generated from the output terminals (tl) (12) (15) (14) K of each bit length of this left register (112) are switched and selected by a multiplexer at a cycle of 1/60 seconds according to the pilot signal that becomes the synchronous addition input. and is added as an input to the adder via an AND gate.
前記アンドゲートの制御入力に印加されるクリア信号O
LRは、加算すべきパイロット信号の第1加算周期1例
えばパイロット信号f1〜f4に応じたクロックfOの
58.50.56.40の各周期分の間だけ0でs2加
算周期以降は1となるユニットファンクションである。Clear signal O applied to the control input of the AND gate
LR is 0 during the first addition period 1 of the pilot signals to be added, for example, each period of 58, 50, 56, 40 of the clock fO corresponding to the pilot signals f1 to f4, and becomes 1 after the s2 addition period. It is a unit function.
従って入力信号Alj紘指窓指定た再生中のトラックの
パイロット信号の加算周期で順次同期加算される。同期
加算については後に第1.第2同期加算回路(110)
(120)の説明のところで詳述する。Therefore, the input signal Alj is sequentially and synchronously added at the addition period of the pilot signal of the track that is being reproduced and specified by the input signal Alj. The synchronous addition will be explained later in 1. Second synchronous addition circuit (110)
(120) will be explained in detail.
前記同期加算回路−によって再生中のトラックに記録さ
れたパイロット信号の出力はN倍のレベルで算出される
。後続する丙減衰回路器は前記パイロット信号の出力を
辰に減衰し減算回路@忙差引入力と、して加える。前記
減算回路[有]は上記A−り変換回路a2の出力を置数
入九前記減算回路(231の出力を引算入力として演算
を行い上記A−DJ換回路a2の出力中の再生中のトラ
ックに記録されているパイロット信号の再生出力分のみ
をキャンセルする。第5図のトラックT2上に例示せる
如くヘッド巾Δlがトラック巾△Lよシも薄い再生ヘッ
ドを用いたVTRにおいて再生ヘッド(ロ)が再生すべ
きトラックT2を略完全にトレースして戸主じている場
合を考えるとその出力■は隣接トラックからのクロスト
ーク成分Vに比して少くとも10倍以上となる。(v>
10v)従って仮に上記A−D変換回路0の出力を「接
隣接トラックのパイロット信号の周期で第1.@2加算
回路(110)(120)でN(16回)同期加算した
とすると、パイロット信号f2に対するパイロット信号
f1の出力は
再生中のトラックのパイロット信号f2のレベル −J
W 、v
隣接トラックのパイロット信号f10レベルN、?
となるので、VがVK略等しいか、数分の1程度であれ
ば
N=16として、4V=4v<167
となり 十分パイロット信号f1を抽出し得るが、■≧
107の如き場合には逆に
4v≧407>167
となって隣接トラックT1のパイロット信号f1を分離
することが困難となる。The output of the pilot signal recorded on the track being reproduced by the synchronous addition circuit is calculated at a level N times higher. The subsequent C attenuation circuit attenuates the output of the pilot signal and applies it as a subtraction circuit @bus subtraction input. The subtraction circuit [with] inputs the output of the A-to-DJ conversion circuit a2 and performs an operation using the output of the subtraction circuit (231) as a subtraction input, and calculates the output of the A-to-DJ conversion circuit a2 during playback. Only the reproduced output portion of the pilot signal recorded on the track is canceled.As illustrated on track T2 in FIG. Considering the case where (b) almost completely traces the track T2 to be reproduced and is the head of the household, its output (2) will be at least 10 times larger than the crosstalk component V from the adjacent track.(v>
10v) Therefore, if the output of the A-D converter circuit 0 is synchronously added N (16 times) in the 1st @2 adder circuit (110) (120) at the period of the pilot signal of the adjacent track, the pilot The output of the pilot signal f1 for the signal f2 is the level of the pilot signal f2 of the track being played back -J
W,v Pilot signal f10 level of adjacent track N,? Therefore, if V is approximately equal to VK or about a fraction of that, then N=16, 4V=4v<167, and the pilot signal f1 can be extracted sufficiently, but ■≧
In a case like 107, on the other hand, 4v≧407>167 and it becomes difficult to separate the pilot signal f1 of the adjacent track T1.
しかし乍ら、この様な場合であっても上述の如く常に再
生中のトラックのパイロット信号f2の成分をキャンセ
ルしておけば、隣接トラックのパイロット信号f1或は
で5を正確に分離することが出来る訳である。However, even in such a case, if the component of the pilot signal f2 of the track being played is always canceled as described above, it is possible to accurately separate the pilot signal f1 or f5 of the adjacent track. It is possible.
4201、)は前記s1.第2
検出回路(210)(220)の出力を入力とする比較
回路である。上記ローパスフィルタllDの出力レベル
が大きく又8 / Nが良い場合には前記比較回路−の
入力として前記181.第2同期加算回路(110)(
120)の出力を用いることが出来る。4201,) is the above-mentioned s1. This is a comparison circuit that receives the outputs of the second detection circuits (210) and (220). When the output level of the low-pass filter LLD is large and 8/N is good, the 181. Second synchronous addition circuit (110) (
120) can be used.
次に上記第1.第2同期加算回路(110)(120)
につき第2図の実施回路例を参照しつつ説明する。この
回路で(111)(121)は加算器、(112)(1
22)はシフトレジスタ。Next, the above 1. Second synchronous addition circuit (110) (120)
This will be explained with reference to the example of the implementation circuit shown in FIG. In this circuit, (111) (121) are adders, (112) (1
22) is a shift register.
(115)(123)はアンドゲートである。前記加算
器(111)或は(121)は上記A−D変換回路fi
3の出力Aij(IQビット)を−人力とし、クリア信
号OLRでゲートされる前記シフトレジスタ(112)
或は(122)の出力(16〜20ビツト)を他の入力
として加算演算を行い、その結果を逐次前記レフトレジ
スタに入力する。(115) and (123) are AND gates. The adder (111) or (121) is the A-D converter circuit fi.
The shift register (112) is gated with a clear signal OLR, with the output Aij (IQ bit) of 3 being manually operated.
Alternatively, an addition operation is performed using the output (16 to 20 bits) of (122) as another input, and the result is sequentially input to the left register.
前記レフトレジスタ(112)(122)は最長レジス
タ長5B(fo/f1)ピットの16〜20ピツトの並
列レジスタで、各パイロット周波数と基準周波数の比f
O/f2、f o / f 5、fO/f4に応じて、
50,56.4oの各ビット長の出力端子(C2)(C
3)及び(C4)を有し、基準信号f01にクロッグパ
ルスとして駆動される。このシフトレジスタ1t2)(
tz2)の各ビット長の出力端子(t、1)(C2)(
”!5)(14)に生ずる出力は、同期加算入力となる
パイロット信号に応じて1760秒周期でマルチプレク
サ(114)(124)によって切換選択されてアンド
ゲート(115)C12S)’に経由して上記加算器(
111)(121)に入力として加えられ、る。The left registers (112) and (122) are parallel registers of 16 to 20 pits with the longest register length of 5B (fo/f1), and the ratio f of each pilot frequency to the reference frequency.
Depending on O/f2, fo/f5, fO/f4,
Output terminal (C2) (C
3) and (C4), and is driven by the reference signal f01 as a clock pulse. This shift register 1t2)(
tz2) of each bit length output terminal (t, 1) (C2) (
``!5) The output generated in (14) is switched and selected by the multiplexer (114) (124) at a cycle of 1760 seconds in accordance with the pilot signal serving as the synchronous addition input, and is passed through the AND gate (115) C12S)'. The above adder (
111) (121) as an input.
前記アンドゲート(113)(123)の制御入力に印
加されるクリア信号OLRは、加算すべきパイロット信
号の第1加算周期1例えばパイロット信号f1〜f4に
応じたクロックfOの58゜50,56.40の各周期
分の間だけ0で第2加算周期以降は1となるユニットフ
ァンクションである。従って入力信号Aijは指定され
た隣接トランクのパイロット信号の加算周期で順次同期
加算される。第6図において、Y(t)’tローパスフ
ィルpauo出力とし、Aij(all、al2.al
5−・・−・−*’l 1.a22.h25・−)を
、前記Y(1)を基準信号fOでτo=凸の周期でサン
プリングしデジタル化した時刻t、1j(tll、t1
2・・・・・・t21.t22・・・)の出力とする。The clear signal OLR applied to the control inputs of the AND gates (113) (123) is applied to the first addition period 1 of the pilot signals to be added, for example, 58° 50, 56 . It is a unit function that is 0 during each of the 40 cycles and becomes 1 after the second addition cycle. Therefore, the input signals Aij are sequentially and synchronously added at the addition period of the pilot signals of the designated adjacent trunks. In FIG. 6, Y(t)'t low-pass filter pauo output, Aij(all, al2.al
5-・・-・-*'l 1. a22. h25・-), the above Y(1) is sampled and digitized with a period of τo=convex using the reference signal fO, and the time t, 1j (tll, t1
2...t21. t22...).
T2)ラックを再生中に前記′@1加算回路(110)
において1周波数f1のパイロット信号を検出するため
に、前記デジタルデータAijを、τ1=「、(但し丁
1/τo=58)の周期で同期加算する場合を考えると
、 Ai j (t<j<58 )は181国期(t1
1+(1−1)τ1≦t(ti1+1τ1の期間〕のデ
ータを表わしており1本発明における同期加算とは、デ
ジタル演算により次式を実行することを意味する。T2) While playing the rack, the '@1 addition circuit (110)
In order to detect a pilot signal of one frequency f1, consider the case where the digital data Aij are synchronously added at a period of τ1 = ", (where 1/τo = 58), Ai j (t<j< 58) is the 181 country period (t1
It represents data of 1+(1-1)τ1≦t (period of ti1+1τ1).1 Synchronous addition in the present invention means executing the following equation by digital calculation.
11j= Σ aij ・・・・・・・・・(5)1=
1
ここでN×τ1は同期加算を行う期間を意味する。jは
1≦j≦τ1/τ0なる整数である。いま、前記ローパ
スフィルタaυの出力Y (t)をY(t)=P1(t
)+P2(t)+P5(t)+P4+g(t) ・・・
・・・・・・(6)〔但し、Pl(t)=lI Bin
(2*f 1 t+φ1)P 2(1’)=E 28
i n (2πf2t+φ2)B3(t)=E5 El
in(2πf5z+φ3)B4(t)=E45in(2
πf4t+φ4)gl、l1i2.B!1、B4は各パ
イロット信号成分の振巾a (t)は雑音成分、tは正
の整数である。〕とすると、P1(t)は、τ1の周期
関数であり、Pl(t)=P 1 (t+(’−1)−
τ1〕(但し、1は正の整数)となるから、上記ローパ
スフィルタano出力y(t)oA−Dff換出力Ai
j t−r 1 aオきにN回加算するとP1パイロ
ット成分と雑音成分は。11j= Σ aij ・・・・・・・・・(5) 1=
1 Here, N×τ1 means the period during which synchronous addition is performed. j is an integer satisfying 1≦j≦τ1/τ0. Now, the output Y (t) of the low-pass filter aυ is expressed as Y(t)=P1(t
)+P2(t)+P5(t)+P4+g(t)...
・・・・・・(6) [However, Pl(t)=lI Bin
(2*f 1 t+φ1)P 2(1')=E 28
i n (2πf2t+φ2)B3(t)=E5 El
in(2πf5z+φ3)B4(t)=E45in(2
πf4t+φ4) gl, l1i2. B! 1, B4 is the amplitude a of each pilot signal component, (t) is a noise component, and t is a positive integer. ], P1(t) is a periodic function of τ1, and P1(t)=P 1 (t+('-1)-
τ1] (where 1 is a positive integer), the above low-pass filter ano output y(t)oA-Dff conversion output Ai
When adding N times to j tr 1 a, the P1 pilot component and noise component are:
+(i−1)、τ1〕 ・・・・・・・・・(7)とな
る。即ち1周波数f1のパイロット信号成分P1はN倍
となり、非周期性か周期τ1に対し非整数倍のノイズ成
分は高々7百倍にしかならず。+(i-1), τ1] ......(7). That is, the pilot signal component P1 of one frequency f1 is multiplied by N, and the noise component, which is non-periodic or a non-integral multiple of the period τ1, is only 700 times larger at most.
ノイズ成分に対してP1パイロット信号成分を正確に分
離できる。The P1 pilot signal component can be accurately separated from the noise component.
tた走査再生中のビデオトラックT2に配録されている
パイロット信号P2については、τ1×NXf2が整数
の場合は検出振巾は略零となるが非整数の場合には高々
2. I X 2 K 2程度になる。Regarding the pilot signal P2 recorded on the video track T2 during scan playback, if τ1×NXf2 is an integer, the detected amplitude will be approximately zero, but if it is a non-integer, the detected amplitude will be at most 2. It will be about I x 2 K 2.
また他の隣接トラックのパイロット信号成分P3につい
ても同様にY (t)のA−D変換出力を73個おきに
N回加算すると
(1−1)・τ3〕 ・・・・・・・・・(8)となる
。従ってヘッドがビデオトラック2のほぼ中央を走行し
ていて、B2が81やB3の数倍程度の場合においても
、N=16〜320程度で同期加算により微小な隣接ト
ラックのパイロット周波数成分が取り出せることが理解
できる。以上の説明で説明の簡単化のためτo ==
1 / f oとしたが、特に限定する必要はなく、τ
1の数分の1以下であればよい。従ってAD変換の標本
化周波数もfOである必要はなく1例えばfO/2に選
定して差しつかえない。Similarly, for the pilot signal component P3 of the other adjacent track, if the A-D conversion output of Y (t) is added every 73 times N times, (1-1)・τ3] ... (8) becomes. Therefore, even if the head is running approximately in the center of video track 2 and B2 is 81 or several times B3, it is possible to extract minute pilot frequency components of adjacent tracks by synchronous addition when N=16 to 320. I can understand. In the above explanation, to simplify the explanation, τo ==
1 / f o, but there is no need to limit it in particular, and τ
It suffices if it is less than a fraction of 1. Therefore, the sampling frequency of AD conversion does not need to be fO, and may be selected to 1, for example, fO/2.
次に上記第1.第2検出回路(210)(220)につ
き、第2図の回路図を参照しつつ説明する。両回路は共
に同じ基本回路構成である。この回路は、上記同期加V
回路の出力。Next, the above 1. The second detection circuits (210) and (220) will be explained with reference to the circuit diagram in FIG. Both circuits have the same basic circuit configuration. This circuit has the above synchronous addition V
Output of the circuit.
Bjチ Σ Aijから所望のパイロット信号局1=1
波数成分を分離出来るものであればよいので、簡単な積
和形式の相関回路を用いる。f7’l、ff12相関回
路(211)(221)は各パイロット信号の基準とな
る信号(正弦波)。A simple product-sum type correlation circuit is used as long as it can separate the desired pilot signal station 1=1 wave number component from Bjchi ΣAij. f7'l, ff12 correlation circuits (211) (221) are signals (sine waves) that serve as the reference for each pilot signal.
EmSin(2g−−0(j+/)) ・−・・・(9
1τm
〔但しmは1〜4までの整数〕をデジタル化したデータ
Kjl!を書込んだROM(21!1)(223)とこ
のデータと上記同期加算回路(110)(2t4)(2
24)及び乗算結果を加算する加算器(215)(22
5)を備える積和形式の相関回路で、前記110 Mの
データKjJと上記同期Aij!:0IFI関(ifI
PJ= ZBj、xj/ −−401j=1
〔但し+ N =τ1/τ01≦l≦M〕をめる演算を
行う。上述の如(ROM(213’)或は。EmSin(2g−−0(j+/)) ・−・・・(9
1τm [where m is an integer from 1 to 4] is digitized data Kjl! The ROM (21!1) (223) written with the above data and the synchronous addition circuit (110) (2t4) (2
24) and an adder (215) (22) that adds the multiplication results.
5), the 110 M data KjJ and the synchronous Aij! :0IFI Seki (ifI
An operation is performed to calculate PJ=ZBj, xj/--401j=1 [where +N=τ1/τ01≦l≦M]. As described above (ROM (213') or.
(223)に書込まれる基準信号中に直流成分が含まれ
ない場合には直流成分に対する基準(正弦波)信号の相
関値は零七なるので上記加算器(215)(225)の
出力をそo−t ’h比較回vg2CfIa入力とする
ことが出来るが1例えばシステム構成上各演算を全て正
の数で行いたい場合、前記基準信号Kijのアナログ値
は
〔但しBbは直流成分〕、となる故、相関演算値はこの
直流成分Bbの大きさによっては、入力信号Bjと基準
信号KjI!との間に波形の類似性がなくても直流成分
の影響で演算結果(相関値)が大きくなり誤動作の原因
となる。この様な場合にてlを1からMの範囲で変化さ
せたときの最大値及び最小値をめその差R=Pl!M−
P/mをとり、共に相関演算データ中に同程度に表われ
る直流成分を除去する。(212)(222)は前記相
関回路と相俟ってこの演算を行う直流分相殺回路である
。If the reference signal written in (223) does not contain a DC component, the correlation value of the reference (sine wave) signal with respect to the DC component is 07, so the outputs of the adders (215) and (225) are o-t'h Comparison time vg2CfIa can be input, but 1 For example, if it is desired to perform all operations with positive numbers due to the system configuration, the analog value of the reference signal Kij will be [However, Bb is a DC component]. Therefore, depending on the magnitude of this DC component Bb, the correlation calculation value is determined by the input signal Bj and the reference signal KjI! Even if there is no similarity in waveform between the two, the calculation result (correlation value) becomes large due to the influence of the DC component, causing malfunction. In such a case, when l is varied in the range of 1 to M, the maximum and minimum values are the difference R=Pl! M-
P/m is taken, and DC components that appear to the same extent in the correlation calculation data are removed. (212) and (222) are DC component cancellation circuits that perform this calculation in conjunction with the correlation circuit.
この様な相関回路を備える第1検出回路(210)K上
記第1同期加算回路(110)の出力Bjが入力として
印加されると、上記乗算器(214)には、データBj
の同期加算周期例えばτ1と同じ周期で読み出されるn
oM(215)のパイロット信号P1の基準正弦波のデ
ータKj/が読み出され同期的に入力される結果Bj
、KjJの乗算が行なわれる。乗算器(214)の出力
は加算器(215)に転送され逐次加算され。When the output Bj of the first synchronous addition circuit (110) is applied as an input to the first detection circuit (210) K having such a correlation circuit, the multiplier (214) receives the data Bj.
For example, n read out at the same period as τ1.
The reference sine wave data Kj/ of the pilot signal P1 of oM (215) is read out and synchronously inputted as a result Bj
, KjJ is performed. The output of the multiplier (214) is transferred to the adder (215) and added up sequentially.
Σ Bj 、KjI! なる出力としてとり出され。Σ Bj, KjI! It is extracted as an output.
j=1 比較回路圓に加えられ為。j=1 Added to the comparison circuit circle.
尚、各種演算を全て正数で行うシステムを採用する場合
には、直流成分が相関値に及ばず影響を考慮して、比較
回路■の前段にそれぞれ直流分相殺回路(212)(2
22)を介在せしめることは上述の如くである。上記比
較回1&2oTrcは、上記第1.第2相関回路(21
1)(221)の出力をデジタル値のままで同期的に比
較し、その結果をD−A変換した後、所定レベルまで増
巾してATF制御用のキャプスタンモータを駆動しその
回転位相を制御し、若しくはDTP制御用のバイモルフ
の駆動電圧を制御してヘッドのトラック巾方向の変移量
を制御する。In addition, when adopting a system in which all the various operations are performed using positive numbers, in consideration of the influence of the DC component on the correlation value, a DC component canceling circuit (212) (212) (2
22) is as described above. The above comparison times 1&2oTrc are the same as the above comparison times 1&2oTrc. Second correlation circuit (21
1) Synchronously compare the output of (221) as it is as a digital value, convert the result to D-A, and then amplify it to a predetermined level to drive the capstan motor for ATF control and change its rotational phase. The amount of displacement of the head in the track width direction is controlled by controlling the driving voltage of the bimorph for DTP control.
次に第4図を参照して1回路の簡易化を計った他の実施
例につき説明する。この実施例では、再生ヘッドの出力
が比較的長い間安定している場合には、181実施例に
おける両同期加算回路(110)(120)及び検出回
路(210)(220)を共用し1時分割的に使用し得
ることに着目したものである。Next, another embodiment in which one circuit is simplified will be described with reference to FIG. In this embodiment, when the output of the playback head is stable for a relatively long period of time, both the synchronous addition circuits (110) (120) and the detection circuits (210) (220) in the 181 embodiment are used in common. The focus is on the fact that it can be used in parts.
この回路の特徴は、同期加算回路(510)と検出回路
(320)が一系列のみ設けられて°いること、前記検
出回路(520)の出力の一方がレジスタメモリ(15
0)に加えられていること及び比較回路■の入力として
前記検出口@(320)の出力と前記メモリ(550)
の出力とが用いられていることである。他のローパスフ
ィルタ(lυ及びA−D変換回路fi2の構成は第2図
の実施例と同様であるので、pt下図番を対比するの留
め説明を割愛する。The features of this circuit are that only one series of the synchronous addition circuit (510) and the detection circuit (320) is provided, and that one of the outputs of the detection circuit (520) is connected to the register memory (15).
0) and the output of the detection port @(320) and the memory (550) as inputs of the comparison circuit
The output of The configurations of the other low-pass filters (lυ and A-D conversion circuit fi2) are the same as those in the embodiment shown in FIG. 2, so a description thereof will be omitted except for comparing the figure numbers below.
(510)同期加算回路 ・・・・・・(110)(5
11)加算器 ・・・・・・(111)(312)シフ
トレジスタ ・・・(112)(514)マルチプレク
サ ・・・(114)(313)アンドゲート ・・・
・・・(115)(320)検出回路 ・・・・・・(
210)(!l:50)相関回路 ・・・・・・(21
1)(515) ROM ・・・・・・(215)(3
14)乗算回路 ・・・・・・(214)(315)加
算回路 ・・・・・・(215)(312)直流分相殺
回路 ・・・(212)この様な構成でA−D変換回路
ttaの出力Aijが同期加算回路(511)に加算デ
ータとして加えられると、このデータは片方の隣接トラ
ックに記録されている検出すべきパイロット信号P1の
周期1/f1に関連する加算周間で1でN(例えば16
〜32)回同期加算された後に次段の検出回路<52O
)に入力として加えられる。検出回路020)は、同期
加算回路(510)の出力とROM(513)から読出
した前記パイロット信号P1に対応する基準(正弦波)
信号のデータとの間で相関演算を行いその結果pz=
Σ Bj 、KjI!をメモリ(350)に書込む。(510) Synchronous addition circuit ...... (110) (5
11) Adder ・・・(111)(312) Shift register ・・・(112)(514) Multiplexer ・・・(114)(313) AND gate ・・・
・・・(115)(320) Detection circuit ・・・・・・(
210) (!l:50) Correlation circuit (21
1) (515) ROM ...... (215) (3
14) Multiplying circuit (214) (315) Adding circuit (215) (312) DC component cancellation circuit (212) With this configuration, A-D conversion circuit When the output Aij of tta is added to the synchronous addition circuit (511) as addition data, this data is 1 in the addition period related to the period 1/f1 of the pilot signal P1 to be detected recorded in one adjacent track. and N (for example, 16
After ~32) times synchronous addition, the next stage detection circuit <52O
) is added as input. The detection circuit 020) outputs a reference (sine wave) corresponding to the output of the synchronous addition circuit (510) and the pilot signal P1 read from the ROM (513).
A correlation calculation is performed between the signal data and the result is pz= Σ Bj , KjI! is written into the memory (350).
j = 1
前記パイロット信号P1を検出するためのN回の同期加
算が終了すると、上記同期加算回路(310)はその同
期加算周期を直ちに他方の隣接トラックT3に記録され
ている検出すべきパイロット信号P3の周期1/f5に
関連する加算周期τ3に切換えてN(例えば16〜32
)回同期加算を行いその出力を次段の検出回路に入力と
して加える。上記検出回路(320)は、前記同期加算
回路の出力と、上記ROMから続出した前記パイロット
信号P3に対応する基準(正弦波)信号のデータとの間
で相関演算を行い、その結果を上記比較回路Caの一方
の入力端子に、他方の入力端子に加えられる上記メモリ
(!+50)から読出されるパイロット信号P1成分の
検出データと比較し得るタイミングで加えると同時に上
記メモリ(350)の内容を順次書換えてゆく。即ち、
比較のために順次続出されるパイロット信号P1に関す
る検出データに代えてパイロット信号P5に関する検出
データを・書込んでゆく。勿論メモリ容量を十分にとり
両パイロット信号P1.P3に関する検出データの続出
と畳込みを各々独立に行ってもよい。再生トラックがT
1或はT3であって、隣接トラック(′r2若しくは’
I’4)に記録されているパイロット信号がT2若しく
はT4である場合についても原理的に変りがないので説
明を割愛する。j = 1 When the N times of synchronous addition for detecting the pilot signal P1 is completed, the synchronous addition circuit (310) immediately adds the synchronous addition period to the pilot signal to be detected recorded in the other adjacent track T3. Switch to the addition period τ3 related to the period 1/f5 of P3 and add N (for example, 16 to 32
) times and the output is added as an input to the next stage detection circuit. The detection circuit (320) performs a correlation calculation between the output of the synchronous addition circuit and data of a reference (sine wave) signal corresponding to the pilot signal P3 successively output from the ROM, and compares the result with the above. The content of the memory (350) is applied to one input terminal of the circuit Ca at a timing that can be compared with the detection data of the pilot signal P1 component read from the memory (!+50) that is applied to the other input terminal. It will be rewritten one by one. That is,
For comparison, the detected data regarding the pilot signal P5 is written in place of the detected data regarding the pilot signal P1 which is successively output. Of course, sufficient memory capacity is provided for both pilot signals P1. The successive generation and convolution of detection data related to P3 may be performed independently. The playback track is T
1 or T3, and the adjacent track ('r2 or'
Even if the pilot signal recorded in I'4) is T2 or T4, there is no difference in principle, so the explanation will be omitted.
(へ)発明の効果
本発明は依れば、ローパスフィルタ部分を除き回路を全
てデジタル化し得るので、モノリシックIc化が極めて
容易となるため、工0の実装面積が低減でき、量産によ
りコスト低減が期待できる。(F) Effects of the Invention According to the present invention, the entire circuit except the low-pass filter part can be digitalized, making it extremely easy to create a monolithic IC, reducing the mounting area with zero manufacturing steps, and reducing costs through mass production. You can expect it.
また、再生信号中の基本周波数foをクロックとして動
作させることができるので、VTRセットの互換性、製
造バラツキ、経年変化、温度変動の影響は受けない。従
ってアナログ方式と比較してQを高くできるので、fH
の高調波成分の影響などを低減できる。更に全てデジタ
ルで処理するので無調整化が可能であり、NT80方式
、00工R方式の両方に適用できるという効果を享受し
得る。Furthermore, since the fundamental frequency fo in the reproduced signal can be used as a clock, it is not affected by VTR set compatibility, manufacturing variations, aging, and temperature fluctuations. Therefore, compared to the analog method, Q can be made higher, so fH
The effects of harmonic components can be reduced. Furthermore, since all processing is done digitally, no adjustments can be made, and the advantage is that it can be applied to both the NT80 system and the 00KR system.
181図乃至@4図は本発明に係り、$1図は要部回路
ブロック図、第2因は要部−実施回路図。
第6図は動作波形図、第4図は他の実施例の要部回路ブ
ロック図である。第5図及び第6図は従来例に係り、第
5図はトラック上の記録パターン図第6図は要部回路図
である。
Uυ・・・ローパスフィルタ、a’a・・・A−D変換
回路、■・・・キャンセル回路、(110)(120)
・・・第1、第2同期加算回路、(210)(220)
・・・第1、@2検出回路、 (20D・・比較回路。
出願人 三洋電機株式会社
代理人 弁理士 佐 舒 静 夫Figures 181 to 4 relate to the present invention, where Figure 1 is a block diagram of the main part and the second figure is a circuit diagram of the main part. FIG. 6 is an operating waveform diagram, and FIG. 4 is a main circuit block diagram of another embodiment. 5 and 6 relate to a conventional example, in which FIG. 5 is a recording pattern on a track and FIG. 6 is a main circuit diagram. Uυ...Low pass filter, a'a...A-D conversion circuit, ■...Cancel circuit, (110) (120)
...First and second synchronous addition circuits, (210) (220)
...1st @2 detection circuit, (20D...comparison circuit. Applicant: Sanyo Electric Co., Ltd., agent, patent attorney: Shizuo Sajo
Claims (1)
トークを避は得ぬ状態で密に記録される複数の並列トラ
ックに、順次異なる周波数のパイロット信号を主信号と
共に書込んだ記録媒体を再生する装置の再生ヘッドのト
ラッキング誤差検出回路において、再生信号から抽出し
た・パイロット信号をその周波数より十分小さい周波数
の基準信号でサンプリングすると共にデジタル信号に変
換するA−D変換回路と、該回路のデジタル信号出力を
再生すべきトラックに記録されているパイロット信号の
周期に同期してN(N>10)回同期加算する181同
期加算回路と、該回路の出力を百に減衰する回路と、該
回路の出力を上記A−D変換回路の出力から差引くキャ
ンセル回路と、該回路の出力をそれぞれ隣接トラック上
のパイロット信号の周期に同期して加算する2系列の同
期加算回路及びこの各加算回路の出力を比較する比較回
路を備えるトラッキング誤差検出回路。(1) Reproduction by a device that reproduces a recording medium in which pilot signals of different frequencies are sequentially written along with the main signal on multiple parallel tracks that are densely recorded in a state where crosstalk between adjacent tracks is unavoidable due to mistracking. The tracking error detection circuit of the head includes an A-D conversion circuit that samples the pilot signal extracted from the reproduced signal using a reference signal with a frequency sufficiently lower than that frequency and converts it into a digital signal, and reproduces the digital signal output of the circuit. 181 synchronous addition circuit that performs synchronous addition N (N>10) times in synchronization with the period of the pilot signal recorded on the track to be recorded, a circuit that attenuates the output of this circuit to 100, and the output of this circuit that A cancellation circuit that subtracts from the output of the A-D conversion circuit, a two-series synchronous addition circuit that adds the output of this circuit in synchronization with the period of the pilot signal on the adjacent track, and the output of each of these addition circuits are compared. A tracking error detection circuit including a comparison circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10084584A JPS60243849A (en) | 1984-05-18 | 1984-05-18 | Detecting circuit of tracking error |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10084584A JPS60243849A (en) | 1984-05-18 | 1984-05-18 | Detecting circuit of tracking error |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60243849A true JPS60243849A (en) | 1985-12-03 |
Family
ID=14284651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10084584A Pending JPS60243849A (en) | 1984-05-18 | 1984-05-18 | Detecting circuit of tracking error |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60243849A (en) |
-
1984
- 1984-05-18 JP JP10084584A patent/JPS60243849A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07107759B2 (en) | Rotating head PCM recorder | |
US4677504A (en) | Recording apparatus for video signal | |
JPH01264672A (en) | Tracking error signal generator | |
JPS60243849A (en) | Detecting circuit of tracking error | |
US5239245A (en) | Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr | |
JPH04249913A (en) | Digital notch filter | |
US5594602A (en) | Tracking error detecting circuit | |
JPS59141880A (en) | Automatic tracking method | |
JPS6173259A (en) | Tracking error detecting circuit | |
JPS60187961A (en) | Tracking error detecting circuit | |
JPS63222360A (en) | Magnetic recording and reproduction device | |
JP2658575B2 (en) | Tracking device | |
JP2991262B2 (en) | Magnetic recording / reproducing device | |
US5689383A (en) | Apparatus and method for correcting capstan load in slow speed reproduction mode | |
JPH0158567B2 (en) | ||
JP2784284B2 (en) | Magnetic recording / reproducing device | |
JPH087408A (en) | Tracking controller | |
JP2751638B2 (en) | Tracking servo device | |
JPS6168761A (en) | Tracking controller | |
JPH01298579A (en) | Pulse width modulation signal reproducing circuit | |
JPS61276174A (en) | Data detecting device | |
JPS5984367A (en) | Capstan servo circuit | |
JPH05298787A (en) | Tracking control device | |
JPS62243112A (en) | Tracking control device | |
JPS60219618A (en) | Tracking control system |