JPS60241302A - Power amplifier - Google Patents
Power amplifierInfo
- Publication number
- JPS60241302A JPS60241302A JP59096411A JP9641184A JPS60241302A JP S60241302 A JPS60241302 A JP S60241302A JP 59096411 A JP59096411 A JP 59096411A JP 9641184 A JP9641184 A JP 9641184A JP S60241302 A JPS60241302 A JP S60241302A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- inverter power
- digital
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、音声信号用の電力増幅器に関し、特に、効率
が高く、その結果、損失や発熱量が少なく、小型化する
のに好適な電力増幅器に関するものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a power amplifier for audio signals, and in particular to a power amplifier that has high efficiency, has low loss and heat generation, and is suitable for miniaturization. It is related to.
音声信号用の電力増幅器では、高効率を確保するためＢ
級増幅とするものが多い。しかし第１因に示す特性図か
らも明らかなように、効率の良いとされるＢ級増幅器に
おいても、その低出力比時の効率は、高出力比時の効率
と比較して極めて悪い。In power amplifiers for audio signals, B is used to ensure high efficiency.
There are many things that are class amplification. However, as is clear from the characteristic diagram shown in the first factor, even in a class B amplifier that is considered to be highly efficient, its efficiency at low output ratios is extremely poor compared to its efficiency at high output ratios.
その結果、出力段で熱損失による発熱を伴ない、これに
応じて電源回路を大容量なものとする必要があり、また
、発生した熱を逃がすため大型の放熱フィンを必要とす
る。このため従来の電力増幅器では、それ自体を小型化
するのが極めて困難であるという欠点を有する。As a result, heat is generated at the output stage due to heat loss, and the power supply circuit must have a correspondingly large capacity, and large heat dissipation fins are required to dissipate the generated heat. For this reason, conventional power amplifiers have the disadvantage that it is extremely difficult to miniaturize them.
Ｂ級増幅器において、高出力比時の高い効率 −を常時
維持できるように、出力段の電源電圧を可変にし、出力
音声信号のピーク値よシ最少限必要な電圧分だけ高くな
るように前記電源電圧を制御してやれば、音声信号をク
リップすることなく、かつ、効率の良ηＢ級増幅器が得
られることになる。In class B amplifiers, in order to maintain high efficiency at high output ratios, the power supply voltage of the output stage is made variable, and the power supply voltage is adjusted so that the peak value of the output audio signal is raised by the minimum necessary voltage. By controlling the voltage, an efficient ηB class amplifier can be obtained without clipping the audio signal.
このために、Ｂ級増幅器用の電源回路として、そのＤＣ
出力電圧を、信号の入力レベルに応じて制御できるイン
バータ電源を使用することが提案され比。For this reason, as a power supply circuit for a class B amplifier, its DC
It is proposed to use an inverter power supply that can control the output voltage depending on the input level of the signal.
しかし、一般に、音声信号は時間と共に急激に変化する
のに対し、前記インバータ電源のＩ）Ｃ出力電圧の入力
レベルに応答する立ち上がシ速度には限界があるので、
入力レベルに応じ次電源電圧の制御は極めて困難であシ
、実用化は不可能であった。However, while audio signals generally change rapidly over time, there is a limit to the rise speed in response to the input level of the I)C output voltage of the inverter power supply.
It was extremely difficult to control the next power supply voltage according to the input level, and it was impossible to put it into practical use.
そこで、音声信号を所定時間遅延させることによシ、入
力レベルに対応した電源電圧制御を行なうことが提案さ
れた。このような提案に基づく、従来のＢ級電力増幅器
の一例を、第２図のブロック図に示す。Therefore, it has been proposed to control the power supply voltage in accordance with the input level by delaying the audio signal for a predetermined period of time. An example of a conventional class B power amplifier based on such a proposal is shown in the block diagram of FIG.
第２図において、１は信号源、２は入力信号のピーク値
を検出し、これをインバータ電源５の制御端子に出力す
るレベル検出器、３はレベル検出器２を通過した音声信
号を予定時間だけ遅らせる遅延回路、４はインバータ電
源５より供給されるＤＣ電圧を作動電源とするＢ級電力
増幅器、５はそのＤＣ出力電圧が入力信号のピーク値に
応じて制御されるインバータ電源である。In Fig. 2, 1 is a signal source, 2 is a level detector that detects the peak value of the input signal and outputs it to the control terminal of the inverter power supply 5, and 3 is the audio signal that has passed through the level detector 2 for a scheduled time. 4 is a class B power amplifier whose operating power is a DC voltage supplied from an inverter power supply 5, and 5 is an inverter power supply whose DC output voltage is controlled according to the peak value of the input signal.
動作時には、信号源１で発生した音声信号をレベル検出
器２に導き、入力信号のピーク値を検出する。そして、
その検出値が電圧制御インバータ電源５の制御端子に入
力されることによって、同インバータ電源５のＤＣ出力
電圧が入力信号のピーク値に応じて制御される。In operation, the audio signal generated by the signal source 1 is guided to the level detector 2 to detect the peak value of the input signal. and,
By inputting the detected value to the control terminal of the voltage controlled inverter power supply 5, the DC output voltage of the inverter power supply 5 is controlled according to the peak value of the input signal.
一方、レベル検出器２を通過した音声信号は、遅延回路
３に入力され、前記インバータ電源５の立ち上が）応答
に要する時間を得るために必要な時間−通常は数１０μ
ＩＯ間だけ遅延される。On the other hand, the audio signal that has passed through the level detector 2 is input to the delay circuit 3, and the time required to obtain the response time (startup of the inverter power supply 5) is usually several tens of μ.
Delayed only during IO.
遅延回路３で遅延させられた音声信号は、前記インバー
タ電源５よシ供給され、るＩ）Ｃ電圧を作動電源とする
Ｂ級電力増幅器４に入力され増幅される。The audio signal delayed by the delay circuit 3 is supplied from the inverter power supply 5, and is input to and amplified by the class B power amplifier 4 whose operating power is the I)C voltage.
このようにして、Ｂ級電力増幅器４の電源電圧が、入力
音声信号のレベルに応じて制御されるので前動率動作が
確保されるようになり交。In this way, the power supply voltage of the class B power amplifier 4 is controlled according to the level of the input audio signal, so that forward rate operation is ensured.
しかし、この場合、遅延回路３は、数１０μＩの遅延時
間を得るために、 ＬＣネットワーク等を用いて構成さ
れてい次。それ故に、 ＬＣネットワークのインダクタ
ーに使用するフェライト等の磁化特性のため、遅延信号
に波形ひずみが生ずるという欠点があった。However, in this case, the delay circuit 3 is constructed using an LC network or the like in order to obtain a delay time of several tens of μI. Therefore, due to the magnetization characteristics of ferrite and the like used in the inductor of the LC network, there is a drawback that waveform distortion occurs in the delayed signal.
″また、実用１得られる１０μ秒程度の遅延時間に対応
するには、インバータ電源の発振周波数を数１００ＪＪ
ｒｚとすることが必要であシ、これによって、長波、中
波帯への放送、通信などに対する妨害が生じてしまう欠
点がおった。この妨害を防止するためには、二重、三重
のシールドを必要とし、部品点数が増加するばかシでな
く、装置が大型５重量化し、コスト高となる欠点を生じ
ていた。``Also, in order to correspond to the delay time of about 10 microseconds that can be obtained in practical use, the oscillation frequency of the inverter power supply must be increased to several hundred JJ.
rz, which has the drawback of causing interference with broadcasting and communication in the long wave and medium wave bands. In order to prevent this interference, double or triple shielding is required, which not only increases the number of parts but also increases the size and weight of the device, resulting in high costs.
（発明の目的〕
本発明は、上記従来の問題点に着目してなされたもので
、その目的は、入力信号の波形ひずみを除去し、シール
ド等を不要化して部品点数を少なくシ、シかも、高効率
化を達成することのできる電力増幅器を提供することに
ある。(Object of the Invention) The present invention has been made by focusing on the above-mentioned conventional problems, and its purpose is to eliminate waveform distortion of input signals, eliminate the need for shielding, etc., and reduce the number of parts. The object of the present invention is to provide a power amplifier that can achieve high efficiency.
本発明は、入力信号をデジタル信号の形で記憶するＲＡ
Ｍ （ランダム・アクセス・メモリ）と、前記デジタル
信号のレベルに応じた制御信号に基づいて、その出力電
圧が制御されるインバータ電源と、前記インバータ電機
の制御用デジタル信号よりも予定時間遅延して、前記駆
から読出されたデジタル信号をアナログ信号に変換する
ＤＡ変換器（デジタル・アナログ変換器）と、前記ＤＡ
変換器のアナログ出力を供給され、前記インバータ電源
の出力電圧によって作動するＢ級増幅器とによって構成
される。The present invention provides an RA that stores input signals in the form of digital signals.
M (random access memory), an inverter power supply whose output voltage is controlled based on a control signal corresponding to the level of the digital signal, and an inverter power supply whose output voltage is controlled with a scheduled time delay from the digital signal for controlling the inverter electric machine. , a DA converter (digital-to-analog converter) that converts the digital signal read from the drive into an analog signal;
and a class B amplifier supplied with the analog output of the converter and operated by the output voltage of the inverter power supply.
本発明の一実施例のブロック図を第６図に示し、その作
動概要を順次説明する。第３因中１は、音声信号などの
アナログ信号源、６ｄ、アナログ／デジタル信号源、４
は、インバータ電源５Ａよシ供給されるＸ電圧を電源と
するＢ級電力増幅器、５Ａは、入力信号のデジタル値に
応じてＤＣ出力電圧が制御されるインバータ電源、８は
、入力アナログ信号の周波数特性を制限し、調整するバ
ンドパスフィルタ（ＢＰＦ） 、 ９ ｈ、 前記入力
アナログ信号の最大振幅を制限し、ノイズの発生を防止
するリミッタである。A block diagram of an embodiment of the present invention is shown in FIG. 6, and an outline of its operation will be sequentially explained. Among the third factors, 1 is an analog signal source such as an audio signal, 6d, an analog/digital signal source, 4
is a class B power amplifier whose power source is the X voltage supplied from the inverter power supply 5A, 5A is an inverter power supply whose DC output voltage is controlled according to the digital value of the input signal, and 8 is the frequency of the input analog signal. Band pass filter (BPF) for limiting and adjusting characteristics, 9h, A limiter for limiting the maximum amplitude of the input analog signal and preventing noise generation.
１０は、アナログ信号をデジタル信号に変換するＡＤ変
換器、１２は、入力信号をデジタル信号の形で記憶する
ＲＡＭ、１５は、デジタル信号をアナログ信号に変換す
るＤＡ変換器、１４は、前記ＤＡ変換器の出力アナログ
信号を減衰して増幅器４に供給すると共に、前記の減衰
量をデジタル量として出力する（例えば、１６ボジシ、
ン・４ビ。10 is an AD converter that converts an analog signal into a digital signal, 12 is a RAM that stores an input signal in the form of a digital signal, 15 is a DA converter that converts a digital signal into an analog signal, and 14 is the DA converter. The output analog signal of the converter is attenuated and supplied to the amplifier 4, and the attenuation amount is output as a digital amount (for example, 16
N4V.
トの）デジタル付連動ボリウムである。This is an interlocking volume with digital function.
１５は、ＲＡＭ １２からの読出し出力および前記デジ
タル付連動ボリウム１４のデジタル出力値を用いて、後
述するように、入力信号の波高値に相当するデジタル量
の演算を行ない、これを前記インバータ電源５Ａの制御
信号として出力する演算部、１６は、前記インバータ電
源５Ａ、ＡＤ変換器１０、ＲＪ１２． ＤＡ変換器１３
などの動作を制御スルコントローラである。15 uses the readout output from the RAM 12 and the digital output value of the digital interlocking volume 14 to calculate a digital amount corresponding to the peak value of the input signal, as described later, and calculates the digital amount corresponding to the peak value of the input signal. A calculation unit 16 outputs a control signal as a control signal for the inverter power supply 5A, the AD converter 10, the RJ 12. DA converter 13
It is a suru controller that controls operations such as.
また、７は、前記信号源１および６を選択するスイッチ
、１１は、入力信号がアナログ信号かデジタル信号かに
応じて切シ換えられるスイッチである。Further, 7 is a switch for selecting the signal sources 1 and 6, and 11 is a switch that is switched depending on whether the input signal is an analog signal or a digital signal.
信号源１または６からの、アナログ信号は、選択スイ、
チア、ＢＰＦ８およびリミッタ９を通った後、アナログ
デジタル変換器１０でデジタル信号に変換されてＲＡＭ
１２に記憶される。また、アナログ／デジタル信号源
６からのデジタル信号は、直接に、切換えスイッチ１１
を経てＲＡＭ １２に記憶される。The analog signal from signal source 1 or 6 can be selected using the selection switch,
After passing through the filter, BPF 8 and limiter 9, it is converted into a digital signal by an analog-to-digital converter 10 and stored in the RAM.
12 is stored. Further, the digital signal from the analog/digital signal source 6 is directly transmitted to the changeover switch 11.
The data is then stored in the RAM 12.
ＲＡＭ １２に記憶され元デジタル信号はコントローラ
１６の制御の下に、順々に演算部１５へ読出される。な
お、この場合、デジタル信号の全ビットを読み出す必要
はなく、上位から任意数ビット（例えば、４ビツト）の
みを読出すようにすることができる。The original digital signals stored in the RAM 12 are sequentially read out to the arithmetic unit 15 under the control of the controller 16. In this case, it is not necessary to read out all bits of the digital signal, and only an arbitrary number of bits (for example, 4 bits) from the higher order can be read out.
また、一方、前記Ｒ・伎１２に記憶されたデジタ左信号
は予定時間（インバータ電源５Ａの立上りに必要な時間
）だけ遅延して、矢張りコントローラ１６の制御の下に
、順々に演算部１５へ読出される。ＤＡ変換器１３は、
そのデジタル信号をアナログ信号に変換する。このアナ
ログ信号はデジタル付連動ボリウム１４を介して、Ｂ級
電力増幅器４に供給され、増幅後に出力される。In addition, on the other hand, the digital left signal stored in the R signal 12 is delayed by a scheduled time (the time required for the inverter power supply 5A to start up), and is sent to the calculation units one after another under the control of the arrow controller 16. 15. The DA converter 13 is
Convert that digital signal to an analog signal. This analog signal is supplied to the class B power amplifier 4 via the digital interlocking volume 14, and is output after being amplified.
前記デジタル付連動ボリウム１４は、入力されたアナロ
グ信号を減衰すると共に、その減衰量を表わすデジタル
信号を、この例では４ビツトで演算部１５に供給する。The digital interlocking volume 14 attenuates the input analog signal and supplies a digital signal representing the amount of attenuation to the arithmetic unit 15 in 4 bits in this example.
演算部１５では、その出力−すなわち、インバータ電源
５Ａに供給される制御信号を、実際にＢ級増幅器４に入
力されるアナログ信号の波高値に対応させるように、各
サンプル値ごとにつぎの演算を行なう。The calculation unit 15 performs the following calculation for each sample value so that its output, that is, the control signal supplied to the inverter power supply 5A, corresponds to the peak value of the analog signal actually input to the class B amplifier 4. Do the following.
前記演算の結果得られ几デジタル値は、インバータ電源
５Ａに供給され、そこでアナログ僅に変換され、インバ
ータ電源５Ａの電圧制御用信号として使用される。The digital value obtained as a result of the above calculation is supplied to the inverter power supply 5A, where it is converted into an analog signal and used as a voltage control signal for the inverter power supply 5A.
なお、前記演算の際に、割シ切れずに剰余が出たときは
、すべて桁上げするのが実用的である。さらに、演算結
果には、数チのマージンを加え七やるのが良い。It should be noted that in the above calculation, if a remainder is generated without being divisible, it is practical to carry all the remainders. Furthermore, it is a good idea to add a margin of several inches to the calculation result.
インバータ電源５Ａは、演算部１５から供給された電圧
制御信号に応じてその出力電圧を変化させるので、Ｂ級
増幅器４は常に、その入力アナログ信号の波高値レベル
に応じた最適の電動作電圧で駆動されることになり、高
い効率を保持することができる。Since the inverter power supply 5A changes its output voltage according to the voltage control signal supplied from the calculation section 15, the class B amplifier 4 always operates at the optimum operating voltage according to the peak level of the input analog signal. As a result, high efficiency can be maintained.
（１） 前述の実施例において、デジタル付連動ボリウ
ム１４を省略する場合には、演算部１５も省略できるこ
とは明らかであシ、さらに、デジタル付連動ボリウム１
４を省略しない場合でも、演算部１５Ｆｉ省略可能であ
る。後者の場合にはデジタル付連動ボリウム１４による
減衰量だけ、Ｂ級増幅器４の動作電圧が高過ぎることに
なるが、入力信号の変化に対する動作電源電圧の立上り
応答は十分に確保されるので、従来技術の欠点は改善さ
れ、電力増幅器の高効率化や、長波・中波帯への妨害除
去を実現することができる。(1) In the above-described embodiment, if the digital interlocking volume 14 is omitted, it is obvious that the calculation section 15 can also be omitted;
Even if 4 is not omitted, the arithmetic unit 15Fi can be omitted. In the latter case, the operating voltage of the class B amplifier 4 will be too high by the amount of attenuation caused by the digital interlocking volume 14, but since the rising response of the operating power supply voltage to changes in the input signal will be sufficiently ensured, The technology's shortcomings can be improved, making power amplifiers more efficient and eliminating interference in the long-wave and medium-wave bands.
（２） 演算部１５では、入力信号の波高値に相轟する
デジタル量が得られれば良いから、前記デジタル量は、
ＲＡＭ１２に一旦記憶した後に再び読み出すのではなく
、ＲＡＭ１２の入力側から直接取シ込んでもよい。(2) Since the calculation unit 15 only needs to obtain a digital quantity that resonates with the peak value of the input signal, the digital quantity is
Instead of temporarily storing the data in the RAM 12 and then reading it again, the data may be directly imported from the input side of the RAM 12.
（３） デジタル付連動ボリウム１４を、 ＡＤ変換器
１０よシも前に設け、減衰された信号を、ＲＡＭ１２に
記憶してもより０このようにすれば、演算部１５は不要
となる。(3) The digital interlocking volume 14 is also provided in front of the AD converter 10, and the attenuated signal can be stored in the RAM 12. If this is done, the calculation section 15 will be unnecessary.
以上説明したように、本発明によれば、インバータ電源
の充分な立ち上がシ時間を得て、かつ、入力信号のピー
ク値よシ最少限必要な電圧だけ高くなるようＤＣ出力電
圧を制御できるので、入力信号の波形ひずみを除去し、
高効率のＢ級電力増幅器を得ることができる。As explained above, according to the present invention, it is possible to obtain sufficient startup time for the inverter power supply and to control the DC output voltage so that it is higher than the peak value of the input signal by the minimum necessary voltage. So, remove the waveform distortion of the input signal,
A highly efficient class B power amplifier can be obtained.
高効率であることから、特別の大型電源を必要とするこ
ともなければ、さらには、大容量放熱フィンを必要とす
ることもない。したがって１、電力増幅器自体を小型化
、軽量化とすることができる。Since it is highly efficient, it does not require a special large power supply or large-capacity heat dissipation fins. Therefore, 1. The power amplifier itself can be made smaller and lighter.
また、本発明によれば、入力信号をデジタル信号の形で
Ｌηに記憶させ、予定時間遅延させて読み出すことによ
シ、必要な遅延時間を得ているので、インバータ電源の
発振周波数を、長波・中波に対する妨害を生じないよう
な値に選ぶことが可能であシ、その結果、妨害除去のた
めのシールド等が不要となシ、よシ一層の小型軽量化を
達成することができる。Furthermore, according to the present invention, the necessary delay time is obtained by storing the input signal in the form of a digital signal in Lη and reading it out with a scheduled time delay. - It is possible to select a value that does not cause interference to medium waves, and as a result, there is no need for a shield for removing interference, and further reduction in size and weight can be achieved.
第１図は、Ｂ級増幅器の出力比に対する効率を示す特性
図、第２図は、従来のＢ級電力増幅器の一例を示すブロ
ック図、第３図は本発明の一実施例ブロック図である。
１・・・アナログ信号源 ２・・・レベル検出器３・・
・遅延回路 ５，５Ａ・・・インバータ電源６・・・ア
ナログ／デジタル信号源
８・・・バンドパスフィルタ（ＢＰＦ）９・・・リミッ
タ １ｏ・・・ＡＤ変換器１２・・・ＲＡＭ １３・・
・ＤＡ変換器１４・・・デジタル付連動ボリウム
１５・・・演算部 １６・・・コントローラ鵡人昶士高
橋明夫
閑２図Fig. 1 is a characteristic diagram showing efficiency versus output ratio of a class B amplifier, Fig. 2 is a block diagram showing an example of a conventional class B power amplifier, and Fig. 3 is a block diagram of an embodiment of the present invention. . 1...Analog signal source 2...Level detector 3...
・Delay circuit 5,5A...Inverter power supply 6...Analog/digital signal source 8...Band pass filter (BPF) 9...Limiter 1o...AD converter 12...RAM 13...
・DA converter 14...Digital interlocking volume 15...Calculation section 16...Controller Akio Takahashi
Claims (1)
Ｍ（ランダム・アクセス・メモリ）と、前記デジタル信
号のレベルに応じた制御信号に基づいて、その出力電圧
が制御されるインバータ電源と、前記インバータ電源の
制御に用いられるデジタル信号よ〕も予定時間遅延して
前記ＲＡＭから読出されたデジタル信号を、アナログ信
号に変換するＩ）Ａ変換器と、前記ＤＡ変換器のアナ四
グ出力を供給され、前記インバータ電源の出力電圧によ
って作動するＢ級増幅器とを具備したことを特徴とする
電力増幅器。 （２） 前記インバータ電源の制御用デジタル信号は、
前記ＲＡＭに一旦記憶された後に読出されたものである
ことを特徴とする特許請求の範囲第１項記載の電力増幅
器。 （３） 前記インバータ電源の制御用デジタル信号は、
入力信号のレベルを表わすデジタル値の上位節ビット値
であることを特徴とする特許請求の範囲第１項又は、ｊ
ｌ！２項記載の電力増幅器。 （４１前記予定時間は、インバータ電源の立上シ応答時
間にほぼ等しいことを特徴とする特許かに記載の電力増
幅器。 （ω 入力信号をデジタル信号の形で記憶する駆と、前
記デジタル信号のレベルおよび信号減衰量に応じた制御
信号に基づいて、その出力電圧が制御されるインバータ
電源と、前記インバータ電源の制御に用いられるデジタ
ル信号よりも予定時間遅延して前記ＲＡＭから読出され
たデジタル信号を、アナログ信号に変換するＤＡ変換器
と、前記１）Ａ変換器のアナログ信号出力を減衰するボ
リウムと、前記ボリウムの出力を供給され、前記インバ
ータ電源の出力電圧によって作動するＢ級増幅器と、前
記減衰量に相当するデジタル値を発生する手段とを具備
し、前記インバータ電源の出力電圧は、デジタル信号の
レベルに相当するデジタル値および減衰量に相当するデ
ジタル値の積に基づいて制御されることを特徴とする電
力増幅器。 （６） 前記インバータ電源の制御用デジタル信号は、
前記ＲＡＭに一旦記憶され几後に読出されたものである
ことを特徴とする特許請求の範囲第５項記載の電力増幅
器。 （７） 前記インバータ電源の制御のための、デジタル
信号のレベルに相当するデジタル値は、入力信号のレベ
ルを表わすデジタル値の上位ルビット値であることを特
徴とする特許請求の範囲第５項ま比は＃！６項記載の電
力増幅器。[Claims] (1) RJ4 that stores input signals in the form of digital signals
M (random access memory), an inverter power supply whose output voltage is controlled based on a control signal corresponding to the level of the digital signal, and a digital signal used to control the inverter power supply]. an I) A converter that converts a digital signal read out from the RAM with a delay into an analog signal; and a class B amplifier that is supplied with the analog output of the DA converter and is operated by the output voltage of the inverter power supply. A power amplifier characterized by comprising: (2) The digital signal for controlling the inverter power supply is:
The power amplifier according to claim 1, wherein the power amplifier is read out after being once stored in the RAM. (3) The digital signal for controlling the inverter power supply is:
Claim 1, or j
l! The power amplifier according to item 2. (41) The power amplifier according to the patent, characterized in that the scheduled time is approximately equal to the start-up response time of the inverter power supply. An inverter power supply whose output voltage is controlled based on a control signal according to a level and an amount of signal attenuation, and a digital signal read out from the RAM with a scheduled time delay than the digital signal used to control the inverter power supply. a DA converter that converts the 1) into an analog signal, a volume that attenuates the analog signal output of the 1) A converter, and a class B amplifier that is supplied with the output of the volume and is operated by the output voltage of the inverter power supply. means for generating a digital value corresponding to the attenuation amount, and the output voltage of the inverter power supply is controlled based on the product of the digital value corresponding to the level of the digital signal and the digital value corresponding to the attenuation amount. A power amplifier characterized in that: (6) the digital signal for controlling the inverter power supply is
6. The power amplifier according to claim 5, wherein the power amplifier is temporarily stored in the RAM and read out later. (7) The digital value corresponding to the level of the digital signal for controlling the inverter power supply is a higher rubit value of the digital value representing the level of the input signal. The ratio is #! The power amplifier according to item 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096411A JPS60241302A (en) | 1984-05-16 | 1984-05-16 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096411A JPS60241302A (en) | 1984-05-16 | 1984-05-16 | Power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60241302A true JPS60241302A (en) | 1985-11-30 |
Family
ID=14164224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096411A Pending JPS60241302A (en) | 1984-05-16 | 1984-05-16 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241302A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0279694A2 (en) * | 1987-02-20 | 1988-08-24 | Victor Company Of Japan, Limited | Audio amplifier |
| EP0431201A1 (en) * | 1989-06-30 | 1991-06-12 | Nippon Telegraph And Telephone Corporation | Linear transmitter |
| GB2360410A (en) * | 2000-03-18 | 2001-09-19 | Univ Bristol | An amplifier in which the input signal is delayed to allow time for the power supply to adjust to a level which minimises power loss |
-
1984
- 1984-05-16 JP JP59096411A patent/JPS60241302A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0279694A2 (en) * | 1987-02-20 | 1988-08-24 | Victor Company Of Japan, Limited | Audio amplifier |
| US4873493A (en) * | 1987-02-20 | 1989-10-10 | Victor Company Of Japan, Ltd. | Audio amplifier |
| EP0431201A1 (en) * | 1989-06-30 | 1991-06-12 | Nippon Telegraph And Telephone Corporation | Linear transmitter |
| GB2360410A (en) * | 2000-03-18 | 2001-09-19 | Univ Bristol | An amplifier in which the input signal is delayed to allow time for the power supply to adjust to a level which minimises power loss |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100134620A (en) | System and method of reducing power consumption for audio playback | |
| RU96122053A (en) | LINEAR POWER AMPLIFIER DEVICE AND METHOD FOR ELIMINATING AN INTERMODULATION SIGNAL OF LINEAR POWER AMPLIFIER DEVICE | |
| JPS6130453B2 (en) | ||
| JP2005223717A (en) | Audio amplifier | |
| US6714073B2 (en) | Predistortion type distortion compensation amplification apparatus | |
| US20070052556A1 (en) | Adaptive filtering | |
| JPS60241302A (en) | Power amplifier | |
| JP2773524B2 (en) | Digital mobile radio receiver | |
| GB2360410A (en) | An amplifier in which the input signal is delayed to allow time for the power supply to adjust to a level which minimises power loss | |
| EP1066680A1 (en) | Predistorter | |
| JP2008048262A (en) | Switching amplifier unit | |
| US7206563B1 (en) | Reduction of radio frequency interference (RFI) produced by switching amplifiers | |
| US4092608A (en) | Electronic circuitry | |
| US7720448B2 (en) | Signal generation power management control system for portable communications device and method of using same | |
| US7816980B2 (en) | Audio power amplifier using virtual ground and method of processing signal in the audio power amplifier | |
| JP2006238256A (en) | Amplifying apparatus | |
| JP3875138B2 (en) | 1-bit signal amplifier, control method therefor, and audio equipment equipped with the same | |
| JPH03255710A (en) | Power amplifier | |
| JP3819965B2 (en) | Transmission circuit and automatic transmission power adjustment method | |
| SU1631584A1 (en) | Device for magnetic analogue signals recording | |
| JPH05267963A (en) | Audio reproducing system | |
| JP2576687B2 (en) | Amplitude modulation transmitter | |
| JPH06224672A (en) | Power amplifier | |
| JPS6051305A (en) | Power amplifier | |
| JP2001068945A (en) | Power amplifier |