JPS60229342A - N type silicon wafer with through hole and manufacture thereof - Google Patents

N type silicon wafer with through hole and manufacture thereof

Info

Publication number
JPS60229342A
JPS60229342A JP59085793A JP8579384A JPS60229342A JP S60229342 A JPS60229342 A JP S60229342A JP 59085793 A JP59085793 A JP 59085793A JP 8579384 A JP8579384 A JP 8579384A JP S60229342 A JPS60229342 A JP S60229342A
Authority
JP
Japan
Prior art keywords
type silicon
hole
silicon wafer
etching
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59085793A
Other languages
Japanese (ja)
Inventor
Shiyousuke Hagiwara
萩原 ▲しよう▼介
Yasuo Takayama
康夫 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sord Computer Systems Inc
Sord Computer Corp
Original Assignee
Sord Computer Systems Inc
Sord Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sord Computer Systems Inc, Sord Computer Corp filed Critical Sord Computer Systems Inc
Priority to JP59085793A priority Critical patent/JPS60229342A/en
Publication of JPS60229342A publication Critical patent/JPS60229342A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N30/00Investigating or analysing materials by separation into components using adsorption, absorption or similar phenomena or using ion-exchange, e.g. chromatography or field flow fractionation
    • G01N30/02Column chromatography
    • G01N30/60Construction of the column
    • G01N30/6095Micromachined or nanomachined, e.g. micro- or nanosize

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Treatment Of Liquids With Adsorbents In General (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To perform the pattern formation of a semiconductor layer accurately and easily by a method wherein a through hole is provided at least on a part of the surface which comes in contact with an N type silicon semiconductor layer of high donor density. CONSTITUTION:A capillary column groove 2 and a thermal conductivity detector 4 connected to the groove 2 are formed on the mirror surface of a silicon wafer 1. The holes 3 and 8 provided penetrating the wafer 1 are connected to one end of the groove 2 and the end part of the groove 7. The hole 3 is communicated to the source of carrier gas through the intermediaries of a gas measuring pipe, a sample introducing device, a pressure adjusting device and the like, and the hole 3 is used as an entrance hole 3. A hole 8 is used as an exhaust hole 8 of the exhaust gas coming from the detector 4. A groove 5 to be used for a film-like resistor and a through hole 6 to be used for the insertion of a terminal are formed on the detector 4. An extremely accurate etching can be performed by forming an N type silicon semiconductor layer of high donor density on the etching region of an N type silicon wafer.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、貫通孔、特に精密な寸法の貫通孔を有するシ
リコンウェハに関し、特に、ポータプルなキャピラリー
〃スクロマトグラフイ分析用のシリコン基板に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a silicon wafer having through holes, particularly through holes of precise dimensions, and particularly relates to a silicon substrate for portable capillary chromatographic analysis. .

(ロ) 従来技術 シリコンウェハの表面に、キャピラリーカラム用の溝及
びシリコンウェハを貝通釘るキャピラリーカラム入口用
の孔を有するへ・ヤビラリー〃スクロマトグラブ装置用
基板は、既に公知である。
(B) Prior Art A substrate for a chromatograph device, which has a capillary column groove and a capillary column inlet hole through which the silicon wafer is inserted, is already known.

ところで、このようなキャピラリーカラム用の溝及び貫
通孔をシリコンウェハ面−Lに形成する場合、従来は、
キャピラリーカラム形状のエツチング領域或は貫通孔を
形成する領域を残して、口形シリコンウェハ面を、高温
トで水蒸気処理し、二酸化ケイ素保護膜(Sin2)を
シリコンウェハ面に形成させて、このシリコンウェハを
工7チング処理して形成していた。
By the way, when forming such grooves and through holes for capillary columns on the silicon wafer surface L, conventionally,
The surface of the mouth-shaped silicon wafer is treated with water vapor at a high temperature, leaving an etched region in the shape of a capillary column or a region in which through holes are to be formed, to form a silicon dioxide protective film (Sin2) on the surface of the silicon wafer. It was formed by a 7-etching process.

しかし、10ないし20μlの浅い溝と400ないし5
00μlというシリコンウェハの厚さ1こ相当する長さ
を有する貫通孔とを、エツチング処理により形成するに
は、浅い溝を、異ノブ性のエツチング剤である7フ化水
素酸溶液でエツチング処理して形成し、貫通化を、異り
性工ンナング削の水酸化カリウム溶液でエツチング処理
して形成していた。
However, shallow grooves of 10 to 20 μl and 400 to 50 μl
In order to form a through hole having a length of 00 μl, which is equivalent to one thickness of a silicon wafer, by etching, a shallow groove is etched with a 7-hydrofluoric acid solution, which is an etching agent with different properties. The perforation was formed by etching with a potassium hydroxide solution used for different etching.

しかし、シリコンウェハ面に二酸化ケイ素保護膜を形成
する場合、この丁、酸化ケイ素保護膜は、0.5ないし
1μlと薄いために、ピンホールが生じ易く、しかも、
n形シリコンウェハにおけるn形半導体を形成する不純
物成分すなわちドナーの分布が一様でないために、エツ
チング速度が一様でないところ、長時間に亘すニ種類の
エツチング剤で処理すると、そのエツチング率の@整が
難しく、従来の方法では、・J′法公差が大きくなり、
キャピラリーカラムに適する一様な溝や貫通孔の形成は
困難であり、また、再現性に乏しいものであった。
However, when forming a silicon dioxide protective film on a silicon wafer surface, this silicon oxide protective film is as thin as 0.5 to 1 μl, so pinholes are likely to occur.
Because the distribution of impurity components, that is, donors that form the n-type semiconductor in the n-type silicon wafer is not uniform, the etching rate is not uniform, but when treated with two types of etching agents for a long period of time, the etching rate changes. @ It is difficult to align, and with the conventional method, the J' method tolerance becomes large,
Forming uniform grooves and through holes suitable for capillary columns is difficult and has poor reproducibility.

(ハ) 目 的 本発明者らは、従来法における問題点を解決すべく、シ
リコンウェハのエツチング処理技術の研究を進めた結果
、ドナー濃度の^いn形シリコン半導体層とこの層に比
してドナー濃度の低いn形シリコン半導体層とを有する
シリコンウェハのエツチングの際に、ドナー濃度の畠い
n形シリコン半導体層の方が、ドナー濃度が低いn形シ
リコン半導体層に比較してエンチングされ易いことを発
見した。しかもn形シリコンウェハ面へのドナー濃度の
高いn形シリコン半導体層の俣様形成は、正確かつ容易
に行えるところから、本発明に到達した。
(C) Purpose In order to solve the problems in the conventional method, the present inventors conducted research on etching processing technology for silicon wafers, and as a result, an n-type silicon semiconductor layer with a high donor concentration and a When etching a silicon wafer having an n-type silicon semiconductor layer with a low donor concentration, the n-type silicon semiconductor layer with a high donor concentration is etched more than the n-type silicon semiconductor layer with a low donor concentration. I discovered something easy. Moreover, the present invention has been achieved because it is possible to accurately and easily form an n-type silicon semiconductor layer having a high donor concentration on the surface of an n-type silicon wafer.

すなわち、本発明は、超精密で加工精度の高いn形シリ
コンウェハのエツチング方法を提供するものである。ま
た、本発明は、高精能のポケットサイズ、或は、ポータ
プルのキャピラリーガスクロマトグラフィ分析装置用の
キャピラリーカラム用のシリコン基板のS!遣に適した
シリコンウェハのエツチング方法を提供するものである
That is, the present invention provides a method of etching an n-type silicon wafer with ultra-precision and high processing accuracy. Furthermore, the present invention provides S! The present invention provides a method for etching silicon wafers suitable for etching.

(ニ) 発明の構成 本発明は、ドナー濃度の高いn形シリコン半導体層に接
する面を少(ともその一部に有する貫通孔を具備するこ
とを特徴とするn形シリコンウェハ、並びに、一方の面
から他方の面に連続するドナー濃度の^いn形シリコン
半導体層を有するn形シリコンウェハをエツチング処理
することを特徴とする貫通孔を具備するn形シリコンウ
ェハの製造方法にある。
(D) Structure of the Invention The present invention provides an n-type silicon wafer characterized by having through-holes in at least a portion of the surface in contact with an n-type silicon semiconductor layer having a high donor concentration, and one of the n-type silicon wafers. A method of manufacturing an n-type silicon wafer having through-holes is provided, which comprises etching an n-type silicon wafer having an n-type silicon semiconductor layer with a high donor concentration continuous from one surface to the other.

本発明において、ドナー濃度の高いn形シリコン半導体
層とは、rl形シリコンウェハのドナー濃度よりもドナ
ー濃度の高い層をいう。
In the present invention, an n-type silicon semiconductor layer with a high donor concentration refers to a layer with a donor concentration higher than that of an RL-type silicon wafer.

本発明において、n形シリコンウェハに形成されるドナ
ー濃度の高いn形シリコン半導体層のドナーは、例えば
、リン、砒素、アンチモン等の周期表\l族のドーパン
トであるが、この他にも、n形シリコン半導体層を形成
するものであればドナーとして使用できる。
In the present invention, the donor of the n-type silicon semiconductor layer with high donor concentration formed on the n-type silicon wafer is, for example, a dopant of group I of the periodic table such as phosphorus, arsenic, or antimony, but in addition to these, Any material that forms an n-type silicon semiconductor layer can be used as a donor.

キャピラリーカラム用に形成される貫通孔は、キャビフ
リークロマトグラフ装置において、キャピラリーカラム
の一般に使用できる寸法のものであり、例えば、幅0.
2ないし0.5*zに対応する大きさのものである。
The through-hole formed for the capillary column has a size that can generally be used for a capillary column in a cavity-free chromatography device, for example, a width of 0.5 mm.
The size corresponds to 2 to 0.5*z.

本発明において、この貫通孔用に、一方の面から他方の
面に連続するドナー濃度の高いn形シリコン層を形成す
るには、例えば、シリコンウェハの鏡面側とその反対側
の面から、夫々、正確に位置決めをして、例えば、リン
、砒素、アンチモン等の■族ドーパントすなわちドナー
をドーピングして行うのが、ドーピングに要する時間が
短縮でトるので好ましい。
In the present invention, in order to form an n-type silicon layer with a high donor concentration that is continuous from one surface to the other for this through hole, for example, from the mirror side of the silicon wafer and from the opposite side, respectively. It is preferable to accurately position and dope with a Group 1 dopant, ie, a donor, such as phosphorus, arsenic, or antimony, because the time required for doping can be shortened.

本発明において使用されるエツチング剤としては、何れ
のエツチングも使用できるが、溝及び孔の輪郭を精密に
形成する一ヒでは、特に、異方性エツチング剤が使用さ
れる。
Although any etching agent can be used in the present invention, an anisotropic etching agent is particularly used to precisely form the contours of grooves and holes.

異方性エツチング剤としては、例えば、E l) l’
として知られているエチレンノアミン、ピロカテコール
及び水の混合物、水酸化ナトリウム水溶液、並びに、水
酸化カリウム水溶液のようなアルカリ水溶液、特に、熱
アルカリ水溶液が好ましいものとしてあげられる。
Examples of anisotropic etching agents include E l) l'
Preference is given to aqueous alkaline solutions, especially hot aqueous alkaline solutions, such as mixtures of ethylenenoamine, pyrocatechol, and water, known as pyrocatechol, aqueous sodium hydroxide, and aqueous potassium hydroxide.

しかし、これらの外にも、HNAエンチ剤、つまり、弗
酸、硝酸、酢酸の混合物が使用できる。
However, besides these, HNA quenching agents, ie mixtures of hydrofluoric acid, nitric acid and acetic acid, can be used.

異方性エツチングをn形シリコンウェハ鏡面に施す場合
、n形シリコンウェハ鏡面が、面指数+1001の面で
あると、例えば、正方形、艮り形にエツチングされるが
、面指数+1111の而では菱形にエツチングされるの
で、面指数1100117)面を使用するのが好ましν
1゜ 本発明におけるエツチング処理は、所定域tこドナー濃
度の高いn形シリコン半導体層を形成したTl形シリコ
ンウニ/)を、エツチング剤に接触させて行う。異方性
エツチング処理の場合には、ピラミッド形にエツチング
されるので、形成された溝の周囲にドナー濃度が高11
n形シリコン半導体層が残留することとなる。エツチン
グ速度を増加させるときは、n形シリコンツエノ為とド
ナー濃度1.t^いn形シリコン半導体層の間−二、直
流電圧を11加して行うのがよい。この場合には、ドナ
ー濃度の^いn形シリコン半導体層を陽極に接続して、
加熱下にエツチング処理を行うのが好まい1゜(ホ) 
実施例 第1図は、本発明のキャピラリークロマトグラフ装置の
カラム用基板の一実施例の平面図であI)、第2図は、
本発明のキャピラリークロマトグラフ装置のカラム用基
板で91遺したキャピラリーカラムの一例の部分断面図
である6第3図は、本発明のキャピラリークロマトグラ
フ装置のカラム用基板の製法の一実施例を示す図である
When performing anisotropic etching on the mirror surface of an n-type silicon wafer, if the mirror surface of the n-type silicon wafer is a surface with a surface index of +1001, it will be etched into, for example, a square or a rectangular shape, but if the surface index is +1111, it will be etched into a diamond shape. Therefore, it is preferable to use a surface with a surface index of 1100117).
1. The etching process in the present invention is carried out by bringing the Tl type silicon urchin (T1), on which an n type silicon semiconductor layer with a high donor concentration is formed in a predetermined area, into contact with an etching agent. In the case of anisotropic etching, the etching is performed in a pyramid shape, so the donor concentration is high around the grooves formed.
The n-type silicon semiconductor layer will remain. When increasing the etching rate, increase the donor concentration to 1. It is preferable to apply a DC voltage of 11 to 100 nm between the n-type silicon semiconductor layers. In this case, an n-type silicon semiconductor layer with a low donor concentration is connected to the anode,
It is preferable to perform etching treatment under heating 1° (E)
Embodiment FIG. 1 is a plan view of an embodiment of the column substrate of the capillary chromatography device of the present invention, and FIG.
FIG. 3 is a partial cross-sectional view of an example of a capillary column 91 made up of a column substrate for a capillary chromatograph apparatus of the present invention. FIG. It is.

以下、これらの図を参照して、本発明を説明するが、本
発明は、これらの説明によって、何ら限定されるもので
はない。
Hereinafter, the present invention will be explained with reference to these figures, but the present invention is not limited by these explanations.

シリコンウェハ1の鏡面、例えば、面指数11001面
上に、幅400ないし500μl、深さ10ないし20
μ置の大きさで、キャピラリーカラム溝2及びキャビフ
リーカラム溝に接続する熱伝導度検出器4の徘ガス流路
溝7を形成すると共に、シリコンウェハ1を貫通して設
けられる孔3及び8は、夫々、キャピラリーカラム12
の一方の端及び徘〃ス流路溝7の端に接続する。1ti
J記貫通孔3は、ガス計量管、試料導入装置、圧力調整
装置等を介してキャリヤーガス源(共に図示されていな
い、)に連通し、キャピラリーカラム入口孔3とされる
6一方、前記貫通孔8は、熱伝導度検出器からの排出ガ
スの排出口8とされる。熱伝導度検出器には、例えば、
サーミスタ又は白金フィルム状抵抗体用の溝5及びこれ
らサーミスタ又は白−&フィルム等の端子挿通用の貫通
孔6が形成される。
On the mirror surface of the silicon wafer 1, for example, the surface index 11001, a width of 400 to 500 μl and a depth of 10 to 20 μl are deposited.
The holes 3 and 8 are formed by penetrating the silicon wafer 1 and have a size of about 10 μm, and form the wandering gas flow path groove 7 of the thermal conductivity detector 4 that connects to the capillary column groove 2 and the cavity free column groove. , respectively, capillary column 12
and the end of the wandering channel groove 7. 1ti
The J-marked through hole 3 communicates with a carrier gas source (both not shown) via a gas metering tube, a sample introduction device, a pressure adjustment device, etc., and serves as a capillary column inlet hole 3. 8 is an exhaust port 8 for exhaust gas from the thermal conductivity detector. Thermal conductivity detectors include, e.g.
A groove 5 for a thermistor or a platinum film resistor and a through hole 6 for insertion of a terminal such as the thermistor or a platinum film are formed.

このように、溝2.5及び7並びに溝に接続する貫通孔
3.6及び8が形成されたシリコンウェハ1の面に、例
えば、パイレックスガラス#1i10を接着して、〃ス
クロマトグラフ装置のキャビフリーカラム及び検出器部
分が形djlされる。
In this way, for example, Pyrex glass #1i10 is adhered to the surface of the silicon wafer 1 in which the grooves 2.5 and 7 and the through holes 3.6 and 8 connected to the grooves are formed, and the cavity of the schromatographic apparatus is The free column and detector parts are shaped.

シリコンウェハ1の面に、キャピラリーカラムに適する
、幅400ないし500μl及び深さ10ないし20μ
屑の寸法の一様な溝及び400ないし500μlの孔を
形成するには、この寸法で所定形状域にドナー濃度が高
いn形シリコン屑を形成し、これを電解エツチングして
行われる。
On the side of the silicon wafer 1, a width of 400 to 500 μl and a depth of 10 to 20 μl, suitable for a capillary column.
In order to form grooves and holes of 400 to 500 .mu.l with uniform chip size, n-type silicon chips with this size and high donor concentration are formed in a predetermined shape area and then electrolytically etched.

電解エツチング装置11には、加熱装置12を有する電
解槽13を用い、前記口形シリコンウェハ1のドナー濃
度が高いD形シリコン半導体屑を接続具】6で接続して
陽極とし、白金板14を陰極として、水酸化カリウム水
溶液を電解液15とし、0.5ボルトの直流電圧及び8
0℃前後の温度に一定に保たれた電解温度で電解による
エツチングを行う。この電解エツチングにおけるr1形
/リコンウエハ1とドナー濃度が1’;Jlいn形ンリ
フン半導体屑9のエツチング率は、溝かにドナー濃度の
高いn形シリコン半導体M9の方か高率であり、口形シ
リコンウェハ1とドナー濃度の高いn形シリコン半導体
層9とではエツチング速度の(−で大きく相違しており
、キャピラリーカラム溝2のエツチング加工では、口形
シリコンウェハ1の工/チングによる溶失分は、液密を
維持側るトで無視できる量であるから、口形シリコンウ
ェハに特別な保111Nを用いる必要がない。
The electrolytic etching device 11 uses an electrolytic bath 13 having a heating device 12, and connects the D-type silicon semiconductor scrap with a high donor concentration of the mouth-shaped silicon wafer 1 with a connector 6 to serve as an anode, and the platinum plate 14 as a cathode. As, potassium hydroxide aqueous solution is used as electrolyte 15, DC voltage of 0.5 volts and 8
Electrolytic etching is performed at a constant electrolytic temperature of around 0°C. In this electrolytic etching, the etching rate of the r1-type/recon wafer 1 and the n-type semiconductor chip 9 with a donor concentration of 1' is higher than that of the n-type silicon semiconductor M9 with a higher donor concentration in the groove, and The etching rate of the silicon wafer 1 and the n-type silicon semiconductor layer 9 with a high donor concentration is significantly different in terms of (-). Since the amount is negligible for maintaining liquid tightness, there is no need to use a special retainer 111N for the mouth-shaped silicon wafer.

このようにして、エツチング加重されたシリコンウェハ
1には、例えば、溝2の形成部には、幾分かドナー濃度
が高いn形シリコン半導体哨が残留することになる。
In this way, in the silicon wafer 1 which has been subjected to etching stress, n-type silicon semiconductor trenches having a somewhat high donor concentration remain, for example, in the portion where the groove 2 is formed.

(へ)効 果 本発明の口形シリコンウェハのエツチング処理法は、例
えば、400ないし500μ肩という大きい寸法の孔を
、ドナー濃度が商いn形シリコン半導体層を、口形シリ
コンウェハのエンチング領域に形成側ることによっ゛6
極めて正確にエツチングすることかできる。しかも、こ
のようにして、エンチング領域と非エツチング領域にお
けるエツチング速度比の顕著な差を利用するために、更
に、過酷な電解エツチング法を適用しても、エツチング
精度の低トをきたすようなことに主らずに済み、特別な
エツチング速度調整手段等を考慮する必要がなくなる。
(f) Effect: The method of etching a mouth-shaped silicon wafer according to the present invention can form holes with a large size of, for example, 400 to 500 μm, in the etched region of the mouth-shaped silicon wafer, by forming holes with a donor concentration of about 100 μm or more. By doing so ゛6
It can be etched with great precision. Moreover, even if a severe electrolytic etching method is applied to take advantage of the remarkable difference in etching rate ratio between the etched region and the non-etched region, the etching accuracy will be reduced. Therefore, there is no need to consider special etching speed adjustment means.

本発明のn形シリコンウェハのエツチング処理法は、特
に、〃スクロマトグラフ5!c置用のシリコン基板、特
に、ポケットサイズのキャピラリーガスクロマトグラフ
装置のシリコン基板の製作に適するものである。
The etching method for n-type silicon wafers of the present invention is particularly applicable to the method of etching a n-type silicon wafer. The present invention is suitable for manufacturing silicon substrates for storage, especially pocket-sized capillary gas chromatograph devices.

このように、本発明のn形シリコンウェハのエンチング
処理法によって、超精密級の加工精度が保たれるために
、高性能のキャピラリーカラムを、再現性よく、多量に
供給できることとなり、ポケットサイズのガス分析装置
、特に、ガスクロマトグラフィ分析装置を、安価に提供
することができる。
As described above, the method of enching n-type silicon wafers of the present invention maintains ultra-precision processing accuracy, making it possible to supply high-performance capillary columns in large quantities with good reproducibility, and to supply pocket-sized gas Analyzers, particularly gas chromatography analyzers, can be provided at low cost.

したがって、いちいち試料採取して分析室に、tで持ち
帰ることなく、その場て・、例りば、集会場、地下鉄、
石油暖房室等の密閉された場所での分析が容易となるた
め1こ、酸素欠乏等による事故を未然に防止することが
できる。
Therefore, instead of collecting samples one by one and taking them back to the analysis room by t, you can collect them on the spot, for example, at a gathering place, on the subway, etc.
Since analysis can be easily performed in a closed place such as an oil heating room, it is possible to prevent accidents caused by oxygen deficiency, etc.

本発明は、ポータプル或はポケッタブルなサイズで、高
性能のガス分析装置を提供するものであり、その影響は
大きい。
The present invention provides a high-performance gas analyzer that is portable or portable, and has a great impact.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明のn形シリコンウェハの一実施例のキ
ャピラリークロマトグラフ装置のカラム用基板の一実施
例の平面間であり、第2図は、本発明のn形シリコンウ
ェハの別の一実施例のキャピラリークロマトグラフ装置
のカラム用基板の部分断面図である。 第3図は、本発明のn形シリコンウェハ、特に、キャピ
ラリークロマトグラフ装置のカラム用基板についての製
法の一実施例を示す図て゛ある。 1はシリコンウェハ、2はキャピラリーカラム溝、3は
キャピラリーカラム人[1孔、4は熱1ム導6は端子挿
通孔、7は排ガス流路溝、8は排出口9はドナー濃度が
高いn形シリコン半導体層、10は〃ラス板、11は電
解エツチング装置、12は加熱装置、13は電解槽、1
4は陰極、15は電解液、16は電解用接続共である。 第1図 (
FIG. 1 shows the planes of an embodiment of the column substrate of a capillary chromatography apparatus using an n-type silicon wafer of the present invention, and FIG. 2 shows another embodiment of the n-type silicon wafer of the present invention. FIG. 2 is a partial cross-sectional view of a column substrate of a capillary chromatography device according to an example. FIG. 3 is a diagram showing an embodiment of the method for manufacturing an n-type silicon wafer of the present invention, particularly a column substrate for a capillary chromatography device. 1 is a silicon wafer, 2 is a capillary column groove, 3 is a capillary column [1 hole, 4 is a thermal conductor 6 is a terminal insertion hole, 7 is an exhaust gas flow groove, 8 is an exhaust port 9 is an n-type silicon with a high donor concentration 1 is a semiconductor layer; 10 is a lath plate; 11 is an electrolytic etching device; 12 is a heating device; 13 is an electrolytic bath;
4 is a cathode, 15 is an electrolytic solution, and 16 is a connection for electrolysis. Figure 1 (

Claims (1)

【特許請求の範囲】 1、ドナー濃度の高いn形シリコン半導体層に接する面
を少くともその一部に有する貫通孔を具備することを特
徴とするn形シリコンウェハ。 2、−−−)jの面から他方の面に連続するドナー濃度
の烏いn形シリコン半導体層を有するn形シリコンウェ
ハをエツチング処理することを特徴とする貫通孔を具備
するn形シリコンウェハの製造方法。
[Claims] 1. An n-type silicon wafer comprising a through hole having at least a part of its surface in contact with an n-type silicon semiconductor layer having a high donor concentration. 2. ---) An n-type silicon wafer having through-holes characterized by etching an n-type silicon wafer having an n-type silicon semiconductor layer with a rough donor concentration that is continuous from the surface of j to the other surface. manufacturing method.
JP59085793A 1984-04-27 1984-04-27 N type silicon wafer with through hole and manufacture thereof Pending JPS60229342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59085793A JPS60229342A (en) 1984-04-27 1984-04-27 N type silicon wafer with through hole and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59085793A JPS60229342A (en) 1984-04-27 1984-04-27 N type silicon wafer with through hole and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS60229342A true JPS60229342A (en) 1985-11-14

Family

ID=13868762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59085793A Pending JPS60229342A (en) 1984-04-27 1984-04-27 N type silicon wafer with through hole and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS60229342A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310122A (en) * 1987-05-27 1988-12-19 シーメンス、アクチエンゲゼルシヤフト Method of forming hole or trench in n-type doped silicon layer or substrate
US4935040A (en) * 1989-03-29 1990-06-19 The Perkin-Elmer Corporation Miniature devices useful for gas chromatography
US5087275A (en) * 1987-09-22 1992-02-11 Thomson-Csf Electrochemical sensor having microcavities
US5720798A (en) * 1996-04-30 1998-02-24 Hewlett-Packard Company Micromachined analyte trap for gas phase streams

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310122A (en) * 1987-05-27 1988-12-19 シーメンス、アクチエンゲゼルシヤフト Method of forming hole or trench in n-type doped silicon layer or substrate
US5087275A (en) * 1987-09-22 1992-02-11 Thomson-Csf Electrochemical sensor having microcavities
US4935040A (en) * 1989-03-29 1990-06-19 The Perkin-Elmer Corporation Miniature devices useful for gas chromatography
US5720798A (en) * 1996-04-30 1998-02-24 Hewlett-Packard Company Micromachined analyte trap for gas phase streams

Similar Documents

Publication Publication Date Title
US4062750A (en) Thin film electrochemical electrode and cell
US4764797A (en) Chemical-sensitive semiconductor device
US4671852A (en) Method of forming suspended gate, chemically sensitive field-effect transistor
US7225683B2 (en) Composition pulse time-of-flight mass flow sensor
US4961833A (en) Field-effect transistor-type semiconductor sensor
JP3001104B2 (en) Sensor structure and method of manufacturing the same
Murakami et al. Integration of enzyme-immobilized column with electrochemical flow cell using micromachining techniques for a glucose detection system
JP3151816B2 (en) Etching method
JPS6197572A (en) Manufacture of semiconductor acceleration sensor
Van Den Berg et al. A micro-volume open liquid-junction reference electrode for pH-ISFETs
CN106093150A (en) A kind of self assembly graphene field effect cast biochemical sensor manufacture method
JPS60229342A (en) N type silicon wafer with through hole and manufacture thereof
Kaplan et al. A novel fabrication method of capillary tubes on quartz for chemical analysis applications
US7601233B2 (en) Electrochemical gas sensor with passage for receiving gas
JPH0460219B2 (en)
Domanský et al. Present state of fabrication of chemically sensitive field effect transistors—Plenary lecture
JPS60230056A (en) Substrate for column of capillary chromatograph device and its production
JPS60229340A (en) N type silicon wafer with through hole and manufacture thereof
EP0149330A1 (en) ISFET Sensor and method of manufacture
CN212277151U (en) Transmission electron microscope high-resolution in-situ temperature difference chip
JPS60230057A (en) Substrate for column of capillary chromatograph device and its production
DeAbreu et al. Thirty two-gold-electrode-array thin-layer flow cell
Zhang et al. Batch fabrication of miniaturized Ag/AgCl reference electrode with ion exchanging micro-nano-pores by silicon-base double-side anisotropic etching process
JPS6097676A (en) Semiconductor pressure sensor and manufacture thereof
Schmidt et al. Application of wet chemical selective etch techniques to the fabrication of thin silicon detectors