JPS6022592B2 - Control method and control circuit for power converter - Google Patents

Control method and control circuit for power converter

Info

Publication number
JPS6022592B2
JPS6022592B2 JP54042629A JP4262979A JPS6022592B2 JP S6022592 B2 JPS6022592 B2 JP S6022592B2 JP 54042629 A JP54042629 A JP 54042629A JP 4262979 A JP4262979 A JP 4262979A JP S6022592 B2 JPS6022592 B2 JP S6022592B2
Authority
JP
Japan
Prior art keywords
degrees
phase
controlled rectifier
circuit means
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54042629A
Other languages
Japanese (ja)
Other versions
JPS54148225A (en
Inventor
ハ−バ−ト・ウイリアム・ウイス
ポ−ル・マ−チン・エスペレイジ
ロ−レン・ハインズ・ウオ−カ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US05/895,188 external-priority patent/US4164015A/en
Priority claimed from US05/894,970 external-priority patent/US4156896A/en
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS54148225A publication Critical patent/JPS54148225A/en
Publication of JPS6022592B2 publication Critical patent/JPS6022592B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/162Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
    • H02M7/1623Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
    • H02M7/1626Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit with automatic control of the output voltage or current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/162Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
    • H02M7/1623Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 この発明は全般的に静止電力変換装置並びにその動作方
法、更に具体的に云えば、中性点枝路に制御整流器(サ
ィリスタ)を持つ変換装置の応答を改善する方法、並び
にブリッジ形変換装置に使われる制御整流器(サィリス
タ)の導電を開始する予定の順序の点弧パルスを発生す
る改良された点弧制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION This invention relates generally to static power converters and methods of operation thereof, and more specifically to methods for improving the response of converters having controlled rectifiers (thyristors) in the neutral branch. , and an improved firing control circuit for generating a sequence of firing pulses to initiate conduction of a controlled rectifier (thyristor) used in a bridge-type converter.

交流電源から直流負荷に給電する電力変換装置並びにそ
の動作方法は周知である。
BACKGROUND OF THE INVENTION Power conversion devices that supply power from an AC power source to a DC load and methods of operating the same are well known.

こういう装置が出力直流電圧の大きさを制御する様にな
っていて、2象限以上で動作することが出来る。6パル
ス式ブリッジ形変換器が典型的な1例である。
This type of device is designed to control the magnitude of the output DC voltage and can operate in two or more quadrants. A six-pulse bridge transducer is a typical example.

然し、こういう回路は、出力電力が低い時は、負荷電圧
のリップル含有量が比較的大きいことを特徴とし、更に
、動作範囲全体にわたって、ブリッジ装置の全ての整流
器を常に完全に制御することが要求される。この装置の
力率は、出力電力が低い時には比較的よくないことが知
られている。負横が譲導性であって、電動機負荷の場合
の様に、負荷電流が連続的である煩向を持つ時、フリー
ホィーリング・ダイオードを追加することにより、負荷
電圧のリップルを少なくすると共に、出力電力が低い時
の力率が改善されることも知られている。然し、こうい
う変換器は、第4象限動作が出来ず、制御の範囲が限ら
れている。こういう原理並びに交流から直流への(AC
/DC)電力変換装置に関する詳しいことが、1971
年にジョン・ワイリ−・アンド・サンズ・インコーポレ
ーテツドから出版されたB.R.ペリーの著書「サイリ
スタ・フエーズ・コントロールド・コン/ゞ−ターズ・
アンド・サィクロコンバーターズ」に記載されている。
詳しいことについてはこの著書を参照されたい。誘導性
負荷に給電する6パルス式位相制御サィリスタ・ブリッ
ジ形変換器の入力力率は、負荷の両端に後続された正及
び負の母線から交流系統の中性点に接続された2つのサ
ィリスタを余分に付け加えることにより、低電圧動作の
時に改善することが出来ることも知られている。この形
式並びにその基本的な回路が特願昭52一14618び
号に記載されている。この出願で図面について後で説明
するが、この特願昭に記載されている様なブリッジ形変
換器が、第1象限で、低い直流出力電圧で連続的な電流
で動作している時、サイクル中に、両方の中性点回路に
ある夫々のサィリスタが導電する期間がある。
However, such circuits are characterized by a relatively high ripple content in the load voltage when the output power is low and, moreover, require perfect control of all rectifiers of the bridge device at all times over the entire operating range. be done. It is known that the power factor of this device is relatively poor at low output power. When the negative side is conductive and the load current tends to be continuous, as in the case of motor loads, adding a freewheeling diode reduces the ripple in the load voltage. It is also known that the power factor is improved when the output power is low. However, such converters are not capable of fourth quadrant operation and have a limited range of control. This principle and the change from alternating current to direct current (AC
/DC) Details regarding power converters were published in 1971.
B., published by John Wiley & Sons, Incorporated in 2013. R. Perry's book ``Thyristor Phase Controlled Control
and Cycloconverters”.
Please refer to this book for more details. The input power factor of a six-pulse phase-controlled thyristor bridge converter feeding an inductive load is determined by two thyristors connected to the neutral point of the AC system from the positive and negative busbars followed across the load. It is also known that adding redundancies can improve low voltage operation. This type and its basic circuit are described in Japanese Patent Application No. 52-14618. As will be explained with reference to the drawings later in this application, when a bridge type converter such as that described in this application is operated in the first quadrant with a continuous current at a low DC output voltage, the cycle There is a period during which the respective thyristors in both neutral point circuits conduct.

この動作様式では、交流電力系統が側略されるので、直
流出力電圧波形に出力電力がゼロであることを表わす平
坦なスポットが現われ、その結果、装置が第1象限動作
から第4象限動作に切換わる時の電圧の反転の際、輸送
の遅れ又は遅延時間が生ずる。この発明は制御整流器を
使うブリッジ形変換器を動作させる改良された方法を対
象とする。この発明はサィリスタ・ブリッジ形変換器を
動作させる改良された点弧制御回路をも対象とする。従
って、この発明の目的は、多相交流電源と負荷との間で
の電力の伝達を制御する方法を提供することである。
In this mode of operation, the AC power system is bypassed, resulting in a flat spot in the DC output voltage waveform representing zero output power, which causes the device to transition from first quadrant operation to fourth quadrant operation. Upon voltage reversal when switching, a transport delay or lag time occurs. The present invention is directed to an improved method of operating a bridge type converter using a controlled rectifier. The invention is also directed to an improved ignition control circuit for operating a thyristor bridge transducer. SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method for controlling the transfer of power between a multiphase AC power source and a load.

この発明の別の目的は、多相電源と負荷との間で電力を
伝達する電力変換器でサィリスタの制御を改善すること
である。別の目的は、比較的低い電力レベルで勤作する
、電流が連続する装置で、電力変換器の動作を改善する
方法を提供することである。
Another object of the invention is to improve the control of thyristors in power converters that transfer power between a multiphase power source and a load. Another object is to provide a method for improving the operation of power converters in continuous current devices operating at relatively low power levels.

別の目的は、複数個の別々の動作様式にわたって電力変
換器の動作を改善すると共に、各様式の間で自動的に滑
らかに切換えが出釆る様にする手段を提供することであ
る。
Another object is to provide a means for improving the operation of a power converter across a plurality of separate modes of operation and allowing automatic and smooth switching between each mode.

別の目的は、比較的低い電力レベルで電流が連続する様
式で動作している時、電圧の反転の際に装置の応答を改
善する様にした、改良された点弧制御回路を用いてAC
/DC電力変換器を動作させる方法を提供することであ
る。
Another object is to use an improved ignition control circuit to improve the response of the device during voltage reversals when operating in a continuous current fashion at relatively low power levels.
The present invention provides a method for operating a DC power converter.

この発明の一面では、前述の目的を達成する為、多才目
(3相)交流電源から負荷へ供給される電力を制御する
方法が、中性点枝路の制御整流器(サイリス夕)を含め
て、ブリッジ形変換器を構成する制御整流器(サィリス
タ)の導電期間を選択的に制御する。
In one aspect of the invention, in order to achieve the foregoing objects, a method for controlling power supplied to a load from a multi-purpose (three-phase) AC power supply includes a controlled rectifier in the neutral branch. , selectively controls the conduction period of a controlled rectifier (thyristor) constituting a bridge-type converter.

この発明の動作方法は、対中性点相電圧の間の電気的な
位相変位の期間の少なくとも半分の間、各相枝路にある
各々の制御整流器を相次いで導電させ、その後直ちに夫
々の中性点枝路の制御整流器をその期間の残りの部分の
間導電させる。3相系統では、各相枝路の各々の制御整
流器は少なくとも電気角60oで導寵させ、その後直ち
に関連した中性点枝路の制御整流器を1200期間の残
りの部分の間導電させる。
The method of operation of the invention comprises sequentially conducting each controlled rectifier in each phase branch for at least half the period of electrical phase displacement between the phase voltages to neutral, and then immediately The control rectifier of the point branch is conductive for the remainder of the period. In a three-phase system, each controlled rectifier in each phase branch conducts at least 60 degrees electrical angle, and immediately thereafter the associated neutral branch controlled rectifier conducts for the remainder of the 1200 period.

この動作により、正及び負の中性点枝路にある制御整流
器が同時に導電することが防止される。更にこの発明で
は、前述の目的を達成する為、中性点を持つ多相交流電
源と負荷との間に結合されたブリッジ形変換器の制御整
流器(サィリスタ)を個別に導露させる為、アナログ指
令信号に応答する改良された点弧制御回路を提供する。
This action prevents the control rectifiers in the positive and negative neutral branches from conducting at the same time. Furthermore, in order to achieve the above-mentioned object, this invention uses analog An improved ignition control circuit responsive to command signals is provided.

この制御回路は、交流電源に結合されていて、該交流電
源に応答して、相対的な時間関係が多相交流電源の相電
圧に関係して一定である様な、一組の時間関係論理信号
を発生する手段と、変換器の各相枝路にあるサイリスタ
と同数だけあって、予定数の前記一定の時間関係を持つ
論理信号に選択的に結合され、各相電圧の半サイクルよ
り長い期間にわたって周期的に繰返す、時間的に変化す
る勾配特性を持つ夫々の点弧基準波形を発生し、相次ぐ
波形の期間の一部分は互いに重なり合う勾配特性を持つ
様にして、任意のサィリスタが隣合った2つの点弧基準
波形に応答して点弧される様にする複数個の波形発生器
と「該複数個の波形発生器並びにアナログ指令信号に結
合されていて、点狐基準波形の振幅変化特性とアナログ
指令信号との比較に応答して一組の時間的に可変の論理
信号を発生する回路手段と「前記各紙の一定の時間関係
を持つ論理信号及び時間的に可変の論理信号に結合され
ていて、予定の論理制御アルゴリズムに従って前記論理
信号を組合せ、点狐信号を発生して該点弧信号を前記サ
ィリスタに印加するディジタル論理回路とを有する。3
相ブリッジ形変換器では、6つの波形発生器を用い「
これらが互いに600離れた「2400の負の勾配の傾
斜電圧を発生する。
The control circuit is coupled to the alternating current power supply and responsive to the alternating current power supply, the control circuit includes a set of time-related logic whose relative time relationships are constant with respect to the phase voltages of the multiphase alternating current power supply. means for generating a signal, the number of which is equal to the number of thyristors in each phase branch of the converter, selectively coupled to a predetermined number of said logic signals having a constant time relationship and which is longer than one half cycle of each phase voltage; Each ignition reference waveform having a time-varying slope characteristic that repeats periodically over a period is generated, and a portion of the period of successive waveforms has a slope characteristic that overlaps with each other, so that arbitrary thyristors are a plurality of waveform generators for firing in response to two firing reference waveforms; and a plurality of waveform generators coupled to the plurality of waveform generators and an analog command signal to determine the amplitude change characteristics of the firing reference waveforms. circuit means for generating a set of time-variable logic signals in response to a comparison of the signal and the analog command signal; and a digital logic circuit for combining said logic signals according to a predetermined logic control algorithm, generating a firing signal and applying said firing signal to said thyristor.3.
The phase bridge converter uses six waveform generators to
These generate 2400 negative slope ramp voltages 600 apart from each other.

比較回路が各各の額斜電圧とアナログ直流指令電圧との
交点を検出しちその前線が指令電圧の大きさに従って変
化する様な、一連の矩形波論理信号を発生する。他の比
較回路が「相電圧の中性点に対する交点と「相電圧間の
交点とを検出し、一定の前縁を持つ一組の矩形波を発生
する。ディジタル論理回路が両方の種類の矩形波に選択
的に応答してト組合せ論理関数に応じて点弧信号を発生
する。この組合せ論理関数は「任位の指令電圧が変換器
に印加された時の一定の前緑及び可変の前緑を持つ論理
信号の間の時間関係に応答して〜 5つの相異なる動作
様式にわたって制御を行なう様になっている。この発明
で実現される特定の1つの動作様式はも比較的低い電圧
レベルでの変換器動作であり「 この時、相枝路のサィ
リス夕の点弧角が900乃至i200の範囲にある様な
3相装置ではも相枝路のサィリス夕を少なくとも60o
導電ごせた後も中性点枝路のサィリスタをこの相電圧の
間の1200期間の残りの部分の間導電させることによ
り勺装置の応答が改善される。この動作により、中性点
枝路のサィリスタが同時に導電することが防止されると
共に「逆電圧指令が印加された時「薮流時の輸送の遅れ
又は遅延時間が除かれる。この発明は特許請求の範囲に
具体的に記載してあるかも この発明の内容について以
下詳しく説明する。
A comparator circuit detects the intersection of each forehead slope voltage and the analog DC command voltage and generates a series of square wave logic signals whose front lines vary according to the magnitude of the command voltage. Another comparator circuit detects the intersection of the phase voltages to the neutral point and the intersection between the phase voltages and generates a set of square waves with constant leading edges. selectively responds to the wave and generates a firing signal according to a combinatorial logic function, which is defined as "a constant pre-off and a variable pre-off when a given command voltage is applied to the converter." In response to the time relationship between the green logic signals, control is provided over five different modes of operation. At this time, even in a three-phase system where the firing angle of the phase branch's thyristor is in the range of 900 to 200, the phase branch's thyristor should be set at least 60 degrees.
The response of the device is improved by allowing the thyristor in the neutral branch to conduct for the remainder of the 1200 period between this phase voltages after conduction. This action prevents the thyristors in the neutral branch from conducting at the same time and eliminates the transport delay or lag time during thick flow when a reverse voltage command is applied. The content of this invention will be described in detail below.

第1図には袴磯昭52帆14618び号音Z記載されて
いる様な交流から直流への電力変換器が示されている。
FIG. 1 shows an alternating current to direct current power converter such as that described by Hakama Isoaki.

この発明を説明する前にトこの形式の変換器を簡単に説
明しておくのが、この発明を十分に理解する上ではよい
と思われる。第1図で「 3角結線の変圧器の1次欄竃
0‘こ接続される3つの端子L,L,Lによって表わす
多相(3相)電源から、交流電力が変換器に供給される
。変圧器の2次巻線翼2は星形結線であって、3つの巻
線A−N,B−N算 C−Nを持ち「共通点Nが中性点
であることは〜 3相電力回路で周知である。夫々4つ
の制御整流器から成る直列接続された正の1群及び負の
1群16,1飢こより、交流電力が直流電力に変換され
〜負荷量4に印加される。制御整流器はシリコン制御整
流器で構成されるものとして示してあり、これはサイリ
スタの名前で知られている半導体装置である。以下の説
明では、便宜上サィリスタと云う言葉を使うが、これに
限るものではない。4つのサイリス夕28,22,24
,26がA十乃至N十の正の群16を構成し〜サィリス
タ2蟹,38? 32, 34がA−乃至N−の負の群
曾覇を構成する。
Before explaining the invention, it may be helpful to briefly explain this type of converter in order to fully understand the invention. In Figure 1, AC power is supplied to the converter from a polyphase (three-phase) power supply represented by three terminals L, L, and L connected to the primary column of a triangularly connected transformer. The secondary winding blade 2 of the transformer has a star-shaped connection, and has three windings A-N, B-N, and C-N. It is well known in power circuits that alternating current power is converted into direct current power and is applied to a load 4 by means of a positive and negative group 16,1 connected in series, each consisting of four controlled rectifiers. The controlled rectifier is shown as consisting of a silicon controlled rectifier, which is a semiconductor device known by the name of a thyristor. In the following description, the term thyristor is used for convenience, but is not limited to this. No. Four sires 28, 22, 24
, 26 constitute a positive group 16 of A0 to N0 ~ thyristor 2, 38? 32 and 34 constitute the negative convergence of A- to N-.

正の群竃6のサィリスタの陰極は正の電圧母線36に共
通に接続され、この母線が負荷亀亀の片側に結合される
。負の群竜8のサィリス夕の陽極が負の電圧母線381
こ共通に接続されもこの母線が負荷亀亀の反対側に結合
される。2群のサイリス夕2Q乃至3恥ま「そのゲート
電極が点弧制御回路48亀こ夫々接続され「 この点弧
制御回路がサィリス夕を選択的に、即ち、それらが接続
された対中性点相電圧の所望の点で導電させも印加され
た指令電圧に応答してt負荷に印加される電圧を制御す
る。
The cathodes of the thyristors of the positive cluster 6 are commonly connected to a positive voltage bus 36, which is coupled to one side of the load chain. Negative Gunryu 8's anode is negative voltage bus 381
This common connection also connects this bus bar to the opposite side of the load chain. The gate electrodes of the two groups of syringes 2Q to 3 are connected to each of the ignition control circuits 48. The voltage applied to the load is controlled in response to the command voltage applied to conduction at a desired point of the phase voltage.

この発明が対象とするのは「 この点弧制御の方法並び
に装置である。第1及び第4象限動作が出来る様になっ
ていると同時に〜装置の力率を改善し且つ低い出力電力
で動作している時に負荷の電圧リップルを減少する装置
が現在では知られているのでト前掲特糠昭52−亀46
18び号!こ記載されている様に中性点枝路にサィリス
夕2翁母 84を追加することにより「変換器の制御作
用に著しい進歩が得られることを述べておけば十分であ
る。第1乃至第4象限に於ける動作が第2A図乃至第3
図に示されている。これらの図面では8つの点弧角の及
び8を考えなければならない。Qは特定の相枝路にある
サイリス夕の点弧角を表わしち点弧角3は中性点枝路に
あるサィリス夕の点弧角を表わす。他の同様なサィリス
夕についても同じことが云える。いずれの点弧角も、隣
合った対中性点相電圧の交点から測る。第2A図には、
Q=1350、8=1500という条件の場合の従来の
典型的な動作が示されている。
The object of this invention is "this ignition control method and device. It is capable of first and fourth quadrant operation, and at the same time improves the power factor of the device and operates with low output power. At present, devices are known to reduce the voltage ripple of the load when the load is running.
No. 18! Suffice it to say that the addition of a syris converter 84 to the neutral branch as described here results in a significant advance in the control action of the converter. The operations in the four quadrants are shown in Figures 2A to 3.
As shown in the figure. In these figures eight firing angles and eight have to be considered. Q represents the firing angle of the sirens on a particular phase branch, and firing angle 3 represents the firing angle of the sires on the neutral branch. The same can be said for other similar sires. All firing angles are measured from the intersection of adjacent phase voltages to neutral. In Figure 2A,
A typical conventional operation is shown for the conditions Q=1350 and 8=1500.

対中性点相電圧AN,BN,CNの下に、8個のサィリ
スタ20乃至34に対する一組の時間関係電圧及び電流
波形が示されている。電圧+V,は、正の群サィリスタ
について、電源の中性点NNに対する正の電圧母線36
(第1図)の電圧を表わし、一V,は、負の群のサィリ
スタの負の電圧母線38の電圧を表わす。夫々の電流は
A十,B+,C十等で表わしてある。中性点枝路のサィ
リスタ(以下、中性点サィリスタとも呼ぶ)26に対す
る電流波形N十から、任意の相枝路のサイリスタ(以下
、相サイリスタとも呼ぶ)20,22,24が導寵した
のに続いて、サィリスタ26が導電すると、電流が導電
した中性点サィリスタ26に転流し、電圧+V,をゼロ
又はNN‘こ駆動することが判る。夫々の相サイリスタ
の導電期間が600未満であれば、電流波形N+及びN
−から、波形+V,及び−V,及び複合負荷電圧V2の
平坦なスポット又はゼロ電圧レベルによって表わされた
、相サィリスタのパルス間期間の間に、両方の中性点サ
ィリスタ26,34が同時に導電することが判る。第2
B図は、第2A図と同様な一組の波形図であるが、点弧
角Qは1200に変更されていて、各々の相サィリスタ
の導電期間が一層長くなっている点が異なる。
A set of time-related voltage and current waveforms for eight thyristors 20-34 are shown under phase-to-neutral voltages AN, BN, CN. The voltage +V, for the positive group thyristor, is the positive voltage bus 36 with respect to the neutral point NN of the power supply.
(FIG. 1), 1 V, represents the voltage on the negative voltage bus 38 of the thyristors of the negative group. The respective currents are represented by A0, B+, C0, etc. From the current waveform N0 for the thyristor (hereinafter also referred to as a neutral point thyristor) 26 in the neutral point branch, it can be determined that the thyristor (hereinafter also referred to as a phase thyristor) 20, 22, 24 in an arbitrary phase branch is guided. It can be seen that when the thyristor 26 subsequently conducts, a current is commutated to the conductive neutral point thyristor 26, driving the voltage +V, to zero or NN'. If the conduction period of each phase thyristor is less than 600, the current waveforms N+ and N
-, both neutral point thyristors 26, 34 simultaneously during the inter-pulse period of the phase thyristor, represented by a flat spot or zero voltage level of the waveforms +V, and -V and the composite load voltage V2. It turns out that it is conductive. Second
Figure B is a set of waveform diagrams similar to Figure 2A, except that the firing angle Q has been changed to 1200 and the conduction period of each phase thyristor is longer.

但し中性点サィリスタの点弧角6は同じである。電圧波
形+V,及び−V,から、中性点サィリスタの点弧角が
一定で、相枝路のサィリスタの導電期間が長くなると、
負荷の両端の電圧V2、従って負荷に印加される電力が
増加し、それに対応して中性点サィリスタが同時に導寵
する期間が短くなることは明らかである。この特性は、
以下の説明から判る様に重要な意味がある。第3図は第
4象限に於ける通常に動作様式を示す。
However, the firing angle 6 of the neutral point thyristor is the same. From the voltage waveforms +V and -V, when the firing angle of the neutral point thyristor is constant and the conduction period of the phase branch thyristor becomes long,
It is clear that the voltage V2 across the load and thus the power applied to the load increases, and the period during which the neutral thyristor conducts at the same time correspondingly decreases. This characteristic is
As you can see from the explanation below, this has an important meaning. FIG. 3 shows the normal mode of operation in the fourth quadrant.

この時、中性点枝路のサィリスタの電流を、正である相
枝路のサィリスタに転流し、次に導電が負の電圧領域に
入る様にしなければならない。この状態は、例えばQが
1200でPが2100の場合に起る。このことから次
に第4図について考える。tlからt2までの期間の間
に逆電圧指令が印加されると、両方の中性点サィリスタ
が前に説明した様に導露しているので、何の応答もない
。装置は、正の相枝路のサィリス夕が点弧する時刻t2
まで待たなければならない。時刻t3に電圧の反転が起
り、この時装置は通常の第4象限動作に切換わる。第4
図に示したtlとt2の間に存在する遅延時間がなくな
れば、電圧反転時の装置の応答を改善することが出釆る
から、この問題に対する解決策は第5A図及び第5B図
に示す様に、例えば3相装置では、相サィリスタ及び中
性点サィリスタを、相枝路のサィリスタや電気角で少な
くとも60o導電した後、直ちに夫々の中性点サィリス
タが対中性点相電圧の残りの部分の間導電する様に、制
御すればよい。
At this time, the current in the thyristor of the neutral branch must be commutated to the thyristor of the phase branch, which is positive, so that the conduction then enters the negative voltage region. This situation occurs, for example, when Q is 1200 and P is 2100. Based on this, we will next consider Figure 4. When a reverse voltage command is applied during the period from tl to t2, there is no response since both neutral point thyristors are conducting as described above. The device is activated at time t2 when the syringe of the positive phase branch is fired.
have to wait until A voltage reversal occurs at time t3, at which time the device switches to normal fourth quadrant operation. Fourth
A solution to this problem is shown in Figures 5A and 5B, since eliminating the delay time that exists between tl and t2 as shown in the figure would improve the response of the device during voltage reversal. Similarly, in a three-phase system, for example, immediately after the phase thyristor and the neutral thyristor have been electrically conductive for at least 60 degrees electrical angle, the respective neutral thyristor will It may be controlled so that electricity is conducted between the parts.

一般的に云えば、nを対中性点相電圧の間の電気角の隅
なりとした時、相枝路のサィリスタを多相電源電圧の相
次ぐサイクル内で少なくともn/2度の間導電させ、中
性点枝路のサィリスタを対中性点相電圧の間の隔たりに
相当する期間の残りの部分の間導電させるということに
なる。
Generally speaking, the thyristors in the phase branches should be conductive for at least n/2 degrees in successive cycles of the multiphase supply voltage, where n is the corner of the electrical angle between the phase voltages and the neutral point. , it follows that the thyristor in the neutral branch is conductive for the remainder of the period corresponding to the separation between the neutral-to-neutral phase voltages.

即ち、例えば第5A図について3相装置の場合について
云うと、n=1200で、相枝路のサィリスタの点弧角
Qが120oである場合、中性点サィリスタの点弧角8
を1800に等しく設定すれば、600の導電期間が得
られる。の結果中性点サィリスタの導電期間も600に
なる。直流負荷電圧V2によって示される様に、電圧特
性に平坦なスポットが現われない。これは電流波形N十
及びN−から判る様に、中性点枝路のサィリスタが同時
に導露しないからである。云い換えれば、中性点枝路の
サィIJスタは多相電源の各サイクル内で、相互に導電
並びに非導電状態である。第5A図の電圧波形V2では
、正及び負の電圧の動作期間が等しい為に、平均負荷電
圧はゼロに等しいが、点弧角Qと8の差が60oに等し
いか又はそれより大きければ、これらの点弧角を変える
ことが出来る。第5B図に示す様に、正の低い直流電圧
では、点弧角Qは90o乃至120oに可変することが
出来、同時に角度8は、点弧角の間に600の差を保っ
て、1500乃至180o に変えることが出来る。こ
の動作様式が第14図に様式mとして示してある。これ
は後で説明する。第6図は、各々の相サィリスタに対す
る60oの最小導電期間を保った場合、電圧反転指令に
対する応答がよくなることを示している。つまり「第4
図に示したtlとt2の間の期間で表わされる従来の輸
送の遅れ又は遅延時間がなくなる。逆指令電圧が「1つ
の正の相枝路のサィリスタが導露しているのと略同時に
印加されるとt第6図に示す様に、tlとt2の間の時
間がなくなる。第6図で時刻tlより前又はt亀より後
に逆指令があると、電圧反転の時間は更に短くなる。従
って、第5図及び第6図について概略的に説明した方法
に従って、第1図に示した8個のサィリスタの点弧制御
をすれば、低い電圧領域で動作している時の変換装置の
動的応答、特に電圧反転並びに第1象限から第4象限動
作への切換えを行なう時の応答が改善される。第7図乃
至第12図には〜これ迄説明した方法を実施するだけで
なく「例えば印加された直流指令電圧の値に応じて、前
述の方法を含む5つの相異なる動作様式を網羅する広い
動作範囲にわたって、これから説明する様なディジタル
論理順序に従ってサィリスタ点弧パルスを発生する様に
なっている手段が示されている。
That is, for example, in the case of a three-phase device with reference to FIG.
Setting equal to 1800 gives 600 conduction periods. As a result, the conduction period of the neutral point thyristor also becomes 600. As shown by the DC load voltage V2, no flat spot appears in the voltage characteristics. This is because, as can be seen from the current waveforms N0 and N-, the thyristors in the neutral branch do not conduct at the same time. In other words, the neutral branch transistors are mutually conducting and non-conducting within each cycle of the multiphase power supply. In the voltage waveform V2 of FIG. 5A, the average load voltage is equal to zero because the operating periods of the positive and negative voltages are equal, but if the difference between the firing angle Q and 8 is equal to or greater than 60°, then These firing angles can be changed. As shown in FIG. 5B, at a positive low DC voltage, the firing angle Q can be varied from 90° to 120°, while the angle 8 can vary from 1500° to 1500°, keeping a difference of 600° between the firing angles. It can be changed to 180o. This mode of operation is shown in FIG. 14 as mode m. This will be explained later. FIG. 6 shows that maintaining a minimum conduction period of 60° for each phase thyristor provides better response to voltage reversal commands. In other words, “4th
The traditional transport delay or delay time represented by the period between tl and t2 shown in the figure is eliminated. If the reverse command voltage is applied at approximately the same time as the thyristor of one positive phase branch is conducting, the time between tl and t2 disappears, as shown in Figure 6. If there is a reverse command before time tl or after time t, the time for voltage reversal will be even shorter.Therefore, following the method outlined with respect to FIGS. Controlling the firing of several thyristors improves the dynamic response of the converter when operating in the low voltage range, especially during voltage reversals and switching from first to fourth quadrant operation. In addition to implementing the methods described up to this point, FIGS. 7 to 12 show that, in addition to implementing the methods described up to this point, "for example, five different operating modes including the methods described above are performed depending on the value of the applied DC command voltage. Means are shown adapted to generate thyristor firing pulses according to a digital logic sequence, as will now be described, over a wide operating range.

この動作範囲が第14図の線図に示されており、以下の
説明で折にふれて参照する。第7図には、第奪図に示す
様なブリッジ形変換器に対する好ましい実施例のサィリ
スタ点弧制御回路が示されている。
This operating range is shown in the diagram of FIG. 14 and will be referenced from time to time in the following description. FIG. 7 shows a preferred embodiment thyristor firing control circuit for a bridge type transducer such as that shown in FIG.

この回路は「 4パルス形のサィリスタの正及び負の群
亀6も 翼8を構成するサイリスタ28乃至34に対る
8個のサィリス夕点弧パルスA+9 B+y ……N−
を所望の順序で発生する様に作用する。この時、直流出
力電圧は、この点弧パルスを印加することによって得ら
れるサィリス夕点弧角の変化に従って制御される。従来
の3相点弧パルス発生器は、1個の点弧基準波形、例え
ば余弦又は1800の直線形傾斜電圧と直流指令電圧と
の交点によって「サィリスタの点弧角を決定するのが典
型的であるが、この発明は、相枝路にあるサィリスタの
数と同数の複数個の点弧基準波形を用いる。
This circuit consists of the positive and negative groups of 4-pulse thyristors 6 and 8 thyristor evening firing pulses A+9 B+y . . . N- for the thyristors 28 to 34 forming the blade 8
occurs in the desired order. At this time, the DC output voltage is controlled according to the change in the siren firing angle obtained by applying this firing pulse. Conventional three-phase firing pulse generators typically determine the firing angle of the thyristor by the intersection of a single firing reference waveform, such as a cosine or 1800 linear ramp voltage, and a DC command voltage. However, the present invention uses a plurality of firing reference waveforms equal to the number of thyristors in the phase branch.

これらの波形は互いに或る時間関係を持ち、対中性点相
電圧の間の電気的な隔たり、即ち、i80oの半分に等
しい電気的な隔たりを持ち、時間的に可変の論理信号を
発生する為に使われる。これらの論理信号が、交流電源
の相電圧の時間関係に対して時間的に一定の論理信号と
論理的に組合せれ、自動的に適正な様式の動作を行なわ
せると共に、様式の間の円滑な連続的な切換えを行なう
。第7図に示す実施例は6つの懐斜信号発生器42a,
42b,42c……42fを用いており、これらが夫々
のアンド・ゲート43a乃至43fに結合されている。
These waveforms have a certain time relationship to each other and have an electrical separation between the phase voltages to the neutral point, i.e., an electrical separation equal to half of i80o, producing a time-variable logic signal. used for These logic signals are logically combined with time-constant logic signals for the time relationships of the phase voltages of the AC power supply to automatically perform the proper mode of operation and to ensure smooth transition between modes. Perform continuous switching. The embodiment shown in FIG. 7 includes six oblique signal generators 42a,
42b, 42c . . . 42f are used, and these are coupled to respective AND gates 43a to 43f.

頭斜信号発生器の他に、対中性点相交差検出回路44及
び相間交差検出回路46を設ける。対中性点相交差検出
回路44は、第1組の矩形波論理信号A,B,C及びそ
の補数A,B,Cを発生する様になっている。これらの
信号は、それに結合された電源の相電圧AN,BNCN
の周期的な変化に従って、互いに時間的に一定である。
これらの波形の前緑並びに後緑又は腹は、電源の正弦状
の相電圧波形が系統の中性点NN(ゼロ電圧レベル)と
交差する時に発生する。相間交差検出回路亀6が電源の
正弦状相電圧AN,BN,CN‘こ結合され「第2組の
矩形波論理信号A,,B,C,及びその補数A,,B,
,C,を発生する。これらが対になってアンド・ゲート
43a乃至43fもこ選択的に印加される。これらの信
号の腹は、相電圧間の夫々の交差によって決定され、従
って第1組の基準矩形波A,B等から電気角で30o位
相がずれている。Q及びBに対するゼロ点弧角基準が波
形A,事B等によって定められ、波形A,B等は、後で
説明する様にト様式の変更並びに反転の限界又はエンド
In addition to the head tilt signal generator, a phase-to-neutral point crossing detection circuit 44 and a phase-to-phase crossing detection circuit 46 are provided. The phase-to-neutral crossing detection circuit 44 is adapted to generate a first set of rectangular wave logic signals A, B, C and their complements A, B, C. These signals are connected to the phase voltages AN, BNCN of the power supplies coupled to them.
are constant in time with respect to each other, according to periodic changes in .
The front green and back green or antinodes of these waveforms occur when the sinusoidal phase voltage waveform of the power supply intersects the grid neutral point NN (zero voltage level). The phase-to-phase crossing detection circuit 6 combines the sinusoidal phase voltages AN, BN, CN' of the power supplies to generate a second set of rectangular wave logic signals A, , B, C and their complements A, , B,
,C, is generated. These are paired and selectively applied to the AND gates 43a to 43f. The antinodes of these signals are determined by the respective crossings between the phase voltages and are therefore 30 degrees out of phase in electrical degrees from the first set of reference square waves A, B, etc. The zero firing angle reference for Q and B is defined by waveforms A, B, etc., which are the limits or ends of modal changes and reversals, as will be explained later.

ストップ制御を設定する便利な手段になる。両検出回路
44? 48が第8図に詳しく示されており「夫々3つ
の比較器48,50,52及び比較器54,56,58
で構成される。これらの比較器が印加された入力に従っ
て矩形波を発生する様になっている。比較器48? 5
0,52は一方の入力が、第官図に示した電源の2次巻
線12の中性点である電圧基準NN‘こ結合されている
。これらの比較器に対する他方の入力が夫々電源の相電
圧AN,BN9CNもこ結合されている。従って、比較
器4綾が矩形波Aを発生し「比較器5仏 52は夫々矩
形波B,Cを発生する。3つの反転回路SQ;62?
64が比較器簿韓,59,蔓乳こ結合され、夫々矩形波
A,B,Cを発生する。
This is a convenient way to set up stop control. Both detection circuits 44? 48 are shown in detail in FIG.
Consists of. These comparators are adapted to generate square waves according to the inputs applied. Comparator 48? 5
0 and 52 have one input connected to the voltage reference NN' which is the neutral point of the secondary winding 12 of the power supply shown in the official map. The other inputs to these comparators are also coupled to the power supply phase voltages AN, BN9CN, respectively. Therefore, comparator 4 generates rectangular wave A, and comparator 5 generates rectangular wave B and C, respectively.Three inverting circuits SQ; 62?
The comparators 64 and 59 are combined to generate rectangular waves A, B, and C, respectively.

検出回路亀6‘ま、その比較器54,56,58に対す
る入力の印加の仕方が違っている。図示の様に、比較器
54の2つの入力が電源電圧AN及びCN‘こ結合され
、従って矩形波A,を発生する。同様に、比較器56,
58が矩形波B,?C,を夫々発生する。夫々のィンバ
ー夕66,68,70!こより、補数の矩形波A,?
B,C,が発生される。相電圧AN,BN,CN‘ま位
相が1200離れているから、波形A,,B,,C,も
1200離れている。然し、橘数A,,B,,C,を使
うことにより、順次60o離れた6つの矩形波が得られ
、これらがA,,C,,B,A,,C,,B,の順に傾
斜信号発生器42a乃至42fに個別に供聯合される。
頭斜信号発生器は同じ形であり、典型的な1例が第9図
に示されている。第9図に示す額斜信号発生器は第7図
に示した発生器42aであり、1対の演算増幅器72,
74を有し、これらがアナログ・スイッチ76によって
一緒に接続されている。アナログ・スイッチ76は、回
路の導線78に印加された信号電圧によって作動される
様になっている。この実施例では、導線78が「アンド
・ゲート43aからの1200の論理波形A,,C,を
伝える。希望によっては、増幅器72,74は市場で入
手し得る2重747型集積回路で構成することが出来る
。直流バイアス電圧−V及び十Vを印加する関連した回
路の他に、増幅器74がミラー積分コンデンサ88、並
びに演算増幅器?2の十入力に対する帰還抵抗82を含
む。増幅器了2は帰還コンデンサ84をも含む。この回
路は、信号A,。C,が印加された時、アナログ。スイ
ッチ76が演算増幅器74の出力F,を制御し、120
oの期間の間それを高にすると共に、その後開いて、積
分コンデンサ80が2400の負の勾配の傾斜信号を発
生する様にする。他の5つの傾斜信号発生器42b乃至
42f‘ま第9図に示すものと同一であり、夫々点狐基
準額斜波形F2,F3,F4,F5,F6を発生する。
The detection circuit turtle 6' is different in how the inputs are applied to its comparators 54, 56, and 58. As shown, the two inputs of comparator 54 are coupled to power supply voltages AN and CN', thus producing a square wave A. Similarly, comparator 56,
58 is square wave B,? C, respectively. Each inbar evening 66, 68, 70! From this, the complement square wave A,?
B, C, are generated. Since the phases of the phase voltages AN, BN, and CN' are separated by 1200 degrees, the waveforms A, , B, and C are also separated by 1200 degrees. However, by using the Tachibana numbers A,,B,,C,, six square waves successively separated by 60o are obtained, and these are sloped in the order of A,,C,,B,A,,C,,B, The signal generators 42a to 42f are integrated individually.
The head tilt signal generators are of the same shape, and a typical example is shown in FIG. The forehead slope signal generator shown in FIG. 9 is the generator 42a shown in FIG. 7, and includes a pair of operational amplifiers 72,
74, which are connected together by an analog switch 76. Analog switch 76 is adapted to be activated by a signal voltage applied to conductor 78 of the circuit. In this embodiment, conductor 78 carries 1200 logic waveforms A,,C, from AND gate 43a. If desired, amplifiers 72 and 74 may be constructed from dual 747 type integrated circuits available on the market. In addition to associated circuitry for applying the DC bias voltages -V and -V, amplifier 74 includes a Miller integrating capacitor 88 and a feedback resistor 82 to the -1 input of operational amplifier 2. It also includes a capacitor 84. This circuit is such that when signals A,.C, are applied, an analog switch 76 controls the output F, of operational amplifier 74;
It is held high for a period of o and then opened so that the integrating capacitor 80 generates a slope signal with a negative slope of 2400. The other five slope signal generators 42b to 42f' are the same as those shown in FIG. 9, and generate the standard slope waveforms F2, F3, F4, F5, and F6, respectively.

これらの点弧波形は順次その前のものから600離れて
いる。この関係が第軍3図に示されている。例えば、点
孤波形F,は00から2400 まで下向きに傾斜し「
その後高になり且つ1200の間藤にと)、まってか
らt再び2400の間下向きに傾斜することによって「
この過程を繰返す。第翼3図は、第7図の傾斜信号発
生器42bに矩形波基準波形C,OB,が印加されたこ
とに応答して発生される点弧波形F2が、600位相が
遅れていることを示している。2つの点弧波形F,,F
2が1800にわたって重なり合う煩斜部分を持つこと
に注意されたい。
These firing waveforms are sequentially separated by 600 from the previous one. This relationship is shown in Army Figure 3. For example, the firing waveform F, slopes downward from 00 to 2400 and
It then becomes high and reaches a height of 1200 mt), and then slopes downward again for 2400 mt.
Repeat this process. FIG. 3 shows that the ignition waveform F2 generated in response to the rectangular wave reference waveform C, OB, applied to the slope signal generator 42b of FIG. 7 is delayed by 600 phase. It shows. Two firing waveforms F,,F
Note that 2 has overlapping sections of 1800.

この関係はこの後の各対の点孤波形F3,F4等(F6
,F,まで)でも同じである。2400にわたる負の勾
配の額斜信号を発生することにより、1800の重なり
が生ずるが、この発明では、多重様式動作が出来る様に
する為に「以下説明する様に、相次ぐ2つの点弧波形に
応答して任意の相サィリスタを点弧するようにしなけれ
ばならないので、この重なりが必要である。
This relationship applies to each pair of subsequent firing waveforms F3, F4, etc. (F6
,F,) is the same. Generating a forehead slope signal with a negative slope over 2400 would result in an overlap of 1800, but in order to enable multi-modal operation, the present invention uses two firing waveforms in succession, as described below. This overlap is necessary because any phase thyristor must fire in response.

第7図に戻って説明すると、6つの点弧波形F,乃至F
6が2つの交差検出回路86,88に印加される。
Returning to FIG. 7, the six firing waveforms F, to F
6 is applied to two cross detection circuits 86,88.

これらの交差検出回路には夫々装置の中性点電圧NN及
び可変の直流指令基準信号が印加される。交差検出回路
86は6つの比較器90,92……100で構成され、
点弧波形F,乃至F6が装置の中性点又はゼロ電圧レベ
ルと交差することに応答して、第3組の一定の矩形波論
理波形1,,12,草3・…・・16を夫々発生する。
第貴3図及び点弧波形F,を見れば判る様に、この波形
F,は1200の所でゼロ・ボルトGレベルと交差する
。従って、任意の矩形波波形1,乃至16は、i200
の点弧角で高になる論理信号を発生する。交差検出回路
88は6つの比較器102,IQ4;亀06,108;
110, 貴i2で構成される。
The neutral point voltage NN of the device and a variable DC command reference signal are respectively applied to these crossover detection circuits. The cross detection circuit 86 is composed of six comparators 90, 92...100,
In response to firing waveforms F, through F6 intersecting the neutral or zero voltage level of the device, a third set of constant square wave logic waveforms 1, 12, 3...16 are activated, respectively. Occur.
As can be seen in Figure 3 and firing waveform F, this waveform F intersects the zero volt G level at 1200. Therefore, any rectangular waveforms 1 to 16 are i200
generates a logic signal that goes high at a firing angle of . The cross detection circuit 88 has six comparators 102, IQ4; turtles 06, 108;
110, composed of Kii2.

これは「印加された直流指令基準を点弧基準波形F,乃
至F6の傾斜電圧と比較し「夫々6つの矩形波論理信号
X,,X2……X6を発生する。これらの論理信号の前
縁は、第13図に信号X,について示した様に「指令基
準に対する夫々の傾斜電圧の交差点に従って変化する。
夫々の論理ィンバータ亀14,1軍69 118……亀
24が比較器の出力に結合され、この世力から論理補数
信号X・’X2……C6が発生される。サィリスタ点孤
信号A+9 8十……N+及びN−が「互いに時間関係
が一定である2組の論理信号A,A,8……C及び1,
,12……16と、その前緑が可変である一組の矩形波
論理信号X,,X2……&並びにその夫々の補数X・・
・・・・X6とに応答して「点弧制御論理回路126で
発生される。
This compares the applied DC command reference with the ramp voltages of the ignition reference waveforms F, to F6, and generates six rectangular wave logic signals X, , X2...X6, respectively. varies according to the intersection point of each ramp voltage with respect to the command reference, as shown for signal X in FIG.
The respective logic inverters 14, 1, 118, . Thyristor firing signal A+9 80...N+ and N- are "two sets of logic signals A, A, 8...C and 1, whose time relationship is constant with each other,
, 12...16 and a set of square wave logic signals X, , X2...& and their respective complements X...
. . . Generated in the firing control logic circuit 126 in response to X6.

点弧制御論理回路亀26が第10図、第翼 軍図及び第
12図に詳しく示されており、一般的に×n十Yn(Z
n+Xn‐,十N*)及びXn+,‘Zn’Xn十20
Ynという形のディジタル論理式を実現する(・はアン
ド、十はオアを表わす)。これらの論理式が、相枝路の
サィリスタの中性点枝路のサィリスタを論理的にゲート
する、即ち導電させる。ここでXは論理信号X,……×
6 の内の1つであり、Yは信号1.・…川上の内の1
つであり、Zは信号A,B…・・・Cの内の1つである
。但しZ,:A,Z=C,Z3i8,Z4=A,Z53
C、Z6=8である。n出1である時、Xn‐,はふと
解釈する。項N*は、正の相枝略のサィリスタではN十
、負の相枝路のサィリスタではN−と解釈する。次にこ
れらの論理式が相枝路のサィリスタ20,22,24及
び28,389 32並びに中性点枝路のサィリスタ孝
6,34の点弧角を制御する様子を説明する。
The ignition control logic circuit turtle 26 is shown in detail in FIG. 10, the wing diagram, and FIG.
n+Xn-, 10N*) and Xn+,'Zn'Xn120
A digital logical formula of the form Yn is realized (* represents and, 10 represents or). These equations logically gate, ie conduct, the thyristors of the neutral branch of the thyristors of the phase branch. Here, X is the logic signal X,...×
6, and Y is one of the signals 1.・…One of the upstream areas
and Z is one of the signals A, B...C. However, Z, :A, Z=C, Z3i8, Z4=A, Z53
C, Z6=8. When n out is 1, Xn-, is suddenly interpreted. The term N* is interpreted as N0 for a thyristor with a positive phase branch, and N- for a thyristor with a negative phase branch. Next, it will be explained how these formulas control the firing angles of the thyristors 20, 22, 24 and 28, 389 32 of the phase branch and the thyristors 6, 34 of the neutral branch.

第18図には「前述の論理信号を予定の組合せで持つ6
つの相枝路論理回路128a,128b,亀2蜜c……
128f及び2つの中性点枝路論理回路亀30a,13
0bが第1図に示した正及び負のサイリス夕群角6,1
8に対する8個の点弧信号A十・…。・N山を夫々発生
することを示している。典型的な相枝路サイリスタ論理
回路翼28aが第11図に示されており「セット。
FIG. 18 shows "6
Two phase branch logic circuits 128a, 128b, turtle 2 mitsu c...
128f and two neutral point branch logic circuit turtles 30a, 13
0b is the positive and negative thyris evening group angle 6,1 shown in FIG.
8 ignition signals A0 for 8...・It shows that N mountains are generated respectively. A typical phase branch thyristor logic circuit wing 28a is shown in FIG.

リセット形フリップフロップ132を含む。このセット
端子Sがセット信号SA+に結合される。このセット信
号は、下記の式が得られる様に〜論理信号X,,1,,
A,X6及びN十(第12図)を1対のオア。ゲート1
34ヲ 翼36及びアンド8ゲートq38で粗合せるこ
とによって発生される。SA+;X,十1,。
It includes a reset type flip-flop 132. This set terminal S is coupled to a set signal SA+. This set signal is defined as ~logic signal X,,1,, so that the following formula can be obtained.
A, X6 and N10 (Figure 12) are a pair of ors. gate 1
34 wo is generated by coarsely combining the blade 36 and the AND8 gate q38. SA+;X, 11,.

(A十&十N十)フリツプフロツプ軍32は信号RA十
によってリセットされる。
(A0 & 1N0) The flip-flop group 32 is reset by the signal RA0.

この信号は「 2つの入±SB及びSNA+を持つ第3
のオア・ゲートによって発生される。これらは次の様に
定義する。SB+=X3十130(B十×2十N十)S
NA+=X28A・X311, 従って、フリップフロップ富32は了セットされた時に
サィリスタ281こ対する点弧パルス公十を発生し、正
の群の中性点枝路のN+サィリス夕26の点弧又は次の
相枝路のB+サィリスタ22の点弧の内、時間的に最初
に現われたものによってリセットされる。
This signal is a third input with two inputs ±SB and SNA+.
generated by the or gate. These are defined as follows. SB+=X3 130 (B 10 x 20 N 10) S
NA+=X28A. It is reset by the firing of the B+ thyristor 22 of the phase branch that occurs first in time.

第12図には正のパルス群のサィリスタ26に対する中
性点枝路論理回路130aが示されている。
A neutral branch logic circuit 130a for the positive pulse group thyristor 26 is shown in FIG.

これはセットGリセット形フリップフロップ142を持
ち、そのセット端子Sがセット信号SN+に結合されて
いる。このセット信号は、3つの4入力アンド・ゲート
146,148,亀5Qの出力に結合された3入力オア
・ゲート144によって発生される。信号SN+は、前
に掲げた一般的な論理式に従って、A十,B十, C+
サィリスタ20,22及び24に対する3つのセット中
性点信号の内のどれか1つが発生された時に、何時でも
発生される。典型的な1例として、信号SNA十は、X
2・A・X3と1,とのアンドの組合せである。フリツ
プフロツプ142は、リセット端子Rに信号RN十が印
加されることによってリセットされる。この信号はオア
。ゲート152によって発生される。このオア・ゲート
には、信号SA十,SB十,SC十によってオンにケ′
−トされる正の群のサィリス夕の内のいずれか1つの対
応する入力が印加されている。下記の表1には、第10
図、第事翼図及び第12図に示した相枝路論理回路12
8及び中性点枝路論理回路1301こ印加される論理信
号の種々の組合せが全部示されている。
It has a set G reset type flip-flop 142 whose set terminal S is coupled to the set signal SN+. This set signal is generated by three 4-input AND gates 146, 148, a 3-input OR gate 144 coupled to the output of Tortoise 5Q. The signal SN+ is A0, B0, C+ according to the general logic formula listed above.
Generated whenever any one of three sets of neutral point signals for thyristors 20, 22 and 24 are generated. As a typical example, the signal SNA
This is an AND combination of 2.A.X3 and 1. Flip-flop 142 is reset by applying signal RN0 to reset terminal R. This signal is or. Generated by gate 152. This OR gate is turned on by the signals SA0, SB0, and SC0.
- the corresponding input of any one of the positive group of inputs is applied. Table 1 below shows the 10th
The phase branch logic circuit 12 shown in FIG.
The various combinations of logic signals applied to the 8 and neutral branch logic circuits 1301 are all shown.

表1 SA+=X,十1,。Table 1 SA+=X, 11,.

(A十×6十N十)SB十:X3十13‘(B+X2十
N十)SC+=X5+ら。
(A ten x 60 N ten) SB ten: X3 ten 13' (B+X2 ten N ten) SC+=X5+ et al.

(C十×4十N十)SA−=X4十141(A十×3十
N−)SB−=ね+16。
(C ten x 40 N ten) SA-=X4 ten 141 (A ten x 30 N-) SB-=ne+16.

(B十×5十N−)SC−=X2十12。(B ten x 50 N-) SC- = X2 ten 12.

(C十×.十N−)N+=SN+=(SNA+)十(S
NB十)十(SNC十)N−=SN−=(SNA−)十
(SNB−)十(SNC−)SNA+=X2・A・X3
1L SNB十=X418・×5‘13 SNC+=X60CGX,。
(C0×.10N−)N+=SN+=(SNA+)10(S
NB ten) ten (SNC ten) N-=SN-=(SNA-) ten (SNB-) ten (SNC-) SNA+=X2・A・X3
1L SNB 10=X418・×5'13 SNC+=X60CGX,.

15 SNA−=×51A。15 SNA−=×51A.

×6 014SNB−=X.・B。×6 014SNB-=X.・B.

×2 ・16SNC−=X3卑C・×4 112 RA+=(SNA+)+(SB十) RB十=(SNB十)十(SC十) RC十=(SNC十)十(SA十) RA−=(SNA−)十(SB−) RB−=(SNB−)+(SC−) RC−=(SNC−)十(SA一) RN+=(SA+)+(SB+)+(SC十)RN−=
(SA−)+(SB−)+(SC−)以上説明した回路
並びに論理信号の組合せにより、別々の相異なる5つの
動作様式が行なわれる。
×2 ・16SNC- = (SNA-) 10 (SB-) RB- = (SNB-) + (SC-) RC- = (SNC-) 10 (SA-) RN+ = (SA+) + (SB+) + (SC-1) RN- =
(SA-)+(SB-)+(SC-) The combinations of the circuits and logic signals described above result in five different operating modes.

これらの5つの様式は、相枝路及び中性点枝略のサィリ
スタが点弧され或いは点弧されない態様によって定めら
れ、従って、整流器動作の間は正の極性の出力電圧を発
生するが、反転動作の間は員の極性の出力電圧を発生す
る。正規化出力電圧V。ut(正規化)を実際の直流出
力電圧と可能最大電圧との比とすると、下記の表瓜こ、
全範囲の指令電圧が印加されたことによって生ずる相枝
路及び中性点枝路のサィリスタのいろいろな真弧角によ
って達成される種々の動作様式が示されている。表 □ これらの5つの動作様式を第14図にグラフで示してあ
る。
These five regimes are determined by the manner in which the thyristors in the phase and neutral branches are fired or not fired, thus producing an output voltage of positive polarity during rectifier operation, but with no reverse polarity. During operation, it produces an output voltage of both polarities. Normalized output voltage V. If ut (normalized) is the ratio of the actual DC output voltage to the maximum possible voltage, then the following expression:
The various modes of operation achieved by different arc angles of the thyristors in the phase and neutral branches resulting from the application of a full range of commanded voltages are shown. Table □ These five operating modes are graphically illustrated in Figure 14.

種々の様式に於ける正の相の電圧が第16図にも示して
ある。次に第14図及び第15図について説明すると、
様式1は、Qが00乃至30oで可変であり、中性点枝
路のサィリスタが点弧しない時の動作範囲である。従っ
て、点弧角8がなく、正規化出力電圧は1.0と0.8
66の間で変化する。更に様式1は、中性点枝路のサィ
リスタを使わない3パルス方式の従来のやり方を示すも
のである。正の群の相枝路の出力電圧が第15図の波形
V,によって示されている。様式川ま、相枝路の点弧角
Qが30oと900との間で変わり、中性点枝路の点弧
角8が1500に一定に保たれる場合である。
The positive phase voltage in various formats is also shown in FIG. Next, to explain Fig. 14 and Fig. 15,
In mode 1, Q is variable from 00 to 30o, and is the operating range when the thyristor of the neutral point branch does not fire. Therefore, there is no firing angle of 8 and the normalized output voltages are 1.0 and 0.8
Varies between 66 and 66. Furthermore, Mode 1 shows the conventional method of the three-pulse method without using a thyristor in the neutral branch. The output voltage of the positive group phase branch is illustrated by waveform V, in FIG. This is the case when the firing angle Q of the style branch varies between 30 and 900, and the firing angle 8 of the neutral branch remains constant at 1500.

この動作により、第15図に波形VOで示す形式の相電
圧が得られ、これは前掲特許出願(特願昭52一146
18ぴ号)に記載された装置の動作の典型である。様式
mが主に対象となるものであるが、これはQを90oと
12びの限界の間で変えると共に、中性点枝路のサィリ
スタを150o乃至1800の範囲にわたって、Qより
60o後に点弧する場合である。
As a result of this operation, a phase voltage of the form shown by the waveform VO in FIG.
This is typical of the operation of the device described in No. 18 p. Mode m is of primary interest, as it varies Q between the limits of 90° and 12° and fires the thyristor in the neutral branch 60° after Q over the range 150° to 1800°. This is the case.

この様式では、相サィリスタは600の期間の間導電さ
せられ、それに続いて中性点枝路のサィリス夕が60o
導寵する。この動作方法は前に説明した。そこで注意す
べきことは、様式mは比較的低い出力レベル、即ち出力
が十0.5力)ら0までの範図で起ることである。この
状態が第15図の波形Vmによって示されており、第1
図に示す負荷14にはゼロの平均電力が送出される。様
式Wの動作では、相枝路のサィIJスタの点弧角Qは1
20oに一定に保ち、中性点枝路のサィリスタの点弧角
8が180oから240o までの範囲で変えられる。
In this manner, the phase thyristor is made conductive for a period of 600°, followed by the neutral branch thyristor being turned on for 60°.
To guide. This method of operation has been explained previously. It should be noted that mode m occurs at relatively low output levels, ie, in the range of output from 100.5 to 0. This state is shown by the waveform Vm in FIG.
Zero average power is delivered to the load 14 shown. In the operation of mode W, the firing angle Q of the phase IJ star of the phase branch road is 1
20°, the firing angle 8 of the thyristor of the neutral branch is varied in the range from 180° to 240°.

この動作様式では、菱魔は第2象限の動作に切換わり、
負荷から電源に電力が送り返される。この様式は、正規
化出力電圧の0から−0.5までの範囲に対応する。典
型的な正のサィリスタ群の出力電圧波形を波形VWで示
す。正規化出力電圧が−0.5から−1.0までの第2
象限動作が様Vであり、この時中性点枝路のサィリスタ
は点孤せず、単に相枝路のサィリスタの点弧角を120
oと150oの間の角度に変える。
In this movement mode, the rhombus switches to the second quadrant movement,
Power is sent from the load back to the power source. This format corresponds to a range of normalized output voltages from 0 to -0.5. The output voltage waveform of a typical positive thyristor group is shown by waveform VW. The second normalized output voltage is from -0.5 to -1.0.
The quadrant operation is similar to V, and at this time the thyristor of the neutral point branch does not fire, but the firing angle of the thyristor of the phase branch is simply set to 120.
Change the angle between o and 150o.

1500という角度は、論理的な1800の上限より3
00前の反転の限界又はエンド・ストップである。
The angle of 1500 is 3 below the theoretical upper limit of 1800.
This is the limit or end stop of the reversal before 00.

この動作が第15図に示す波形Vv′によって示されて
いる。論理信号X.・・・・・・X及び×.・・・・・
・X6の前線が、直流指令電圧に対する点弧波形F,乃
至F6の負に向う傾斜部分の変化によって決定されるか
り、一定の論理信号に対するこれらの可変の論理信号の
時間関係により、電力変換器の出力電圧が決まり、その
動作様式(様式1一V)が決定される。次に装置の中性
点(ゼロ・ボルト)に対する直流指令電圧の振幅に応答
して、1つの様式から別の様式への滑らかな切換えが自
動的に行われる論理構成の例を第16図及び第17図に
ついて説明する。
This operation is illustrated by the waveform Vv' shown in FIG. Logic signal X.・・・・・・X and ×.・・・・・・
- Since the front line of The output voltage of is determined, and its operating mode (mode 1-V) is determined. Next, an example of a logic configuration in which smooth switching from one mode to another is automatically performed in response to the amplitude of the DC command voltage with respect to the device's neutral point (zero volts) is shown in FIG. FIG. 17 will be explained.

例えば第16図には、第1図のA十相枝路のサィリスタ
281こ対する点弧パルスを発生する論理信号の組合せ
が示されている。表1から、このサィリスタに対する点
弧論理はSA+iX,十1.・(A+公十N+)である
ことが判る。即ち、点弧は、信号X,又は【,。A又は
1・亀X6又は1.・N十によって制御される。第16
図に示す波形の時間関係はも直流指令電圧がゼロより大
きければトその前緑が120oに固定されている波形1
,より前に、波形X,が低の論理値から高の論理値に上
昇することを示している。この状態では、A十サィリス
夕281こ対する点弧信号が、矩形波X,の前縁によっ
て制御される。これは「第1隻図のグラフにも示した0
乃至1200の範囲に及ぶので、様式1,0及びmを網
羅する。直流指令電圧がゼロより若干下がると、信号X
.の前縁は「その前縁が1200の所にある固定の矩形
波1,の前緑より時間的に遅れて発生する。従って「サ
ィリスタの点弧は今度は波形1,によって決定される。
直流指令電圧が更に下がると「複合信号A+&の前縁が
120oより遅れるまで、波形1,によって点弧が制御
され、複合信号A十×6の前縁が120oより遅くなる
と、サィリスタの制御は波形冬によって決定される。従
って、点弧角oが1.によって固定される電圧指令の範
囲は0から−0.5までであり、これは表1の様式Wで
あり、第1亀図にも示されている。直流指令電圧が最大
−0。5より更に負になると、A十相のサィリスタ20
の点弧は冬によって制御される。
For example, FIG. 16 shows a combination of logic signals to generate a firing pulse for thyristor 281 of the A ten-phase branch of FIG. From Table 1, the firing logic for this thyristor is SA+iX, 11.・It turns out that (A+KojuN+). That is, ignition is caused by the signal X, or [,. A or 1・Turtle X6 or 1. - Controlled by N0. 16th
The time relationship of the waveforms shown in the figure is as follows: If the DC command voltage is greater than zero, the first green waveform is fixed at 120°.
, shows that waveform X, rises from a logic low value to a logic high value. In this state, the ignition signal for the A0 series 281 is controlled by the leading edge of the square wave X. This is ``0, which is also shown in the graph of the first ship diagram.
It ranges from 1200 to 1200, thus covering formats 1, 0 and m. When the DC command voltage drops slightly below zero, the signal
.. The leading edge of waveform 1 occurs later in time than the leading edge of the fixed square wave 1, whose leading edge is at 1200.Thus, the firing of the thyristor is now determined by waveform 1.
When the DC command voltage further decreases, the ignition is controlled by waveform 1 until the leading edge of the composite signal A+& lags behind 120o, and when the leading edge of the composite signal A0×6 lags behind 120o, the thyristor control is controlled by waveform 1. Therefore, the range of the voltage command where the firing angle o is fixed by 1 is from 0 to -0.5, which is form W in Table 1, and also in the first turtle diagram. When the DC command voltage becomes more negative than the maximum -0.5, the A tenth phase thyristor 20
The ignition of is controlled by winter.

従って、点弧角はi200から150oまで変えること
が出来、そこで波形Aの正に向う前縁によって固定され
「従って様式Vになる。信号Aを選んだのは、点弧角ぱ
に対する反転の限界を定めるのに特に適しているからで
ある。
Therefore, the firing angle can be varied from i200 to 150o, where it is fixed by the positive leading edge of waveform A, thus resulting in a mode V. The choice of signal A is due to the limit of inversion for the firing angle This is because it is particularly suitable for determining.

様式Vの点弧角QがQ=180Gまで及ぶことが理想で
あるが、1つのサイリスタから別のサイリスタへの電流
の転流を達成する為には、普通エンドQストップと呼ば
れる最大角度のは、1800より小さい値に制限しなけ
ればならない。対中性点相交差検出回路44は「150
o の所で変化する固定の基準波形A及びAを発生し〜
且つ正の論理を全体にわたって用いているから、基準波
形Aが便利に使える。従ってこれを選択して。=150
0の反転の限界を発生する。この状態が第亀4図に「普
通」として示されている。第14図に示す「普通」の反
転の限界の他に、この発明では、例えば1つの動作様式
から様式Vへの階段関数形の指令の様な、動作様式の急
激な変化が要求された時に、中性点枝路のサィリスタが
導露している場合、戊=1200で相枝路のサィリスタ
への電流の切換えを確実にする為、「特別な場合」の反
転の限界を設ける手段をも用いる。
Ideally, the firing angle Q of mode V should extend up to Q = 180G, but in order to achieve commutation of current from one thyristor to another, the maximum angle, commonly referred to as the end Q-stop, must be , must be limited to a value smaller than 1800. The neutral point phase crossing detection circuit 44 is
Generate fixed reference waveforms A and A that change at o ~
In addition, since positive logic is used throughout, reference waveform A can be conveniently used. So choose this. =150
Generates a zero inversion limit. This state is shown as "normal" in Figure 4. In addition to the "normal" reversal limits shown in FIG. In order to ensure that the current is switched to the thyristor of the phase branch at 戊=1200 when the thyristor of the neutral branch is conductive, means are also provided to limit the reversal in "special cases". use

これは論理信号ln・N*によって行なわれる。典型的
な例が第16図に示す信号1.・N+である。A十松の
時間的に可変の前緑より前にこの信号が発生した場合、
これがA十相枝路のサィリスタ20をゲートする。普通
の動作では、こういうことは起らない。然し、信号1,
が高になる時、即ちQ;120oで「中性点枝路のサィ
リスタが導電している様な場合には「相枝路のサィリス
タが点弧される。中性点枝路のサィリスタが導電してい
る時に相枝路のサィリスタがQ=120oで点弧すると
「相電圧がまだ正である間に、中性点枝路のサィリスタ
から相枝路のサィリスタへの電流の切換えが確実に行わ
れる。これは正しく転流を行う為の周知の前提条件であ
る。この発明の装置は「深い反転様式(様式V)に急速
に入ることが出来ることが重要であるから「 ln・N
*が所要の制御作用を行なう。全動作範囲にわたり、A
+相回路のサィリスタ20が、最初は点弧基準額斜信号
F,、次は隣りの又は直ぐ前の頭斜信号F6によって制
御されること、並びに切換えを行う為に重なりが必要で
あることを指摘しなければならない。
This is done by the logic signal ln·N*. A typical example is signal 1. shown in FIG.・N+. If this signal occurs before the temporally variable front green of A Tomatsu,
This gates the thyristor 20 of the A ten phase branch. This does not occur under normal operation. However, signal 1,
When Q becomes high, that is, Q; 120o, if the thyristor of the neutral branch is conducting, the thyristor of the phase branch is fired; If the thyristor in the phase branch fires at Q = 120o while the phase voltage is This is a well-known prerequisite for correct commutation.The device of the present invention is designed to be able to rapidly enter the deep inversion regime (mode V), so that
* performs the required control action. Over the entire operating range, A
It is noted that the thyristor 20 of the + phase circuit is controlled initially by the ignition reference head slope signal F, and then by the adjacent or immediately previous head slope signal F6, and that an overlap is necessary for switching. I have to point this out.

この為「全範囲にわたって制御する為には、F,乃至F
6の負の勾配の傾斜が電気角で240oにわたることが
必要である。A十相枝路のサィリスタ20の点弧がフリ
ップフロップ132(第11図)によって制御されるか
ら、N+中性点枝路のサィリスタ26が点弧した時、又
はその後のB+相枝路のサィリスタ22が導露した時に
「ゲート作用が終了する。以上の説明から「様式0,
m及びWに於ける点弧順序は、正のA十,B+,C+相
枝路のサィリスタ20,22,24の夫々の導電期間の
後にN+中性点枝路のサィリスタ26がゲートされる様
になっている。このゲート動作はSN十=(SNA+)
+(SNB+)+(SNC+)と表わすことが出来る。
同様に、負、即ちN−中性点枝路のサイリスタ34は、
A−,B−,C−相枝路のサイリスタ28,30,32
の夫々の導電期間の後に点弧され、論理的にはSN−=
(SNA−)十(SNB−)十(SNC−)と表わすこ
とができる。表1で項目SNA+は、A+相のサィリス
タ20の導電に続くN十サィリスタ26の点弧を表わす
。点弧期間の論理式はSNA+=X2・A・X3・1・
である。表1には、他の中性点サィリスタの点弧期間に
対する論理式も示されている。SNA+に対する論理式
によって発生されるタイミング信号は、第14図を見れ
ば、中性点サィリスタが、1500以降から始まり且つ
2400以前に終る様に、600を越えない期間の間、
相枝路のサィリスタの正常の点弧時間より600遅れて
ゲートされる、と云うことが出来る。この論理が第17
図の時間関係波形に更によく示されており、次にこれに
ついて説明する。
For this reason, ``In order to control over the entire range, it is necessary to
It is necessary that the slope of the negative slope of 6 spans 240 degrees electrical angle. Since the firing of the thyristor 20 in the A ten-phase branch is controlled by the flip-flop 132 (FIG. 11), when the thyristor 26 in the N+ neutral branch is fired, or after the firing of the thyristor 26 in the B+ phase branch. When 22 is dew-conducted, the gate action ends. From the above explanation, it is determined that
The firing order in m and W is such that thyristor 26 of the N+ neutral branch is gated after the conduction period of each of the thyristors 20, 22, 24 of the positive A+, B+, C+ phase branches. It has become. This gate operation is SN0=(SNA+)
It can be expressed as +(SNB+)+(SNC+).
Similarly, the negative or N-neutral branch thyristor 34 is
A-, B-, C-phase branch thyristors 28, 30, 32
is fired after each conduction period of SN−=
It can be expressed as (SNA-) ten (SNB-) ten (SNC-). In Table 1, the entry SNA+ represents the firing of the N0 thyristor 26 following the conduction of the A+ phase thyristor 20. The logical formula for the ignition period is SNA+=X2・A・X3・1・
It is. Table 1 also shows the formulas for the firing periods of other neutral point thyristors. The timing signal generated by the logic equation for SNA+ is such that, referring to FIG.
It can be said that the phase branch thyristor is gated 600 times later than the normal firing time. This logic is the 17th
This is better illustrated in the time-related waveforms of the figure, which will now be described.

A十相枝路のサィリスタ20の点弧は最初は点弧基準波
形F,の負に向う傾斜部分によって調時されるが、SN
A+の導電期間にわたるN+サイリスタ26のゲート動
作は、その後の波形F2、従ってF,及び×,から60
0離れた論理信号X2によって調時される。この為、S
NA+トリガ信号は、4つの信号X2,×3,A及び1
,の内の最後の高に向う前緑が発生した時に発生される
。信号X2及び×3のアンド関数によって、窓が形成さ
れる為、このゲート動作は60oを越えない。更に、複
合波形A・1,の正に向う前緑は1500に固定され、
その後緑は240oの所にある。この状態により、表ロ
に定める通り、且つ第14図に示す様に、中性点サィリ
スタの点弧動作を8=1500から2400までの限界
内に制限するマスクが得られ、こうして様式1及びVで
中性点サィリスタの点弧を禁止しながら、様式ロ,m及
びWの条件を充たす。以上、この発明の好ましい方法並
びに実施例と現在考えられるものを図示し且つ説明した
が、当業者にはその変更が容易に考えられよう。
The firing of the thyristor 20 of the A ten-phase branch is initially timed by the negative slope portion of the firing reference waveform F.
The gating of the N+ thyristor 26 over the conduction period of A+ results in the subsequent waveform F2, thus F, and ×, from 60
It is timed by a logic signal X2 that is 0 off. For this reason, S
The NA+trigger signal consists of four signals X2, ×3, A and 1
, occurs when the front green towards the last height of , occurs. Since a window is formed by the AND function of the signals X2 and x3, this gate operation does not exceed 60°. Furthermore, the forward green of the composite waveform A.1 is fixed at 1500,
Then the green is at 240o. This condition results in a mask that limits the firing operation of the neutral point thyristor within the limits of 8=1500 to 2400, as defined in Table B and as shown in FIG. The conditions of Forms B, M and W are met while prohibiting the firing of the neutral point thyristor. While the foregoing has illustrated and described what are presently considered to be preferred methods and embodiments of the invention, modifications thereof will readily occur to those skilled in the art.

例えば、全ての固定基準波形A,8,C等、A,,B,
C,等及び1,乃至16は、希望によっては、交流電源
の6倍の周波数でパルス発振器によって駆動される基数
6のリング計数器から取出すことが出釆る。この時位相
固定ループを使って、発振器を制御し、基準波形を交流
電源に固定(ロック)する。更に希望し、よっては、頚
斜電圧及びアナログ指令信号をディジタルの煩斜電圧及
びディジタル・ワードに夫々取替えることによって、完
全にディジタル形で構成することが出来る。例えばこの
ディジタル額斜電圧は、電源周波数の高い倍数で、交流
電源と同期した電圧制御発振器によって駆動されるディ
ジタル計数器から取出すことが出来る。この時、比較器
はディジタル比較器にする。従って、この発明がここに
図示し且つ説明した特定の細部に制限されるつもりはな
く、特許請求の範囲の記載は、この発明の範囲内で可能
な全ての変形を包括するものと承知されたい。
For example, all fixed reference waveforms A, 8, C, etc., A,,B,
C, etc. and 1, to 16 can, if desired, be taken from a radix-6 ring counter driven by a pulse oscillator at six times the frequency of the AC power supply. At this time, a phase-locked loop is used to control the oscillator and lock the reference waveform to the AC power source. Furthermore, if desired, it may be constructed entirely digitally by replacing the cervical diagonal voltage and analog command signal with digital diagonal voltages and digital words, respectively. For example, this digital forehead voltage can be derived from a digital counter driven by a voltage controlled oscillator synchronized with an AC power supply at a high multiple of the power supply frequency. At this time, the comparator is a digital comparator. It is therefore understood that the invention is not intended to be limited to the specific details shown and described herein, but rather that the appended claims are intended to cover all possible modifications within the scope of the invention. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の点弧制御回路を含む、中性点サィリ
スタを用いた3相ブリッジ形電力変換装置の回路図、第
2A図及び第2B図は低い電力出力で第1象限で動作す
る中性点サィリスタを持つ従来のブリッジ形変換器の動
作を例示する波形図、第3図は第4象限に於ける従来の
動作を例示する波形図、第4図は従来の動作方法による
場合の第1象限から第4象限への切換えの応答特性を示
す波形図、第5A図及び第5B図はこの発明の動作方法
を例示する波形図、第6図は第5A図及び第5B図に例
示した方法による逆電圧指令に対する応答特性を示す波
形図、第7図は第1図に示した点弧制御回路の回路図、
第8図は第7図に示した交差検出回路の回路図、第9図
は第7図に示した典型的な1つの煩斜信号発生器の回路
図、第10図は第7図に示した点弧制御論理回路の回路
図、第11図は第10図に示した6つの相枝路論理回路
の内の1つの回路図、第12図は第10図に示した中性
点枝路論理回路の1つの回路図、第13図は第7図に示
した回路によって発生される煩斜信号並びにこの発明の
変換器を制御する一組の点弧基準波形を示す波形図、第
14図は第5A図及び第5B図の波形によって示す様式
mがその1例である。 この発明の変換器によって行われる5つの動作様式を示
すグラフ、第15図は第14図に示した5つの動作様式
で発生される電圧波形を示す波形図、第16図は相枝路
のサィリス外こ対する点弧信号がこの発明に従って論理
的に発生される御子を示す波形図、第17図は中性点枝
路のサィリスタに対する点弧信号がこの発明に従って論
理的に発生される様子を示す波形図である。主な符号の
説明 10……変圧器の1次側、12・・・・・・変圧
器の2次側、14・…・・負荷、16・・・・・・正の
群、18……負の群、20,22,24,28,30,
32・・・・・・相枝路のサィリスタ(制御整流器)、
26,34・・…・中性点枝路のサイリスタ(制御整流
器)、40・・・・・・点弧制御回路、42a乃至42
f・・・・・・煩斜信号発生器、433乃至43f……
アンド・ゲート、44・・・・・・対中性点相交差検出
回路、46・・・・・・相間交差検出回路、86,88
・・…・交差検出回路、90,92,94,96,98
,100・・・・・・比較器、102,104,106
,108,110,112・・・・・・比較器、126
・・・・・・点弧制御論理回路、128a乃至128f
・・・・・・相枝路論理回路、130a,130b…・
・・中性点枝路論理回路。FIGI FIG.3 FIG3 FIG2A FIGス8 FIG.Sへ FIGSB FIG.冬 内Gら FIG.? FIG8 FIGIO F■G・“ 内Gは FIG.14 FIG!S 〇 ≧ 門&登る 門GI?
FIG. 1 is a circuit diagram of a three-phase bridge type power converter using a neutral point thyristor, including the ignition control circuit of the present invention, and FIGS. 2A and 2B are operating in the first quadrant at low power output. A waveform diagram illustrating the operation of a conventional bridge-type converter with a neutral point thyristor, FIG. 3 is a waveform diagram illustrating the conventional operation in the fourth quadrant, and FIG. 4 is a waveform diagram illustrating the conventional operation in the fourth quadrant. Waveform diagrams showing the response characteristics of switching from the first quadrant to the fourth quadrant, Figures 5A and 5B are waveform diagrams illustrating the operating method of the present invention, and Figure 6 is illustrated in Figures 5A and 5B. FIG. 7 is a circuit diagram of the ignition control circuit shown in FIG. 1.
FIG. 8 is a circuit diagram of the cross detection circuit shown in FIG. 7, FIG. 9 is a circuit diagram of a typical crossing signal generator shown in FIG. 7, and FIG. 11 is a circuit diagram of one of the six phase branch logic circuits shown in FIG. 10, and FIG. 12 is a circuit diagram of the neutral branch shown in FIG. 10. A circuit diagram of one of the logic circuits, FIG. 13, is a waveform diagram showing the signal generated by the circuit shown in FIG. 7 as well as a set of firing reference waveforms for controlling the converter of the present invention, FIG. An example of this is the format m shown by the waveforms in FIGS. 5A and 5B. Graphs showing the five modes of operation carried out by the converter of the present invention; FIG. 15 is a waveform diagram showing the voltage waveforms generated in the five modes of operation shown in FIG. 14; FIG. FIG. 17 is a waveform diagram showing how the firing signal for the neutral branch is logically generated according to the invention; FIG. 17 shows how the firing signal for the thyristor of the neutral branch is logically generated according to the invention. FIG. Explanation of main symbols 10...Primary side of transformer, 12......Secondary side of transformer, 14...Load, 16...Positive group, 18... Negative group, 20, 22, 24, 28, 30,
32... Phase branch path thyristor (controlled rectifier),
26, 34...Thyristor (control rectifier) of neutral point branch, 40...Ignition control circuit, 42a to 42
f...Fusion signal generator, 433 to 43f...
AND gate, 44... Neutral point phase crossing detection circuit, 46... Phase crossing detection circuit, 86, 88
...Cross detection circuit, 90, 92, 94, 96, 98
, 100... Comparator, 102, 104, 106
, 108, 110, 112... comparator, 126
...Ignition control logic circuit, 128a to 128f
... Phase branch logic circuit, 130a, 130b...
...Neutral point branch logic circuit. FIGI FIG. 3 FIG3 FIG2A FIGS8 FIG. S to FIGSB FIG. Fuyuuchi G et al. FIG. ? FIG8 FIGIO F■G・“ Inner G is FIG.14 FIG!S 〇≧ Gate & climbing gate GI?

Claims (1)

【特許請求の範囲】 1 中性点を持つ多相交流電源と負荷との間で連続的に
電流を伝達する為に、前記電源の各相を負荷に接続する
第1の制御整流器回路及び負荷を前記電源の中性点に接
続する第2の制御整流器回路を持つ電力変換装置で、該
電力変換装置の応答を改善する為に前記整流器回路を比
較的低電力レベルで制御する方法に於いて、nを対中性
点相電圧の間の電気的に隔たつている角度として、前記
多相交流電源電圧の夫々の相次ぐサイクルの間、前記第
1の制御整流器回路を各相に対して少なくともn/2度
の間導電させ、n/2度の各相の導電に直ぐ続いて、夫
々の多相サイクル内の前記n度の分離期間の残りの間、
前記第2の制御整流器を導電させ、こうして前記第1及
び第2の制御整流器回路の複合導電及び非導電動作で非
導電期間がなくなる様にした方法。 2 特許請求の範囲1に記載した方法に於いて、前記第
1及び第2の制御整流器回路が負荷の両端に結合された
正の一組及び負の一組の制御整流器から成る変換器回路
を構成し、各組の少なくとも1つの整流器が電源の各相
に接続され、更に正の中性点制御整流器及び負の中性点
制御整流器が負荷の夫々の側並びに源の中性点に接続さ
れており、前記第2の制御整流器回路を導電させる段階
が、前記正の一組の各々の制御整流器のn/2度の各々
の導電期間に続く、前記n度の期間の内の残りの間、前
記正の中性点制御整流器を導電させると共に、前記負の
一組の各々の制御整流器のn/2度の導電期間に続く、
前記n度の期間の内の残りの間、前記負の中性点制御整
流器を導電させることを含み、こうして正及び負の中性
点制御整流器が同時に導電することを防止した方法。 3 特許請求の範囲2に記載した方法に於いて、前記多
相交流電源が3相交流電源で構成され、nが120度に
等しい方法。 4 特許請求の範囲2に記載した方法に於いて、対中性
点相電圧の間の電気的に隔たつている角度を表わすnが
120度であり、正及び負の組の各々の制御整流器の導
電期間が60度であり、従つてその直後に導電する前記
正及び負の中性点制御整流器の導電期間も60度である
方法。 5 特許請求の範囲2に記載した方法に於いて、対中性
点相電圧の間の電気的に隔たつている角度を表わすnが
120度であり、前記正及び負の組の各々の制御整流器
の導電角が60度であり、それに直ぐ続く前記正及び負
の中性点制御整流器の導電期間も60度である方法。 6 特許請求の範囲2に記載した方法に於いて、前記電
源が3相交流電源であつて、nは120度に等しく、制
御整流器を導電させる点弧角は、交流電源の対中性点相
電圧の正の交点から測り、正の組の制御整流器の点弧角
は90度から120度まで選択的に可変であつて、それ
に続いて60度の導電期間を持ち、これに応じて正の中
性点制御整流器の点弧角が150度から180度まで変
わり、それに続いて60度の導電期間を持つ方法。 7 特許請求の範囲2に記載した方法に於いて、前記電
源が3相交流電源であつて、n度が120度に等しく、
制御整流器を導電させる点弧角は交流電源の対中性点相
電圧の正の交点から測り、前記正の組の制御整流器の点
弧角が90度から120度まで選択的に可変であり、前
記正の中性点制御整流器の点弧角は60度遅れ、両整流
器は互いに60度の導電期間を持つていて、装置の電圧
反転時の応答を改善する様にした方法。 8 特許請求の範囲2に記載した方法に於いて、全ての
制御整流器が夫々60度の導電期間を持ち、中性点制御
整流器から正並びに負の組の1つの制御整流器への転流
が、前記正の組の1つの制御整流器が導電する時の、該
制御整流器に対する電力の反転時に起る様にした方法。 9 中性点を持つ多相交流電源の各相枝路及び負荷の間
に結合された少なくとも1つの制御整流器、並びに前記
中性点及び負荷の間に結合された別の少なくとも1つの
制御整流器を持つ変換器によつて、前記交流電源と負荷
との間で整流及び反転の全動作範囲にわたつて電力を伝
達する電力変換装置に於いて、指令信号に応答して、前
記交流電源の相電圧間の交点に対する所定の点弧角で各
々の制御整流器を個別に導電させて、該指令信号に従つ
て、相枝路の制御整流器に対する点弧角αの相異なる複
数の相次ぐ範囲に夫々対応する複数個の動作様式の内の
選ばれた1つの動作様式が得られるようにする点弧制御
回路を有し、該点弧制御回路が、(a)交流電源に結合
され、該交流電源に応答して、相対的な時間間係が交流
電源の相電圧に関係して一定である複数個の時間関係論
理信号を発生する第1の回路手段と、(b)前記相枝路
の制御整流器と同数だけあつて、前記第1の回路手段に
結合され、予定数の前記一定の時間関係をもつ論理信号
に応答して、各相電圧の半サイクルより長い期間の間1
つの方法に変化する、周期的に反復的な振幅変化特性を
持つ夫々の点弧基準波形を発生する複数個の波形発生器
とを有し、相次ぐ点弧基準波形はその前記振幅特性が変
化している部分の一部分の期間が互いに重なり合つてお
り、任意の隣合う2つの点弧基準波形は1つの制御整流
器の点弧のために用いられるものであり、更に、前記点
弧制御回路が、(c)前記複数個の波形発生器及び前記
交流電源に結合されていて、前記点弧基準波形とゼロ電
圧との比較に関係して相対的な時間関係が一定である複
数個の別の時間関係論理信号を発生する第2の回路手段
と、(d)前記複数個の波形発生器及び前記指令信号に
結合されていて、相対的な時間関係が前記点弧基準波形
と指令信号の比較に応じて可変である複数個の時間関係
論理信号を発生する第3の回路手段と、(e)前記回路
手段に結合されていて、前記一定の時間関係を持つ論理
信号並びに時間的に可変の論理信号に応答して、予定の
論理制御アルゴリズムに従つて該論理信号を組合せて、
前記指令信号の大きさに応じた点弧信号を発生して選ば
れた1つの動作様式が得られるようにし、該点弧信号を
制御整流器に印加するデイジタル論理回路手段とを有す
る電力変換装置。10 特許請求の範囲9に記載した電
力変換装置に於いて、前記変換器がブリツジ形変換器で
あつて、夫々複数個の相枝路の制御整流器及び中性点枝
路の制御整流器を含む正及び負の群の制御整流器を含ん
でいる電力変換装置。 11 特許請求の範囲10に記載した電力変換装置に於
いて、前記デイジタル論理回路手段が、相枝路の制御整
流器に対する点弧信号を発生する第1の論理回路手段と
、中性点枝路の制御整流器に対する点弧信号を発生する
第2の論理回路手段とを含んでいる電力変換装置。 12 特許請求の範囲11に記載した電力変換装置に於
いて、前記第1の論理回路手段が、第1の動作様式では
、第1レベルの指令信号に応じて、相枝路の制御整流器
に対し、0度と30度の間で可変の点弧角αを定め、前
記第2の論理回路手段は前記第1レベルの指令信号に応
じて中性点枝路の制御整流器の動作を禁止する電力変換
装置。 13 特許請求の範囲11に記載した電力変換装置に於
いて、前記第1の論理回路手段が、第2の動作様式で、
第2レベルの指令信号に応じて、相枝路の制御整流器に
対し、30度と90度の間で可変の点弧角αを定め、前
記第2の論理回路手段が前記第2レベルの指令信号に応
じて、中性点枝路の制御整流器に対して一定の点弧角β
を定める電力変換装置。 14 特許請求の範囲13に記載した電力変換装置に於
いて、前記一定の点弧角βが大体150度である電力変
換装置。 15 特許請求の範囲11に記載した電力変換装置に於
いて、前記第1の論理回路手段が、第3の動作様式では
、第3レベルの指令信号に応じて、相枝路の制御整流器
に対し、90度と120度の間で可変の点弧角αを定め
、第2の論理回路手段が、前記第3レベルの指令信号に
応じて、相枝路の制御整流器の点弧角から60度遅れた
点弧角α(=β+60度)を中性点枝路の制御整流器に
対して定める電力変換装置。 16 特許請求の範囲15に記載した電力変換装置に於
いて、点弧角は各相枝路の制御整流器の60度の最小導
電期間を定め、その後、中性点枝路の制御整流器の60
度の最大導電期間が続く様にした電力変換装置。 17 特許請求の範囲11に記載した電力変換装置に於
いて、前記第1の論理回路手段が、第4の動作様式では
、第4レベルの指令信号に応じて、相枝路の制御整流器
に対し、一定の点弧角αを定め、前記第2の論理回路手
段が、前記第4レベルの指令信号に応じて、中性点枝路
の制御整流器に対し、180度と240度の間で可変の
点弧角βを定める電力変換装置。 15 特許請求の範囲17に記載した電力変換装置に於
いて、前記一定の点弧角αが大体120度である電力変
換装置。 19 特許請求の範囲11に記載した電力変換装置に於
いて、前記第1の論理回路手段が、第5の動作様式では
、第5レベルの指令信号に応じて、120度と予定の反
転限界角度の間で可変の点弧角αを定め、前記第2の論
理回路手段が前記第5レベルの指令信号に応じて、中性
点枝路の制御整流器の動作を禁止する電力変換装置。 20 特許請求の範囲19に記載した電力変換装置に於
いて、前記反転限界角度が大体150度である電力変換
装置。 21 特許請求の範囲9に記載した電力変換装置に於い
て、nを相電圧の間の電気的に隔たつている角度として
、前記点弧基準波形がn/2度の電気角だけ互いに電気
的に隔たつている電力変換装置。 22 特許請求の範囲9に記載した電力変換装置に於い
て、前記振幅変化特性が240度の電気角の期間にわた
つて略直線的な変化していることからなる電力変換装置
。 23 特許請求の範囲9に記載した電力変換装置に於い
て、前記点弧基準波形の振幅変化特性が、前記振幅が変
化する期間にわたつて振幅が漸進的に減少する同じ様な
波形で構成されている電力変換装置。 24 特許請求の範囲9に記載した電力変換装置に於い
て、前記変換器がブリツジ形変換器であつて6つの相枝
路の制御整流器と2つの中性点枝路の制御整流器とを有
し、前記複数個の波形発生器が、互いに電気角で60度
隔たる6つの点弧基準波形を発生する6つの発生器で構
成されている電力変換装置。 25 特許請求の範囲9に記載した電力変換装置に於い
て、前記第1の回路手段が、前記電源に結合されていて
、対中性点相電圧の夫々の中性点との交点を定める第1
組のデイジタル論理回路を発生する手段と、前記電源に
結合されていて、対中性点相電圧間の夫々の交点を定め
る第2組のデイジタル論理信号を発生する手段とで構成
され、前記複数個の波形発生器が第2組のデイジタル論
理信号に夫々接続されており、更に、前記第2の回路手
段が、前記点弧基準波形とゼロ電圧の夫々の交点を定め
る第3組のデイジタル論理信号を発生する手段で構成さ
れ、前記第3の回路手段が、前記点弧基準波形の振幅変
化特性と指令信号の交点を定める第4組のデイジタル論
理信号を発生する手段で構成されている電力変換装置。 26 特許請求の範囲9に記載した電力変換装置に於い
て、前記変換器が3相交流電源に結合されたブリツジ形
変換器であり、前記第1の回路手段が、前記電線の3相
線路電圧に応答して、第1組の矩形波信号A,B,C及
びその補数■,■,■を発生する対中性点相交差検出手
段と、前記電源の3相線路電圧に結合されていて、第2
組の矩形波信号A_1,B_1,C_1及びその補数■
,■,■,を発生する相間交差検出手段とで構成されて
おり、前記第2組の矩形波信号は前記第1組の矩形波信
号から30度夫々離れており、前記複数個の波形発生器
が、前記第2組の信号A_1,B_1……■に結合され
て、互いに60度離れた6つの点弧基準波形F_1,F
_2,……F_6を発生する6つの波形発生器で構成さ
れ、前記第2の回路手段が、前記6つの点弧基準波形F
_1……F_6に結合されていて、波形F_1……F_
6がゼロ電圧を通過する時に第3組の6つの矩形波信号
I_1,I_2……I_6を発生する点弧基準波形ゼロ
交差検出手段で構成され、前記第3の回路手段は第4組
の矩形波信号X_1,X_2……X_6及びその補数■
,■……■を発生する点弧基準波形対指令信号交差検出
手段で構成され、前記デイジタル論理回路手段は、下記
の論理式X_n+Y_n・(Z_n+X_n_−_1)
に従つて相枝路の制御整流器に対する点弧信号を発生す
る第1の論理回路手段と、下記の論理式X_n_+_1
・Z_n・■・Y_n(但し上記論理式で+はオア論理
関数であり、・はアンド論理関数であり、Xは信号X_
1……■の内の1つであり、Yは信号I_1……I_6
の内の1つであり、Zは信号A,B……■の内の1つで
あつて、Z_1=■、Z_2=C,Z_3=■,Z_4
=A,Z_5=■,Z_6=B)に従つて中性点枝路の
制御整流器に対する点弧信号を発生する第2の論理回路
手段とで構成されている電力変換装置。 27 特許請求の範囲26に記載した電力変換装置に於
いて、前記第1の論理回路手段がN*を前記第2の論理
回路手段によつて発生される論理式X_n_+_1・Z
_n・■・Y_nとして、論理式X_n+Y_n・(Z
_n+X_n_−_1+N*)を発生する電力変換装置
。 28 特許請求の範囲26に記載した電力変換装置に於
いて、前記波形発生器が夫々点弧基準波形を発生し、該
波形の振幅変化特性が180度より大きい負の勾配の傾
斜信号で構成されている電力変換装置。 29 特許請求の範囲28に記載した電力変換装置に於
いて、前記負の勾配の傾斜信号が電気角で240度にわ
たる電力変換装置。 30 特許請求の範囲28に記載した電力変換装置に於
いて、前記点弧基準波形が最初は120度の間変化しな
い振幅特性を持ち、その後240度にわたる負の勾配の
傾斜を持つ電力変換装置。 31 特許請求の範囲9に記載した電力変換装置に於い
て、制御整流器がサイリスタである電力変換装置。 32 特許請求の範囲9に記載した電力変換装置に於い
て、前記デイジタル論理回路手段が前記制御アルゴリズ
ムに従う回路手段を持つていて、相枝路の制御整流器に
対する点弧角を最大150度に制限する反転限界制御信
号を発生する電力変換装置。 33 特許請求の範囲32に記載した電力変換装置に於
いて、前記デイジタル論理回路手段が更に、中性点枝路
の制御整流器が現在導電している場合、点弧角が少なく
とも120度になる様に任意の相の制御整流器を導電さ
せる回路手段を含んでいる電力変換装置。
[Claims] 1. A first controlled rectifier circuit that connects each phase of the power source to the load in order to continuously transfer current between the load and a multiphase AC power source having a neutral point, and the load. A power converter having a second controlled rectifier circuit connected to a neutral point of the power supply, in a method of controlling the rectifier circuit at a relatively low power level to improve response of the power converter. , n being the electrically separating angle between the phase voltages to neutral, the first controlled rectifier circuit at least conducting for n/2 degrees, immediately following conduction of each phase of n/2 degrees, for the remainder of said n degree separation period within each multiphase cycle;
The method comprises causing the second controlled rectifier to conduct, such that the combined conducting and non-conducting operation of the first and second controlled rectifier circuits eliminates non-conducting periods. 2. The method of claim 1, wherein the first and second controlled rectifier circuits comprise a converter circuit consisting of a positive set and a negative set of controlled rectifiers coupled across a load. at least one rectifier of each set is connected to each phase of the power source, and a positive neutral point controlled rectifier and a negative neutral point controlled rectifier are connected to each side of the load and to the neutral point of the source. and the step of conducting the second controlled rectifier circuit follows the conduction period of each n/2 degree of each controlled rectifier of the positive set for the remainder of the n degree period. , conducting the positive neutral point controlled rectifier and following a conduction period of n/2 degrees of each of the set of negative controlled rectifiers;
The method comprises conducting the negative neutral point controlled rectifier during the remainder of the n degree period, thus preventing the positive and negative neutral point controlled rectifiers from conducting simultaneously. 3. The method according to claim 2, wherein the multiphase AC power source is a three-phase AC power source, and n is equal to 120 degrees. 4. In the method set forth in claim 2, n representing the electrically separating angle between the phase voltages to the neutral point is 120 degrees, and each controlled rectifier of the positive and negative sets , and the conduction period of said positive and negative neutral point controlled rectifiers conducting immediately thereafter is also 60 degrees. 5. In the method set forth in claim 2, n representing the electrically separating angle between the phase voltages to the neutral point is 120 degrees, and each control of the positive and negative sets is A method in which the conduction angle of the rectifier is 60 degrees and the conduction period of the immediately following positive and negative neutral point controlled rectifiers is also 60 degrees. 6. In the method set forth in claim 2, the power source is a three-phase AC power source, n is equal to 120 degrees, and the firing angle for conducting the controlled rectifier is equal to the neutral point phase of the AC power source. Measured from the positive intersection of the voltages, the firing angle of the positive set of controlled rectifiers is selectively variable from 90 degrees to 120 degrees, followed by a 60 degree conduction period and correspondingly positive A method in which the firing angle of the neutral point controlled rectifier varies from 150 degrees to 180 degrees, followed by a conduction period of 60 degrees. 7. In the method set forth in claim 2, the power source is a three-phase AC power source, and n degrees is equal to 120 degrees,
The firing angle for conducting the controlled rectifier is measured from the positive intersection of the phase voltage to the neutral point of the AC power source, and the firing angle of the positive set of controlled rectifiers is selectively variable from 90 degrees to 120 degrees; The firing angle of the positive neutral point controlled rectifier is delayed by 60 degrees, and both rectifiers have a conduction period of 60 degrees from each other to improve the response of the device to voltage reversals. 8. In the method as claimed in claim 2, all controlled rectifiers each have a conduction period of 60 degrees, and the commutation from the neutral point controlled rectifier to one controlled rectifier of the positive and negative set comprises: The method occurs when one controlled rectifier of the positive set conducts, upon reversal of power to the controlled rectifier. 9 at least one controlled rectifier coupled between each phase branch of a multiphase AC power supply having a neutral point and a load, and at least one other controlled rectifier coupled between said neutral point and the load; In a power conversion device that transmits power over the entire operating range of rectification and inversion between the AC power source and a load using a converter having a converter, the phase voltage of the AC power source is adjusted in response to a command signal. individually energizing each control rectifier at a predetermined firing angle relative to the intersection between the control rectifiers, respectively corresponding to a plurality of different successive ranges of firing angle α for the control rectifiers of the phase branches according to the command signal; an ignition control circuit for providing a selected one of a plurality of modes of operation, the ignition control circuit being (a) coupled to and responsive to an alternating current power source; (b) a controlled rectifier of said phase branch; and (b) a controlled rectifier of said phase branch. an equal number of circuit means coupled to said first circuit means in response to a predetermined number of said fixed time relationship logic signals for a period longer than one half cycle of each phase voltage;
a plurality of waveform generators for generating respective firing reference waveforms having periodic repetitive amplitude change characteristics that vary in one manner; periods of a portion of the portion overlap each other, any two adjacent ignition reference waveforms are used for ignition of one controlled rectifier, and the ignition control circuit further comprises: (c) a plurality of separate time periods coupled to the plurality of waveform generators and the AC power source and having a constant relative time relationship with respect to the comparison of the ignition reference waveform and zero voltage; second circuit means for generating a related logic signal; and (d) coupled to the plurality of waveform generators and the command signal, the relative time relationship being coupled to the comparison of the firing reference waveform and the command signal. (e) third circuit means for generating a plurality of time-related logic signals that are variable accordingly; and (e) third circuit means that are coupled to said circuit means and that are coupled to said logic signals that have a constant time relationship as well as time-variable logic. in response to the signals, combining the logic signals according to a predetermined logic control algorithm;
and digital logic circuit means for generating an ignition signal responsive to the magnitude of the command signal to obtain a selected mode of operation, and applying the ignition signal to a control rectifier. 10 In the power conversion device according to claim 9, the converter is a bridge type converter, and each of the converters includes a plurality of phase branch controlled rectifiers and a plurality of neutral branch controlled rectifiers. and a negative group controlled rectifier. 11. The power conversion device according to claim 10, wherein the digital logic circuit means includes a first logic circuit means for generating a firing signal for a controlled rectifier in a phase branch, and a first logic circuit means for generating an ignition signal for a controlled rectifier in a phase branch; second logic circuit means for generating a firing signal for a controlled rectifier. 12. In the power conversion device according to claim 11, in the first mode of operation, the first logic circuit means controls the control rectifier of the phase branch in response to a first level command signal. , a variable firing angle α between 0 degrees and 30 degrees, said second logic circuit means for controlling the power for inhibiting operation of the control rectifier of the neutral branch in response to said first level command signal. conversion device. 13. In the power conversion device according to claim 11, the first logic circuit means operates in a second operation mode,
In response to a second level command signal, the second logic circuit means determines a variable firing angle α between 30 degrees and 90 degrees for the controlled rectifier of the phase branch; Depending on the signal, a constant firing angle β for the control rectifier of the neutral branch
A power conversion device that determines the 14. The power converter according to claim 13, wherein the constant firing angle β is approximately 150 degrees. 15. In the power conversion device according to claim 11, in the third mode of operation, the first logic circuit means controls the control rectifier of the phase branch in response to a third level command signal. , a variable firing angle α between 90 degrees and 120 degrees, and the second logic circuit means determines a firing angle α of 60 degrees from the firing angle of the controlled rectifier of the phase branch in response to said third level command signal. A power conversion device that determines a delayed firing angle α (=β+60 degrees) for a controlled rectifier of a neutral branch. 16. In the power converter according to claim 15, the firing angle defines a minimum conduction period of 60 degrees for the controlled rectifier of each phase branch, and then a minimum conduction period of 60 degrees for the controlled rectifier of the neutral branch.
A power conversion device designed to last for a maximum conduction period of 300°C. 17. In the power conversion device according to claim 11, in the fourth mode of operation, the first logic circuit means operates the control rectifier of the phase branch in response to a fourth level command signal. , a constant firing angle α is determined, and said second logic circuit means is configured to set a firing angle α variable between 180 degrees and 240 degrees for the control rectifier of the neutral branch in response to said fourth level command signal. A power conversion device that determines the firing angle β. 15. The power converter according to claim 17, wherein the constant firing angle α is approximately 120 degrees. 19. In the power conversion device according to claim 11, in the fifth operation mode, the first logic circuit means sets a predetermined inversion limit angle of 120 degrees in response to a command signal at a fifth level. A power conversion device in which the second logic circuit means inhibits operation of the control rectifier of the neutral branch in response to the fifth level command signal. 20. The power converter according to claim 19, wherein the inversion limit angle is approximately 150 degrees. 21 In the power conversion device according to claim 9, the ignition reference waveforms are electrically separated from each other by an electrical angle of n/2 degrees, where n is the electrically separating angle between the phase voltages. Power conversion equipment separated by 22. The power converter according to claim 9, wherein the amplitude change characteristic changes substantially linearly over a period of 240 degrees electrical angle. 23. In the power conversion device according to claim 9, the amplitude change characteristic of the ignition reference waveform is composed of a similar waveform whose amplitude gradually decreases over a period in which the amplitude changes. power conversion equipment. 24. In the power conversion device according to claim 9, the converter is a bridge type converter and has six phase branch controlled rectifiers and two neutral branch controlled rectifiers. , wherein the plurality of waveform generators are comprised of six generators that generate six ignition reference waveforms separated by 60 electrical degrees from each other. 25. In the power conversion device according to claim 9, the first circuit means is coupled to the power supply and defines a point of intersection of a phase-to-neutral point voltage with each neutral point. 1
means for generating a second set of digital logic signals coupled to said power supply and defining respective intersections between said plurality of phase voltages; waveform generators are respectively connected to a second set of digital logic signals, and the second circuit means further includes a third set of digital logic signals for determining respective intersection points of the firing reference waveform and zero voltage. the third circuit means comprising means for generating a fourth set of digital logic signals defining the intersection of the amplitude variation characteristic of the firing reference waveform and the command signal; conversion device. 26. In the power conversion device according to claim 9, the converter is a bridge type converter coupled to a three-phase AC power supply, and the first circuit means is configured to convert the three-phase line voltage of the electric wire into phase-to-neutral crossing detection means for generating a first set of square wave signals A, B, C and their complements ■, ■, ■ in response to; , second
Set of square wave signals A_1, B_1, C_1 and its complement ■
, ■, ■, and the second set of rectangular wave signals are separated by 30 degrees from the first set of rectangular wave signals, and the plurality of waveform generation is coupled to said second set of signals A_1, B_1...■ to generate six firing reference waveforms F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, F_1, .
_2,...F_6, the second circuit means generates the six ignition reference waveforms F_6.
It is coupled to _1...F_6, and the waveform F_1...F_
ignition reference waveform zero crossing detection means for generating a third set of six rectangular wave signals I_1, I_2...I_6 when the voltage of the fourth set of rectangular wave signals I_1, I_2...I_6 passes through zero voltage; Wave signals X_1, X_2...X_6 and their complement ■
, ■...■, and the digital logic circuit means is configured by the following logical formula X_n+Y_n・(Z_n+X_n_-_1)
first logic circuit means for generating an ignition signal for the control rectifier of the phase branch according to the following logic formula X_n_+_1
・Z_n・■・Y_n (However, in the above logical formula, + is an OR logic function, ・ is an AND logic function, and X is a signal X_
1...■, and Y is the signal I_1...I_6
Z is one of the signals A, B...■, Z_1=■, Z_2=C, Z_3=■, Z_4
=A, Z_5=■, Z_6=B). 27 In the power conversion device according to claim 26, the first logic circuit means converts N* into a logical formula X_n_+_1·Z generated by the second logic circuit means.
As _n・■・Y_n, the logical formula X_n+Y_n・(Z
A power conversion device that generates _n+X_n_-_1+N*). 28. In the power conversion device according to claim 26, each of the waveform generators generates an ignition reference waveform, and the amplitude change characteristic of the waveform is comprised of a slope signal with a negative slope greater than 180 degrees. power conversion equipment. 29. The power converter according to claim 28, wherein the slope signal having the negative slope spans 240 degrees in electrical angle. 30. The power converter according to claim 28, wherein the ignition reference waveform initially has an amplitude characteristic that does not change over 120 degrees, and then has a slope with a negative slope over 240 degrees. 31. The power conversion device according to claim 9, wherein the controlled rectifier is a thyristor. 32. The power converter according to claim 9, wherein the digital logic circuit means has circuit means according to the control algorithm, and limits the firing angle of the phase branch to the controlled rectifier to a maximum of 150 degrees. A power conversion device that generates an inversion limit control signal. 33. The power converter of claim 32, wherein the digital logic circuit means further comprises a circuit such that the firing angle is at least 120 degrees when the controlled rectifier of the neutral branch is currently conducting. A power converter comprising circuit means for conducting a controlled rectifier of any phase.
JP54042629A 1978-04-10 1979-04-10 Control method and control circuit for power converter Expired JPS6022592B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US895188 1978-04-10
US894970 1978-04-10
US05/895,188 US4164015A (en) 1978-04-10 1978-04-10 Control circuit for power converter
US05/894,970 US4156896A (en) 1978-04-10 1978-04-10 Method of controlling a power conversion system

Publications (2)

Publication Number Publication Date
JPS54148225A JPS54148225A (en) 1979-11-20
JPS6022592B2 true JPS6022592B2 (en) 1985-06-03

Family

ID=27129095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54042629A Expired JPS6022592B2 (en) 1978-04-10 1979-04-10 Control method and control circuit for power converter

Country Status (6)

Country Link
JP (1) JPS6022592B2 (en)
CH (1) CH642790A5 (en)
DE (1) DE2914596A1 (en)
GB (1) GB2018531B (en)
IT (1) IT1112468B (en)
SE (1) SE7903054L (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3206578A1 (en) * 1982-02-20 1983-09-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Control of a line-commutated converter in two-quadrant operation with zero valves

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2746685A1 (en) * 1976-12-07 1978-06-08 Gen Electric DEVICE AND METHOD FOR POWER CONVERSION

Also Published As

Publication number Publication date
IT1112468B (en) 1986-01-13
JPS54148225A (en) 1979-11-20
GB2018531A (en) 1979-10-17
DE2914596C2 (en) 1990-12-06
DE2914596A1 (en) 1979-10-18
GB2018531B (en) 1982-07-21
SE7903054L (en) 1979-12-17
CH642790A5 (en) 1984-04-30

Similar Documents

Publication Publication Date Title
US4523269A (en) Series resonance charge transfer regulation method and apparatus
Empringham et al. Intelligent commutation of matrix converter bi-directional switch cells using novel gate drive techniques
US4697131A (en) Voltage source inverter and variable frequency, constant voltage AC motor drive embodying the same
US4377779A (en) Pulse width modulated inverter machine drive
US4352156A (en) AC to AC Power converter with a controllable power factor
US4954726A (en) Switching an inverter with stored signal sequences
CA1073529A (en) Current fed inverter with commutation independent of load inductance
US5168437A (en) Phase displaced, multiple inverter bridge circuits with waveform notching for harmonic elimination
US4772998A (en) Electrostatic precipitator voltage controller having improved electrical characteristics
US5198972A (en) Turn-off switch phase control with improved ripple and power factor
US4344123A (en) Multilevel PWM inverter
US3704408A (en) Controlled rectifier firing system with voltage compensation
US4156896A (en) Method of controlling a power conversion system
US4307444A (en) Method and apparatus for stabilized integral control of static power frequency changers
US5091840A (en) Power conversion scheme employing shorting means to control current magnitude
JPS6022592B2 (en) Control method and control circuit for power converter
US4267570A (en) Control unit for multi-phase static converter
US4164015A (en) Control circuit for power converter
US4247887A (en) AC--AC Converter device
US4455600A (en) Single phase, double-ended thyristor inverter with choke-coupled impulse commutation
SU1096752A1 (en) Method of separate control of three-phase direct frequency converter with separated power sources
US4295190A (en) Bank selection in naturally commutated thyristor controlled static power converters
JP2641852B2 (en) Frequency converter
JPS5914367A (en) Parallel device for inverters
SU1436235A1 (en) Direct frequency doubler