JPS60220892A - Small-sized electronic equipment - Google Patents

Small-sized electronic equipment

Info

Publication number
JPS60220892A
JPS60220892A JP60027961A JP2796185A JPS60220892A JP S60220892 A JPS60220892 A JP S60220892A JP 60027961 A JP60027961 A JP 60027961A JP 2796185 A JP2796185 A JP 2796185A JP S60220892 A JPS60220892 A JP S60220892A
Authority
JP
Japan
Prior art keywords
data
circuit
display
output
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60027961A
Other languages
Japanese (ja)
Inventor
Iwao Tawara
田原 伊和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP60027961A priority Critical patent/JPS60220892A/en
Publication of JPS60220892A publication Critical patent/JPS60220892A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G21/00Input or output devices integrated in time-pieces

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To store and output optional data to an external device such as a wrist watch by storing and displaying write data and also outputting it to the external device. CONSTITUTION:The desk electronic computer 29 of small-sized electronic equipment performs necessary arithmetic between an arithmetic register 45 and a display register 44 through an arithmetic control part 43 according to the operation of a button input part 41, and write data is stored in a display register 44 and displayed on a display device 47. At the same time, an input control part 42 closes AND gates 49 and 51 and light emitting elements 5a and 5b are driven according to timing data from a write data timing generating circuit 48 to output the write data. This output is stored in the internal shift register, etc., of the wrist watch through the photodetecting element of the wrist watch, etc., mounted on the computer 29. Thus, optional data is stored and also outputted to the wrist watch, etc., as the external device.

Description

【発明の詳細な説明】 本発明はメモリ機能を備え、このメモリの内容を外部装
置に出力する小型電子機器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a small electronic device that has a memory function and outputs the contents of this memory to an external device.

近年、時計の多様化に伴って従来のテンプ式機械時計の
外に電子式のディ1ジタル時計が開発されている。この
電子式の時計装置は時刻表示機能の外、例えば月、日、
曜日等の表示機能を備えたもの、あるいはアラームとし
て時刻設定機能を備えたもの等が考えられ、益々多機能
化される方向にある。しかしながら、このように多機能
化を計った場合、各機能の動作を設定するためのデータ
入力手段が問題となる。すなわち、スイッチ類を多数設
けることによって必要データを入力し得るものであるが
、スイッチ類を多数設けることは防水性を損ない、また
、外観並びに操作上の点からも好ましくない。
In recent years, with the diversification of timepieces, electronic digital timepieces have been developed in addition to the conventional balance-type mechanical timepieces. In addition to the time display function, this electronic clock device also displays the month, date, etc.
Devices that have a function to display the day of the week, etc., or a function to set a time as an alarm are conceivable, and the trend is for devices to become more and more multifunctional. However, when increasing the number of functions in this way, data input means for setting the operation of each function becomes a problem. That is, it is possible to input necessary data by providing a large number of switches, but providing a large number of switches impairs waterproofness and is also undesirable from the viewpoint of appearance and operation.

本発明は上記の点に鑑みてなされたもので、多数のスイ
ッチを備え任意データを記憶し得ると共に、このデータ
を腕時計等のような外部装置に出力し得る小型電子機器
を提供することを目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide a small electronic device that is equipped with a large number of switches, can store arbitrary data, and can output this data to an external device such as a wristwatch. shall be.

以下図面を参照して本発明の一実施例を説明する0本発
明は第1図に示すように電子式時計装置1の内部にメモ
リ2を付加すると共に、このメモリ2の入力部にフォト
セン9.9 a 、 、? bを設け、外部のデータス
テーション4において設定されるデータを発光体例えば
発光ダイオード5a、5bにより光データに変換し、こ
の光データを上記フォトセンサ、9 m 、 、9 b
を介して上記メモリ2に入力するようにしたものである
An embodiment of the present invention will be described below with reference to the drawings.The present invention includes a memory 2 added inside an electronic timepiece device 1 as shown in FIG. 9.9 a, ,? b, converts the data set at the external data station 4 into optical data using light emitters such as light emitting diodes 5a, 5b, and converts this optical data to the above-mentioned photosensors, 9m, 9b.
The data is input to the memory 2 via the .

上記フォトセンサ+9 a 、 、1 bは、例えば第
2図に示すように時計装置Iの時刻表示面6に設けられ
る。
The photosensors +9a, , 1b are provided, for example, on the time display surface 6 of the timepiece device I, as shown in FIG.

第3図は上記時計装置1の内部構成を示すものであるン
第3図において11は2nの基準パルス信号を発生する
発振回路で、この発振回路11の出力は分周回路12で
例えば周期1秒の信号に分周されて計時計数回路13へ
送られる。
FIG. 3 shows the internal configuration of the clock device 1. In FIG. 3, 11 is an oscillation circuit that generates a 2n reference pulse signal, and the output of this oscillation circuit 11 is transmitted to a frequency dividing circuit 12 with a period of 1, for example. The frequency is divided into seconds and sent to the counting circuit 13.

−この計時計数回路13は分周回路12の出力・ぐルス
を計数し、時、分、秒に対する時刻情報を得るもので、
この時刻情報はアンド回路14及びオア回路I5を介し
てデコーダ・ドライバ16に送られ、さらにこのデコー
ダ・ドライバ16より表示装置I7に送られてディジタ
ル表示される。上記アンド回路14は、スイッチ制御部
18からイーンパータI9を介して与えられる制御信号
によってダート制御される。また、20は前記メモリ2
として用いられるシフトレジスタで、このシフトレジス
タ20には一方のフォトセンサ3aで受けた設定データ
が波形整形回路21で波形整形された後、オア回路22
を介して入力される。このシフトレジスタ20に入力さ
れたデータは、アンド回路23及びオア回路22を介し
て出力端より自己の入力側に戻され、循環保持される。
-This counter counting circuit 13 counts the output of the frequency dividing circuit 12 and obtains time information for hours, minutes, and seconds.
This time information is sent to the decoder/driver 16 via the AND circuit 14 and the OR circuit I5, and further sent from the decoder/driver 16 to the display device I7 for digital display. The AND circuit 14 is dart-controlled by a control signal given from the switch control section 18 via the inverter I9. Further, 20 is the memory 2
In this shift register 20, the setting data received by one of the photosensors 3a is waveform-shaped by a waveform shaping circuit 21, and then sent to an OR circuit 22.
Input via . The data input to this shift register 20 is returned to its own input side from the output end via an AND circuit 23 and an OR circuit 22, and is cyclically held.

上記アンド回路23は上記スイッチ制御部18からイン
パー夕24を介して与えられる制御信号によりて制御さ
れる。また、他方のフォトセンサ3bにはデータステー
ション4からクロックデータが与えられるようになって
おり、このフォトセンサ3bで受けたクロックデータは
波形整形回路25で波形整形された後、オア回路26を
介してシフトレジスタ20にシフトノぐルスとして送ら
れる。
The AND circuit 23 is controlled by a control signal given from the switch control section 18 via the impeller 24. Further, clock data is given to the other photosensor 3b from the data station 4, and the clock data received by this photosensor 3b is waveform-shaped by a waveform shaping circuit 25 and then passed through an OR circuit 26. The signal is sent to the shift register 20 as a shift signal.

そして、このシフトレジスタ20の記憶データは、アン
ド回路27及びオア回路15を介してデコーダ・ドライ
ノ々I6へ送られる。上記アンド回路27はスイッチ制
御部18からの制御信号によってダート制御される。ま
た、上記スイッチ制御部18には時刻訂正用スイッチS
a。
The data stored in the shift register 20 is then sent to the decoder/driver node I6 via the AND circuit 27 and the OR circuit 15. The AND circuit 27 is dart-controlled by a control signal from the switch control section 18. The switch control section 18 also includes a time correction switch S.
a.

操作スイッチSb及び表示データ切換スイッチScが接
続される。スイッチ制御部18はスイッチSa、Sbが
操作されることにより分周回路12から取出した信号に
同期して計時計数回路13内の計数内容を訂正する。ま
た、スイッチ制御部111f−J、常時はアンド回路1
4のダートを開くと共にアンド回路27のダートを閉じ
て計時計数回路I3の出力、つまり時刻情報を表示装置
17に送って表示し、スイツパチS0が操作されるとス
イッチ制御部18がらシフトレジスタ20にクロックツ
やルスがオア回路、?61−して与えられ、シフトレジ
スタ2oの記憶データを循環動作させると共に、スイッ
チ制御部I8からインバータI9に@Ill信号が与え
られアンド回路14のダートを閉じると共にアンド回路
27のダートを開き、シフトレジスタ2oの記憶データ
を表示装置17に送って表示するように動作する。また
、上記スイッ:7−8cが操作され、シフトレジスタ2
0の記憶データを表示している際にスイッチsbが操作
されると、スイッチ制御部18からインバータ24に@
1”信号が出力され、アンド回路28のf−)を閉じる
のでシフトレジスタ2oの記憶データはクリアされる。
An operation switch Sb and a display data changeover switch Sc are connected. The switch control unit 18 corrects the count in the counting circuit 13 in synchronization with the signal taken out from the frequency dividing circuit 12 by operating the switches Sa and Sb. In addition, the switch control unit 111f-J is always connected to the AND circuit 1.
4 is opened, the dart of the AND circuit 27 is closed, and the output of the counting circuit I3, that is, the time information, is sent to the display device 17 for display. Is Clockz or Luz an OR circuit? 61-, the data stored in the shift register 2o is circulated, and the @Ill signal is given from the switch control unit I8 to the inverter I9, which closes the dart of the AND circuit 14 and opens the dart of the AND circuit 27, causing the shift It operates to send the data stored in the register 2o to the display device 17 for display. Also, the above switch: 7-8c is operated, and the shift register 2
When switch sb is operated while displaying stored data of 0, @
1'' signal is output, and f-) of the AND circuit 28 is closed, so that the data stored in the shift register 2o is cleared.

上記シフトレジスタ2oは例えば第4図に示すように2
4桁構成で、3桁のデータが8個記憶できるようになっ
ている。各桁は4ビツト構成であり、全体で96ピツト
構成となる。そして、各桁には、例えば時刻表等の時刻
データ、誕生日等の月日データがデータステージ曹ン4
から与えられて記憶される。第4図では時刻表を記憶さ
せた例を示しである。
The shift register 2o is, for example, 2 as shown in FIG.
It has a 4-digit configuration and can store 8 pieces of 3-digit data. Each digit consists of 4 bits, resulting in a total of 96 pits. Each digit contains, for example, time data such as a timetable, month and day data such as birthdays, etc.
given and memorized. FIG. 4 shows an example in which a timetable is stored.

しかして、上記データステーション4としては、例えば
第5図に示すように電子式卓上計算機29が用いられる
。この計算機29には、キー&−ド30上に数値釦、フ
ァンクシ璽ン釦等の通常の釦の外にデータ書込用釦31
が設けられると共にケース32の上部を端、つまり表示
部33に近接する上側端が一段低い状態で延長されて時
計載置部34が形成される。そして、この時計載置部S
4の上面には!6図に示すように位置決め用の突起、?
 5 a 、 、15 bが設けられる。一方、時計装
置1には、そのケース36のカバーガラス37を装着し
た側に、上記突起、95 a 、 、? 5 bに対応
する位置に凹部38a。
As the data station 4, for example, an electronic desktop calculator 29 is used as shown in FIG. This calculator 29 has a data writing button 31 in addition to normal buttons such as numeric buttons and funx button on the keypad 30.
is provided, and the upper end of the case 32, that is, the upper end adjacent to the display section 33, is extended in a lower state to form a watch mounting section 34. And this watch holder S
On the top of 4! As shown in Figure 6, the positioning protrusion, ?
5a, , 15b are provided. On the other hand, the watch device 1 has the above-mentioned projections 95a, ?, on the side of the case 36 on which the cover glass 37 is attached. A recess 38a is located at a position corresponding to 5b.

、v /l bが設けられ、との凹部、I Rg 、 
3 Rbに上記突起、95 a 、 J 5 bが嵌合
されるようになっている。また、上記時計載置部34に
おけるケース32内には、プリント基板39上に前記発
光ダイオード5m、5bがフォトセンサ3s。
, v /l b and a recess with I Rg ,
The protrusions 95a and J5b are fitted to 3Rb. Furthermore, inside the case 32 of the watch mounting section 34, the light emitting diodes 5m and 5b are mounted on a printed circuit board 39 as a photosensor 3s.

3bに対応するように設けられる。さらに時計載置部3
4には発光ダイオード5m、5bに対向する位置に発光
ダイオード5a、5bからの投射光を外部に放射するた
めの透孔40a。
3b. Furthermore, the clock holder 3
4 has a through hole 40a at a position facing the light emitting diodes 5m and 5b for radiating the projected light from the light emitting diodes 5a and 5b to the outside.

40bが設けられる。40b is provided.

次に上記計算機290回路構成について第7図により説
明する。第7図において41は釦入力部で、こ6釦入力
部41で入力されたデータは、入力制御部42.演算制
御部43を介して表示レジスタ44にセットされる。こ
の表示レジスタ44にセットされたデータは1次の演算
データが入力された際に演算制御部43を介して演算レ
ジスタ45に転送される。また、上記表示レジスタ44
にセットされたデータは、表示制御部46を介して表示
装置47に送られて表示される。そして、釦入力部41
でファンクシ璽ン釦が操作されることにより、演算制御
部43からの制御指令に従って表示レジスタ44と演算
レジスタ45との間における演算が行われる。この場合
入力制御部42、表示レジスタ44、演算レジスタ45
1表示制御部46等は、タイミング信号発生回路48か
ら出力されるタイミング信号に同期して動作する。また
、上記表示レジスタ44のセットデータはアンド回路4
9を介してデコーダ・ドライバ50に送られ、このデコ
ーダ・ドライバ50によって前記発光ダイオード5aが
駆動される。上記アンド回路49は、釦入力部41にお
ける前記データ書込み用船31が操作された際に入力制
御部42から11”信号が与えられてf−)が開かれる
Next, the circuit configuration of the computer 290 will be explained with reference to FIG. In FIG. 7, reference numeral 41 denotes a button input section, and data inputted through the six button input sections 41 is input to an input control section 42. It is set in the display register 44 via the arithmetic control section 43. The data set in the display register 44 is transferred to the calculation register 45 via the calculation control section 43 when primary calculation data is input. In addition, the display register 44
The data set in is sent to the display device 47 via the display control section 46 and displayed. And the button input section 41
When the function button is operated, a calculation is performed between the display register 44 and the calculation register 45 in accordance with a control command from the calculation control section 43. In this case, the input control section 42, display register 44, calculation register 45
1 display control section 46 and the like operate in synchronization with the timing signal output from the timing signal generation circuit 48. Furthermore, the set data of the display register 44 is set by the AND circuit 4.
The signal is sent to the decoder/driver 50 via the decoder/driver 9, and the light emitting diode 5a is driven by the decoder/driver 50. When the data writing vessel 31 in the button input section 41 is operated, the AND circuit 49 receives an 11" signal from the input control section 42, and opens the gate f-).

また、入力制御部42から出力されるアンド回路49、
制御用の信号はタイミング信号発生回路48から出力さ
れるクロックツやルスと共にアンド回路51を介してデ
コーダ・ドライバ52に送られ、このデコーダ・ドライ
バ52によりて発光ダイオード5bが駆動される。上記
データ書込み用船31が操作された際に入力制御部42
から出力される@1#信号の長さは第3図で示した96
ビツトのシフトレジスタ20に表示レジスタ44のセッ
トデータが書込まれる長さ、すなわち発光ダイオード5
bから96ビツトのクロックパルスが出力される長さに
設定されている。
Also, an AND circuit 49 output from the input control section 42,
The control signal is sent to the decoder/driver 52 via the AND circuit 51 together with the clock pulses and pulses outputted from the timing signal generation circuit 48, and the decoder/driver 52 drives the light emitting diode 5b. When the data writing charter vessel 31 is operated, the input control unit 42
The length of the @1# signal output from is 96 as shown in Figure 3.
The length for which the set data of the display register 44 is written into the bit shift register 20, that is, the length of the light emitting diode 5
The length is set so that a 96-bit clock pulse is output from b.

次に上記のように構成された本発明の動作について説明
する。時計装置1内のメモリ、つまりシフトレジスタ2
0に例えば時刻表等の時刻データあるいは誕生日等の月
日データを記憶させる場合、まず、第5図及び第6図に
示すように時計装置1を時刻表示面側が下になるように
して計算機29の時計載置部34上に載置し、時計載置
部34に形成した突起、q s a、 s s bを時
計装置1に設けられている凹部、1.8 m 。
Next, the operation of the present invention configured as described above will be explained. Memory in clock device 1, that is, shift register 2
When storing time data such as a timetable or month and day data such as birthdays, etc., in 0, first, as shown in FIGS. 5 and 6, place the clock device 1 on the computer with the time display side facing down. The recess provided in the timepiece device 1 is 1.8 m in length.

、v s bに嵌合する。次いで計算機29の釦操作を
行って記憶させるべきデータを第7図における表示レジ
スタ44にセットし、その後データ書込み用船31を操
作する。このデータ書込み用船31が操作されると、入
力制御部42からアンド回路49.51に対して′″1
#1#信号され、アンド回路49.51のf−)が開か
れる。この結果表示レジスタ44にセットされたデータ
がアンド回路49を介してデコーダ・ドライバ50に送
られ、発光ダイオード5aがデータに応じて発光駆動さ
れる。また、同時にタイミング信号発生回路48から出
力されるクロックパルスがアンド回路51を介してデコ
ーダ・ドライバh2に送られ、発光ダイオード5bが土
産クロックパルスに同期して発光駆動される。そして、
上記発光ダイオード5m、5bから投射される光信号は
透孔40m、40b及び時計装置1のカバーが2ス37
を通ってフオトスンf 、9.a 、 3 bに入射し
、このフオトセンサ、? a 、 、? bにより電気
信号に変換される。そして、上記一方のフォトセンサ3
aからは記憶すべきデータが出力され、第3図に示すよ
うに波形整形回路21で波形整形された後オア回路22
を介してシフトレジスタ20に入力される。
, v s b. Next, the user operates the buttons on the computer 29 to set the data to be stored in the display register 44 in FIG. 7, and then operates the data writing vessel 31. When this data writing vessel 31 is operated, the input control unit 42 sends the AND circuit 49.
#1# signal, and f-) of AND circuit 49.51 is opened. The data set in the result display register 44 is sent to the decoder/driver 50 via the AND circuit 49, and the light emitting diode 5a is driven to emit light in accordance with the data. At the same time, a clock pulse output from the timing signal generation circuit 48 is sent to the decoder/driver h2 via the AND circuit 51, and the light emitting diode 5b is driven to emit light in synchronization with the souvenir clock pulse. and,
The light signals projected from the light emitting diodes 5m and 5b are transmitted through the through holes 40m and 40b and the cover of the clock device 1 is
through Huotsun f, 9. a, 3 b, this photo sensor, ? a, ,? b is converted into an electrical signal. Then, one of the photosensors 3
The data to be stored is output from a, and as shown in FIG.
The signal is input to the shift register 20 via.

また、他方のフォトセンサ3bからはクロックパルスが
出力され、波形整形回路25で波形整形された後、オア
回路26を介してシフトレジスタ20に入力される。従
ってこのシフトレジスタ20はフォトセンサ3a側から
出力されるデータをフォトセンf 、? b側から出力
されるクロックパルスにより読込んで記憶保持する。上
記時計装置1は、常時は、計時計数回路13から出力さ
れる時刻情報がアンド回路14、オア回路15を介して
デコーダ・ドライバ16に送られ、表示装置17におい
て時刻表示が行われている。しかして、シフトレジスタ
20に記憶したデータを見たい場合は、データ切換スイ
ッチScを閉成操作する。このデータ切換スイッチSc
が操作されると、スイッチ制御部18はアンド回路14
のff−)を閉じて計時計数回路13の出力を禁止する
と共にアンド回路27のダートを開いてシフトレジスタ
20の記憶データをデコーダ・ドライバ16に送出する
。また、同時にスイッチ制御部I8はシフトレジスタ2
0にオア回路26を介して例えば周期1秒程度のクロッ
クパルスを与える。この結果シフトレジスタ20の記憶
データは、クロックツ母ルスに同期して順次続出され、
アンド回路23及びオア回路22を介して自己の入力側
に戻されると共に、上記したようにアンド回路27及び
オア回路15を介してデコーダ・ドライバX6に送られ
、表示装置12において1秒周期で順次表示される。ま
た、この状態でスイツfSbを操作すると、スイッチ制
御部18からオア回路24に@1”信号が出力されアン
ド回路23のy−トを閉じるので、シフトレジスタ20
からの出力は入力側に戻れずクリアされることになり、
再び新しいデータを書き込むことができる。
A clock pulse is output from the other photosensor 3b, and after being waveform-shaped by the waveform shaping circuit 25, it is input to the shift register 20 via the OR circuit 26. Therefore, this shift register 20 transfers the data output from the photosensor 3a side to the photosensor f, ? It is read and stored in memory using the clock pulse output from the b side. In the clock device 1, time information outputted from a counting circuit 13 is normally sent to a decoder/driver 16 via an AND circuit 14 and an OR circuit 15, and the time is displayed on a display device 17. . If the user wishes to view the data stored in the shift register 20, the data changeover switch Sc is closed. This data changeover switch Sc
is operated, the switch control section 18 switches the AND circuit 14
ff-) is closed to inhibit the output of the counting circuit 13, and the AND circuit 27 is opened to send the data stored in the shift register 20 to the decoder/driver 16. At the same time, the switch control unit I8 also controls the shift register 2.
For example, a clock pulse with a period of about 1 second is applied to the clock pulse 0 via the OR circuit 26. As a result, the data stored in the shift register 20 is sequentially outputted in synchronization with the clock pulse.
It is returned to its own input side via the AND circuit 23 and the OR circuit 22, and is also sent to the decoder driver Is displayed. In addition, when the switch fSb is operated in this state, the @1'' signal is output from the switch control section 18 to the OR circuit 24 and closes the y gate of the AND circuit 23, so that the shift register 20
The output from will not return to the input side and will be cleared.
New data can be written again.

以上述べたように本発明による小型電子機器は多数のス
イッチ及びメモリ機能を備えているので、例えば列車や
パス等の時刻表、あるいは誕生日、電話番号等をスイッ
チによってメモリに記憶させると共にその内容を表示部
で確認することができ、しかも外部装置に対して簡単に
出力することができるので、外部装置自体に多数のスイ
ッチを設ける必要がないものである。
As described above, the small electronic device according to the present invention is equipped with a large number of switches and memory functions, so that, for example, timetables such as trains and passes, birthdays, telephone numbers, etc. can be stored in the memory by switches, and the contents thereof can be stored in the memory. can be confirmed on the display and can be easily output to an external device, so there is no need to provide a large number of switches in the external device itself.

なお、上記実施例では、メモリとしてシフトレジスタ2
0を用い九場合について説明したが、例えばフリップフ
ロツノを縦続接続させ九カウンタ等その他の記憶手段を
用いてもよいことは勿論であり、記憶内容も例えばアラ
ーム設定時刻、タイマー設定時間、時差時間等を記憶さ
せることができ、本実施例にとられれる必要はない。
In the above embodiment, the shift register 2 is used as the memory.
Although the case of 9 was explained using 0, it is of course possible to use other storage means such as a cascade of flip-flops and a 9 counter, and the stored contents may also include, for example, alarm setting time, timer setting time, time difference time, etc. etc., and need not be used in this embodiment.

また、前記実施例では外部装置として時刻表示のみを行
う時計装置に実施した場合について示したが、さらに例
えばカレンダ機能等池の機能を備えた時計装置において
も前記実施例と同様に実施し得るものである。
Further, in the above embodiment, the case is shown in which it is implemented in a clock device that only displays the time as an external device, but it can also be implemented in the same way as in the above embodiment in a clock device equipped with a clock function such as a calendar function. It is.

さらに、前記実施例では2組のフォトカプラを用いてデ
ータを入力する場合について示し九が、フォトカプラは
2組に限定されるものでなく、必要に応じて任意の数に
設定し得るものである。
Furthermore, in the above embodiment, data is input using two sets of photocouplers, but the number of photocouplers is not limited to two, and can be set to any number as necessary. be.

また、前記実施例では1本発明の小型電子機器として電
子式卓上計算機29を用い念場合について示したが、そ
の他例えばデータ入力専用に設計し次もの等、任意のも
のを使用することができる。
Further, in the above embodiment, the electronic desktop calculator 29 was used as one of the small electronic devices of the present invention, but any other device designed specifically for data input, such as the following, may be used.

さらに前記実施例では、データ切換スイッチScを操作
し次場合、クロックツやルスにより自動的に一定周期で
シフトレジスタ20から記憶データが読出されるように
したが、その池例えばデータ切換スイッチScを操作す
る都度順次次のデータが続出されるようにしてもよい、
加えて、メモリの内容は独立の表示装置を設けて表示す
るようにしてもよいものである。
Further, in the embodiment described above, when the data changeover switch Sc is operated, the stored data is automatically read out from the shift register 20 at a constant period by the clock pulse or pulse. The following data may be output one after another each time.
Additionally, the contents of the memory may be displayed using a separate display device.

以上説明したように、本発明は外部装置にデータを出力
する手段を備えているので外部装置にはスイッチを必要
とせず、防水性、外観並びに操作上の点で効果ある小型
電子機器を提供することができたものである。
As explained above, the present invention provides a small electronic device that does not require a switch in the external device because it is equipped with a means for outputting data to an external device, and is effective in terms of waterproofness, appearance, and operation. I was able to do that.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のデータステージ目ンと外部装置である
時計装置との原理的構成を示すブロック図、第2図は上
記時計装置の一実施例を示す正面図、第3図は同実施例
における回路構成を示す図、第4図は第8図におけるシ
フトレジスタの構成例を示す図、第5図は本発明のデー
ターステージ冒ンとして用いられる電子式卓上計算機に
上記時計装置を載置した状態を示す斜視図、第6図は第
5図の側断面図、第7図は上記電子式卓上計算機の回路
構成を示す図である。 l・・・時計装置、2・・・メモリ1.q m 、 、
”l b・・・フォトセンナ、5m、5b・・・発光ダ
イオード、29・・・電子式卓上計算機、30・・・キ
ーゲート、31・・・データ書込用釦、32・・・ケー
ス、33・・・表示部、34・・・時計載置部。 出願人代理人 弁理士 鈴 江 武 彦図面の浄書(内
容に変更なし) ゛第1 図 第2v?I 第4図 第5図 第6N 第7図 9 手続補正書 □+ ”4’i2. s 特許庁長官 志賀 学 殿 1、事件の表示 特願昭60−2γ961号 2、発明の名称 小型電子aI器 3、補正をする者 事件との関係 特許出願人 (144)カシオ計算機株式会社 4、代理人
Fig. 1 is a block diagram showing the principle structure of the data stage eye of the present invention and a clock device which is an external device, Fig. 2 is a front view showing an embodiment of the above clock device, and Fig. 3 is an implementation of the same. FIG. 4 is a diagram showing an example of the configuration of the shift register in FIG. 8, and FIG. 5 is a diagram showing an example of the circuit configuration of the shift register in FIG. 8. FIG. 6 is a side sectional view of FIG. 5, and FIG. 7 is a diagram showing the circuit configuration of the electronic desk calculator. l...Clock device, 2...Memory 1. qm, ,
"l b...Photo sensor, 5m, 5b...Light emitting diode, 29...Electronic desk calculator, 30...Key gate, 31...Data writing button, 32...Case, 33...Display section, 34...Clock mounting section. Applicant's agent Patent attorney Takehiko Suzue Engraving of the drawing (no change in content) ゛Figure 1 Figure 2v?I Figure 4 Figure 5 6N Figure 7 9 Procedural amendment □+ “4'i2. s Commissioner of the Japan Patent Office Manabu Shiga1, Indication of the case, Patent Application No. 1988-2γ9612, Name of the invention, Small electronic AI device3, Person making the amendment, Relationship to the case, Patent applicant (144) Casio Computer Co., Ltd.4, agent

Claims (1)

【特許請求の範囲】[Claims] 複数のデータ書込用スイッチが設けられた入力部と、こ
の入力部から入力された書込データを記憶する記憶部と
、この記憶部に記憶された前記書込データを表示する表
示手段と、この表示手段に表示された前記書込データを
外部装置に出力する出力手段とを具備したことを特徴と
する小型電子機器。
an input unit provided with a plurality of data write switches; a storage unit that stores write data input from the input unit; and a display unit that displays the write data stored in the storage unit; A small electronic device comprising output means for outputting the written data displayed on the display means to an external device.
JP60027961A 1985-02-15 1985-02-15 Small-sized electronic equipment Pending JPS60220892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60027961A JPS60220892A (en) 1985-02-15 1985-02-15 Small-sized electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60027961A JPS60220892A (en) 1985-02-15 1985-02-15 Small-sized electronic equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14475075A Division JPS5268469A (en) 1975-12-04 1975-12-04 Clock device

Publications (1)

Publication Number Publication Date
JPS60220892A true JPS60220892A (en) 1985-11-05

Family

ID=12235482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60027961A Pending JPS60220892A (en) 1985-02-15 1985-02-15 Small-sized electronic equipment

Country Status (1)

Country Link
JP (1) JPS60220892A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995015057A1 (en) * 1993-11-22 1995-06-01 Timex Corporation Method and apparatus for downloading information
EP0690389A1 (en) * 1994-06-29 1996-01-03 Casio Computer Co., Ltd. Information recording mediums and electronic apparatus which use the information recording mediums
US5880703A (en) * 1990-05-18 1999-03-09 Hashimoto Corporation Apparatus for displaying individual television programs or the like

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104676A (en) * 1974-01-22 1975-08-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104676A (en) * 1974-01-22 1975-08-18

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880703A (en) * 1990-05-18 1999-03-09 Hashimoto Corporation Apparatus for displaying individual television programs or the like
WO1995015057A1 (en) * 1993-11-22 1995-06-01 Timex Corporation Method and apparatus for downloading information
US5488571A (en) * 1993-11-22 1996-01-30 Timex Corporation Method and apparatus for downloading information from a controllable light source to a portable information device
US5535147A (en) * 1993-11-22 1996-07-09 Timex Corporation Method and apparatus for downloading information from a controllable light source to a portable information device
EP0690389A1 (en) * 1994-06-29 1996-01-03 Casio Computer Co., Ltd. Information recording mediums and electronic apparatus which use the information recording mediums

Similar Documents

Publication Publication Date Title
US3998045A (en) Talking solid state timepiece
CA1036728A (en) Electronic calculator watch structures
US4292680A (en) Electronic timepiece
US5619477A (en) Clock with target time entry system
US20060153007A1 (en) Alarm clock with wireless earphones
US5847305A (en) Remote control devices for electronic devices
US20240004350A1 (en) Luxury Smartwatch
US3889458A (en) Electronic clock devices
JPS60220892A (en) Small-sized electronic equipment
WO1999012073A1 (en) Electronic device with display section
JPS6160395B2 (en)
US4142361A (en) Electro-optical display timepiece
US4427299A (en) Electronic device with an alarm function
US20080279051A1 (en) Portable article with alert timer
GB2060954A (en) Electronic timepiece
US4009566A (en) Digital watch with liquid crystal and sequentially read out light emitting diode displays
JPS5886486A (en) Digital display type electronic timepiece
JPS6215832B2 (en)
JPS6012192Y2 (en) Electronics
GB2028548A (en) Electronic timepiece
JPS59155779A (en) Portable type small timepiece
CH638370GA3 (en)
JPH08129535A (en) Data storage device
WO2023049819A9 (en) Luxury smartwatch device
JPS5934382U (en) electronic watch