JPS60211664A - Recording circuit - Google Patents

Recording circuit

Info

Publication number
JPS60211664A
JPS60211664A JP59067659A JP6765984A JPS60211664A JP S60211664 A JPS60211664 A JP S60211664A JP 59067659 A JP59067659 A JP 59067659A JP 6765984 A JP6765984 A JP 6765984A JP S60211664 A JPS60211664 A JP S60211664A
Authority
JP
Japan
Prior art keywords
recording
signal
transistor
potential
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59067659A
Other languages
Japanese (ja)
Inventor
Katsuyuki Watanabe
克行 渡辺
Akira Shibata
晃 柴田
Tomomitsu Azeyanagi
畔柳 朝光
Atsushi Yoshioka
厚 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59067659A priority Critical patent/JPS60211664A/en
Publication of JPS60211664A publication Critical patent/JPS60211664A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To use effectively a dynamic range and to attain a recording current leaving a sufficient margin by minimizing the current consumption in each of recording, reproducing, and post recording modes in the range where the capacity is not degraded and adjusting the output potential of a buffer amplifier. CONSTITUTION:A recording signal A is supplied to a transistor (TR) Q30 and is outputted with the same phase as a recording signal supplied from the collector side of a TRQ31 and is supplied to an output terminal 30 through TRs Q35 and Q37 constituting an emitter follower. DC components of the recording signal obtained in the output terminal 30 are fed back by a capacitor C6, and its AC components are divided by resistances R62 and R63 and are fed back to the base of the TRQ31 through a terminal 31. The base potential of the TRQ30 and the DC potential of the terminal 31 coincide with each other by using the feedback- type buffer amplifier, and the DC potential of the output terminal 30 is adjusted by providing a resistance R61 between the terminal 31 and 9 power source. Thus, the recording current leaving a sufficient margin is flowed, and this circuit can cope easily with variation of the power source voltage.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、2ヘツドヘリ力ルスキヤン方式の磁気記録再
生装置に係わり、特に、映像信号とPCM音声信号とケ
同一の回転ヘッドに供給するようにした記録回路に関す
る。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a magnetic recording and reproducing device using a two-head helical scanning system, and in particular, a magnetic recording and reproducing device in which a video signal and a PCM audio signal are supplied to the same rotating head. Regarding recording circuits.

〔発明の背景] 一般用の映像信号磁気記録再生装置においては、周知の
ように、そのほとんどが2ヘツドヘリ力ルスキヤン方式
を採用している。すなわち、シリンダに2個の回転ヘッ
ドが設けられ、このシリンダに約180度巻回して走行
する磁気テープ會これら回転ヘッドで交互に走査し、各
回転ヘッドで1フイールドづつ映像信号ケ記録または再
生するものである。記録または再生される映像信号はF
M変調されており、さらに、この映像信置に周波数分割
多重して、音声信号や回転ヘッドのトラッキングのため
のパイロット信号などを同時に記録または再生するよう
にしたtのもある。
[Background of the Invention] As is well known, most general video signal magnetic recording and reproducing apparatuses employ a two-head helical force scan system. That is, a cylinder is provided with two rotating heads, and a magnetic tape is wound around the cylinder by about 180 degrees and runs.These rotating heads alternately scan the tape, and each rotating head records or reproduces a video signal one field at a time. It is something. The video signal to be recorded or played back is F.
There is also a type that is M-modulated, and is further frequency-division multiplexed to this video transmitter so that audio signals, pilot signals for tracking the rotating head, etc. can be simultaneously recorded or reproduced.

また、2ヘツドヘリ力ルスキヤン方式の磁気記録再生装
置の中には、磁気テープケシリンダにさらに30度〜4
0度程度余分に巻回し、これによって生じた磁気テープ
上の回転ヘッドの走査部分に、時間軸圧縮されてPCM
符号化された音声信号を記録するようにしたものも提案
されている。以下、かかる記録方式全オーバラップPC
M記録方式という。すなわち、オーバラップPCM記録
方式の磁気記録再生装置においては、磁気テープのシリ
ンダへの巻回部分のうち、約180度の巻回部分には、
従来のように、FM映像信号、FM音声信号およびパイ
ロット信号などが周波数記録され、残りの30度〜40
度の巻回部分には、PCM音声信号とパイ”ツ)信号と
が周波数多重記録される。そして、映像信号とPCM音
声信号とは磁気テープ上の異なる場所に記録されるもの
であるから、映像信号ケ残したまま、すなわち、映像信
号を再生しつつPCM音声信号のみを記録する(以下、
この記録動作wpcyアフレコ(アフターレコーディン
グ)という)ことかで@、また、pcy音声信号にもパ
イロット信号が周波数多重されているから、PCM音声
信号ケ残したまま、すなわち、PCM音声信号を再生し
つつ映像信号のみ音記録し直す(以下、かかる記録動作
ケビデオインサートという)こともできるようにしてb
る。
In addition, some two-head heli force scan type magnetic recording and reproducing devices have an additional angle of 30 degrees to 4 degrees on the magnetic tape cylinder.
The time axis is compressed and PCM
A device that records encoded audio signals has also been proposed. Below, such recording method all overlap PC
This is called the M recording method. That is, in a magnetic recording/reproducing device using the overlap PCM recording method, in the approximately 180 degree winding portion of the magnetic tape wound around the cylinder,
As in the past, FM video signals, FM audio signals, pilot signals, etc. are recorded in frequency, and the remaining 30 to 40 degrees
A PCM audio signal and a piezo signal are frequency-multiplexed recorded on the magnetic tape.The video signal and the PCM audio signal are recorded at different locations on the magnetic tape. Recording only the PCM audio signal while leaving the video signal intact, that is, reproducing the video signal (hereinafter referred to as
This recording operation is called wpcy dubbing (after-recording).Also, since the pilot signal is frequency multiplexed to the pcy audio signal, the PCM audio signal remains, that is, the PCM audio signal is played back. It is also possible to re-record the sound of only the video signal (hereinafter referred to as a video insert for such recording operation).
Ru.

第1図はかかるオーバラップ記録方式による磁気テープ
上の記録トラックを示すパターン図であって、1は磁気
テープ、2.6は夫々部分トラックである。
FIG. 1 is a pattern diagram showing recording tracks on a magnetic tape by such an overlap recording method, where 1 is the magnetic tape and 2 and 6 are partial tracks, respectively.

同図において1部分トラック2.3でもって回転ヘッド
(図示せず)の1回の走査によって形成される1つの記
録トラック全形成する。部分トラック2はシリンダ(図
示せず)への磁気テープ1の約180度巻回分に形成さ
れたものであって、輝度信号v)5色度値号(C)、F
M音声信号(Ayht )およびパイロット信号ψ】が
周波数多重記録されている。部分トラック3は磁気テー
プ1がさらにシリンダに30度〜40度だけ余分に巻回
された部分に形成されたものであって%PCM音声信号
(Apcit) とパイロット信号ψ)とが周波数多重
記録されている。PCMアフレコは、部分トラック2を
残したまま部分トラックを記録し直す記録動作であシ、
ビデオインサートは、これとは逆に、部分トラック3を
残したまま部分トラック2を記録し直す記録動作である
In the figure, one recording track is completely formed by one scan of a rotary head (not shown) using one partial track 2.3. The partial track 2 is formed by approximately 180 degrees of winding of the magnetic tape 1 around a cylinder (not shown), and has luminance signals (v), 5 chromaticity values (C), F
M audio signals (Ayht) and pilot signals ψ] are frequency-multiplexed and recorded. The partial track 3 is formed in the part where the magnetic tape 1 is further wound around the cylinder by 30 to 40 degrees, and the %PCM audio signal (Apcit) and the pilot signal ψ) are frequency-multiplexed and recorded. ing. PCM dubbing is a recording operation in which partial tracks are re-recorded while leaving partial track 2.
Video insert, on the contrary, is a recording operation in which partial track 2 is rerecorded while partial track 3 remains.

第2図は従来の記録回路の一例金示す回路図であって、
R1−R24は抵抗、Q1〜Q13はトランジスタ、C
1〜C5はコンデンサ、 Dl、Dlはダイオード、L
1〜L3はコイル、4は制御信号入力端子、5は記録信
号入力端子、6は集積回路(以下、ICという)の出力
端子、7はバイアス電源、8はロータリトランス、9は
ビデオヘッドである。
FIG. 2 is a circuit diagram showing an example of a conventional recording circuit,
R1-R24 are resistors, Q1-Q13 are transistors, C
1 to C5 are capacitors, Dl and Dl are diodes, L
1 to L3 are coils, 4 is a control signal input terminal, 5 is a recording signal input terminal, 6 is an output terminal of an integrated circuit (hereinafter referred to as IC), 7 is a bias power supply, 8 is a rotary transformer, and 9 is a video head. .

同図において、抵抗R1〜R3、ダイオードD1゜Dl
−bよびトランジスタQ2は電流諒のバイアス回路會構
成している、入力端子5からの記録信号は、トランジス
タQ5〜QB、抵抗R9,R11〜R15およびバイア
ス電源7からなる差動増幅器に供給されて増幅され、抵
抗R16〜R20およびトランジスタQ9〜Q11から
なるエミッタホロワ全弁してrcの出力端子6に出力さ
れる。さらに、ICの出力端子6に得られた記録信号は
、トランジスタ012および抵抗7?21からなるエミ
ッタホロワ全弁し、トランジスタQ13、コイルL1お
よび抵抗R22、R24からなる記録増幅回路(以下、
RECアンプという〕に供給される。ここで、コイルL
1はビデオヘッド9に流れる電流?記録信号の周波数帯
域内でほぼ平坦にするだめのものであシ、抵抗R2Sに
流れる電流は一般に10〜20mAと非常に大きく、ま
た、記録電流波形の歪率ケ小さくするために、トランジ
スタ(?13に流れる直流電流も10〜2QmA程度に
する必要がある。このように、RECアンプにおける消
費電流は非常に太きい。
In the same figure, resistors R1 to R3, diodes D1゜Dl
The recording signal from the input terminal 5 is supplied to a differential amplifier consisting of transistors Q5 to QB, resistors R9, R11 to R15, and a bias power supply 7. The signal is amplified and outputted to the output terminal 6 of the rc through an emitter follower consisting of resistors R16 to R20 and transistors Q9 to Q11. Furthermore, the recording signal obtained at the output terminal 6 of the IC is transmitted through an emitter follower consisting of a transistor 012 and a resistor 7-21, and a recording amplifier circuit (hereinafter referred to as
REC amplifier]. Here, coil L
1 is the current flowing to the video head 9? The current flowing through the resistor R2S is generally very large, 10 to 20 mA, and in order to reduce the distortion rate of the recording current waveform, a transistor (? The direct current flowing through the REC amplifier must also be about 10 to 2 QmA.As described above, the current consumption in the REC amplifier is very large.

まり、一般に、ABCアンプにおいては、記録時以外で
は、消費電流が低減されるようになっている。第2図に
おいては、入力端子4に供給される制御信号によシ、R
ECアンプの消費電流を増減できるようにしている。
In other words, in general, ABC amplifiers are designed to reduce current consumption when not recording. In FIG. 2, the control signal supplied to input terminal 4 causes R
The current consumption of the EC amplifier can be increased or decreased.

すなわち、この制御信号は、記録特高レベルとなシ、記
録時以外では低レベルとなる。制御信号が低レベルとな
ると、トランジスタQ3がオフし、これとともに、トラ
ンジスタQ1. Q4がオンする。トランジスタQ1が
オンすると、バイアス回路を構成するトランジスタQ2
がオフし、IC内部の電流源が不動作状態となる。また
、トランジスタQ4がオンするために、差動増幅器を構
成するトランジスタQ6のコレクタ電圧が低下し、トラ
ンジスタQ9のエミッタ電圧が低下してICの出力端子
6の電位はトランジスタ012がオンしない電圧まで低
下する。
That is, this control signal is not at a special high level for recording, but is at a low level except during recording. When the control signal goes low, transistor Q3 turns off, and along with this, transistors Q1 . Q4 turns on. When transistor Q1 turns on, transistor Q2, which constitutes the bias circuit, turns on.
is turned off, and the current source inside the IC becomes inactive. In addition, since transistor Q4 turns on, the collector voltage of transistor Q6 that constitutes the differential amplifier decreases, and the emitter voltage of transistor Q9 decreases, so that the potential at output terminal 6 of the IC decreases to a voltage at which transistor 012 does not turn on. do.

以上、従来の記録回路の構成全説明した。この記録回路
のRECアンプは、記録モード時以外、消費電流を減少
させて磁気記録再生装置の低消費電力化を図っているも
のである。
The entire configuration of the conventional recording circuit has been explained above. The REC amplifier of this recording circuit is designed to reduce power consumption of the magnetic recording/reproducing apparatus by reducing current consumption except during the recording mode.

しかし、上記のRECアンプをオーバラップ記録方式の
磁気記録再生装置に用いたとすると、記録、ビデオイン
サー)、PCMアフレコの各モードでRECアンプの消
費電流は同じであシ、不必要な電力消費を行なっている
ことになる。
However, if the above-mentioned REC amplifier is used in a magnetic recording/reproducing device using an overlap recording method, the current consumption of the REC amplifier is the same in each mode (recording, video insertion), and PCM dubbing, resulting in unnecessary power consumption. That means you are doing it.

このように、近年、オーバラップPCM記録に関して方
式提案が行なわれているが、かかる方式ケ実行するため
の具体的な回路が提案されていないのが現状である。
As described above, in recent years, methods have been proposed for overlap PCM recording, but at present no specific circuit for implementing such a method has been proposed.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、以上の点に鑑み、各モード毎に波形歪
みを生じない最小の消費電流を設定できるようにしたオ
ーバラップ記録方式の磁気記録再生装置における記録回
路を提供することにある。
In view of the above points, it is an object of the present invention to provide a recording circuit for an overlap recording type magnetic recording/reproducing device that is capable of setting the minimum current consumption that does not cause waveform distortion for each mode.

〔発明の概要〕[Summary of the invention]

この目的を達成するために、本発明は、記録、再生、ビ
デオインサート、PCMアフレコノ各モード毎にREC
アンプの消費電流全切換え、各モードにおける消費電流
を最小に押え、かつ。
In order to achieve this objective, the present invention provides REC for each mode of recording, playback, video insert, and PCM dubbing.
Full switching of the amplifier's current consumption, minimizing current consumption in each mode.

該RECアンプ全駆動するバッファアンプの出力直流電
圧を調整可能とし、低電源電圧駆動可能とした点に特徴
がある。
The feature is that the output DC voltage of the buffer amplifier that fully drives the REC amplifier can be adjusted, and it is possible to drive with a low power supply voltage.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例全図面について説明する。 Hereinafter, all drawings of embodiments of the present invention will be described.

第3図は本発明による記録回路の一実施例を示す回路図
であって、10は選択スイッチ、11は制御信号発生回
路、12.13は切換スイッチ、14は再生増幅回路、
15.1(5は制御信号入力端子、17〜20は入力端
子、21.22は信号入力端子、23は制御信号入力端
子であシ、第2図に対応する部分には同一符号をつけて
いる。
FIG. 3 is a circuit diagram showing an embodiment of the recording circuit according to the present invention, in which 10 is a selection switch, 11 is a control signal generation circuit, 12.13 is a changeover switch, 14 is a reproduction amplifier circuit,
15.1 (5 is a control signal input terminal, 17 to 20 are input terminals, 21.22 is a signal input terminal, and 23 is a control signal input terminal. Parts corresponding to those in Fig. 2 are given the same reference numerals. There is.

第3図において、信号入力端子21には、輝度信号(1
’)、 色度信号CC)、 FM音声信号(AFM)オ
ヨひパイロット信号ψ)が周波数分割多重された第1の
記録信号Aが供給され、信号入力端子22には、PCM
音声信号CApcx) とパイロット信号P)とが周波
数分割多重された第2の記録信号Bが供給される。選択
スイッチ10は、入力端子25からの制御信号によシ、
信号入力端子21からの第1の記録信号A、信号入力端
子22からの第2の記録信号Bのいずれか一方全選択す
る。切換スイッチ12.13は記録/再生切換え全行な
い、記録時では、図示のように、接点α側に閉じ、再生
時には、接点す側に閉じる。制御信号回路11は、入力
端子17から再生モードを表わす高レベルの信号PRが
、入力端子18から記録モードを表わす高レベルの信号
RECが、入力端子19からPCMアフレコモード全表
ワす高レベルの信号Pαfが、入力端子20からビデオ
インサートモード全表わす信号Vafが夫々供給され、
これら入力信号に応じたレベルの制御信号C+、’2に
出力する。
In FIG. 3, the signal input terminal 21 has a luminance signal (1
'), chromaticity signal CC), and FM audio signal (AFM) pilot signal ψ) are supplied with a first recording signal A that is frequency division multiplexed, and the signal input terminal 22 is supplied with a PCM
A second recording signal B is supplied in which the audio signal CApcx) and the pilot signal P) are frequency division multiplexed. The selection switch 10 is operated by a control signal from an input terminal 25.
Either the first recording signal A from the signal input terminal 21 or the second recording signal B from the signal input terminal 22 is fully selected. The changeover switches 12 and 13 perform all recording/reproduction switching, and during recording, the contacts are closed to the α side, as shown, and during reproduction, they are closed to the contact α side. The control signal circuit 11 receives a high level signal PR representing the playback mode from an input terminal 17, a high level signal REC representing the recording mode from the input terminal 18, and a high level signal REC representing the entire PCM dubbing mode from the input terminal 19. The signal Pαf is supplied from the input terminal 20, and the signal Vaf representing the entire video insert mode is supplied, respectively.
Control signals C+ and '2 are output at levels corresponding to these input signals.

制御信号発生回路11の入力信号REC,PEPa、f
 、 Vafとロジック回路11が出力する制御信号C
1* C2とのレベル関係ケ第4図に示す。
Input signals REC, PEPa, f of the control signal generation circuit 11
, Vaf and the control signal C output by the logic circuit 11
1* The level relationship with C2 is shown in Figure 4.

次に、第4図ケ用いてこの実施例の動作について説明す
る。
Next, the operation of this embodiment will be explained with reference to FIG.

停止モードのときには、制御信号発生回路11の全ての
入力信号は低レベルであシ、制御信号’1 m ’7は
ともに高レベルとなる。制御信号CIはトランジスタQ
1をオンし、この結果、トランジスタQ2はオフして電
流源は非動作状態となる。
In the stop mode, all input signals of the control signal generation circuit 11 are at low level, and control signals '1 m' 7 are both at high level. Control signal CI is transistor Q
As a result, transistor Q2 is turned off and the current source becomes inactive.

また、制御信号C2はトランジスタQ4にオンし、トラ
ンジスタQ6に飽和状態にする。トランジスタQ6のコ
レクタ電位は抵抗R1A、R10の分割比で決まる。出
力端子6の電位は、トランジスタQ6のコレクタ電位よ
りも、トランジスタQ9 、 に)10のベース・エミ
ッタ電流VBHの和、すなわち、2 VBxだけ低い。
Further, the control signal C2 turns on the transistor Q4 and brings the transistor Q6 into a saturated state. The collector potential of transistor Q6 is determined by the division ratio of resistors R1A and R10. The potential of the output terminal 6 is lower than the collector potential of the transistor Q6 by the sum of the base-emitter currents VBH of the transistors Q9, 10, that is, 2 VBx.

このとき、制御信号C1によって電流源のトランジスタ
Q11はオフしているから、トランジスタQ10のエミ
ッタ電流は、トランジスタ011に吸す込まれず、トラ
ンジスタQ12のベース電流となる。この結果、トラン
ジスタQ12にリーク電流が流れ、出力端子6の電位V
6は、第4図に示すように、零ではないΔVとなる。但
し、ΔVは抵抗7H4,R20の抵抗値を所定の値に設
定することにより、ベース・エミッタ間電圧VBE以下
にする。
At this time, since the current source transistor Q11 is turned off by the control signal C1, the emitter current of the transistor Q10 is not sucked into the transistor 011, but becomes the base current of the transistor Q12. As a result, a leakage current flows through the transistor Q12, and the potential V of the output terminal 6
6 is a non-zero ΔV as shown in FIG. However, ΔV is made equal to or less than the base-emitter voltage VBE by setting the resistance values of the resistors 7H4 and R20 to predetermined values.

再生モードでは、制御信号発生回路11からの制御信号
C0は低レベルに、また、制御信号C3は高レベルとな
る。このために、停止モードのときと同様に、トランジ
スタQ6が飽和してそのコレクタ電位が低下するが、制
御信号C3が低レベルであることから、トランジスタQ
1がオフ、トランジスタQ2がオンして電流源のトラン
ジスタQ11がオンし、トランジスタ010のエミッタ
電流はトランジスタ011に吸い込まれる。この結果、
出力端子6の電位ははは零(ハ)になる。
In the reproduction mode, the control signal C0 from the control signal generation circuit 11 is at a low level, and the control signal C3 is at a high level. For this reason, as in the stop mode, transistor Q6 is saturated and its collector potential decreases, but since control signal C3 is at a low level, transistor Q
1 is off, the transistor Q2 is turned on, the current source transistor Q11 is turned on, and the emitter current of the transistor 010 is sucked into the transistor 011. As a result,
The potential of the output terminal 6 becomes zero.

記録モード、PCMアフレコモードおヨヒビデオインサ
ートモードのときには、制御信号発生回路11からの制
御信号C,、C,はともに低レベルとなり、トランジス
タQ1. C4はともにカットオフして第2図に示した
記録回路と同様に動作する。
In the recording mode, PCM dubbing mode, and video insert mode, the control signals C, , C, from the control signal generating circuit 11 are both at a low level, and the transistors Q1 . C4 are both cut off and operate in the same manner as the recording circuit shown in FIG.

第5図は第3図の制御信号発生回路11の一具体例を示
す回路図であって、R2O−R41は抵抗、Q14〜(
721はトランジスタ、61〜G10はI”L(Int
egrated In)gction Logic)ゲ
ート、24゜25は出力端子であシ、第3図に対応する
部分には同一符号をつけている。
FIG. 5 is a circuit diagram showing a specific example of the control signal generation circuit 11 in FIG. 3, in which R2O-R41 are resistors, Q14 to
721 is a transistor, 61 to G10 are I”L (Int
24 and 25 are output terminals, and parts corresponding to those in FIG. 3 are given the same reference numerals.

制御信号C1は出力端子24に、制御信号C3は出力端
子25に夫々得られる。制御信号C1は、トランジスタ
014 、 C15のロジックで形成され、信号REC
,PBがともに低レベルのときのみ高レベルとなる。制
御信号C7は、夫々トランジスタQ16 、 QlB 
、 C17テ反転された信号REC。
The control signal C1 is obtained at the output terminal 24, and the control signal C3 is obtained at the output terminal 25. The control signal C1 is formed by the logic of transistors 014 and C15, and the signal REC
, PB are both at low level, it becomes high level. The control signal C7 is transmitted through transistors Q16 and QlB, respectively.
, C17 inverted signal REC.

PB、PcJf用いてゲート01〜G1oからなる7′
2Lロジツクで形成する。ハツチングしたグー)G1−
G3はリニアトランジスタからFL ゲートへのインタ
ーフェースであシ、グー)G10はこれとは逆のインタ
ーフェースである。トランジスタQ19〜Q21および
抵抗R40は12Lゲートとリニアトランジスタのイン
ターフェース部の電流源ケ形成するものであり、リニア
トランジスタ全充分駆動できる電流値を設定している。
7' consisting of gates 01 to G1o using PB and PcJf
Formed with 2L logic. Hatched goo) G1-
G3 is the interface from the linear transistor to the FL gate. G10 is the opposite interface. The transistors Q19 to Q21 and the resistor R40 form a current source for the interface between the 12L gate and the linear transistor, and are set to a current value that can sufficiently drive all the linear transistors.

なお、第5図において、信号rafは、トランジスタQ
1. C4の制御には直接関係なく、入力端子15.I
Sから供給され、切換スイッチ12.13’ij(制御
する制御信号全発生するために必要であル、このために
、第3図に記載している。
Note that in FIG. 5, the signal raf is connected to the transistor Q.
1. The input terminal 15. is not directly related to the control of C4. I
The changeover switches 12,13'ij (necessary for generating all control signals) are supplied from S and are therefore illustrated in FIG.

第6図は本発明による記録回路の他の実施例を示す回路
図であって、R50〜R67は抵抗、Q30〜039は
トランジスタ、Lloはコイル、C6はコンデンサであ
り、第3図に対応する部分には同−符号全つけている。
FIG. 6 is a circuit diagram showing another embodiment of the recording circuit according to the present invention, in which R50 to R67 are resistors, Q30 to 039 are transistors, Llo is a coil, and C6 is a capacitor, which corresponds to FIG. All parts are given the same sign.

この実施例は、フィードバック形バッファアンプを用い
たものである。
This embodiment uses a feedback type buffer amplifier.

第6図において、選択スイッチ10で選択された記録信
号AまたはBは、フィードバック構成の差動増幅器の一
方のトランジスタ030に供給され、トランジスタQ5
1のコレクタ側から供給された記録信号と同相で出力さ
れ、夫々エミッタフォロワを構成するトランジスタQ5
5.Q57會経て出力端子60に供給される。出力端子
30に得られた記録信号は、さらに、コンデンサC6に
よって直流成分はトランジスタQ7,1に帰還され交流
成分は抵抗R62、R63で分圧され、端子31全通し
て差動増幅器を構成するトランジスタ031のベースに
帰還される。このように、フィードバック形のバッファ
アンプを用いることにより。
In FIG. 6, the recording signal A or B selected by the selection switch 10 is supplied to one transistor 030 of a differential amplifier having a feedback configuration, and
The transistor Q5 is output in phase with the recording signal supplied from the collector side of the transistor Q5, and each constitutes an emitter follower.
5. Q57 and then supplied to the output terminal 60. The recording signal obtained at the output terminal 30 is further fed back to the transistor Q7,1 by the capacitor C6, and the AC component is divided by the resistors R62, R63. It is returned to the base of 031. In this way, by using a feedback type buffer amplifier.

トランジスタQ30のベース電位と端子31の直流電位
とが一致し、抵抗R61’ii端子31、電源間に設け
ることにより、あるいは、抵抗R(51”i端子31、
接地端子間に接続することによシ、出力端子30の直流
電位ケ調整することができる。前者の場合、出力端子3
0の直流電位は下がり、後者の場合、出力端子30の直
流電位は上がる。
The base potential of the transistor Q30 and the DC potential of the terminal 31 match, and the resistor R (51" i terminal 31,
By connecting between the ground terminals, the DC potential of the output terminal 30 can be adjusted. In the former case, output terminal 3
In the latter case, the DC potential at output terminal 30 increases.

第7図および第8図は、第6図のトランジスタ39のベ
ース、エミッタ、コレクタ各点の信号レベルを示した波
形図であり、両図とも電源電圧を5 (1’)としてい
る。
7 and 8 are waveform diagrams showing the signal levels at the base, emitter, and collector points of the transistor 39 in FIG. 6, and in both figures, the power supply voltage is set to 5 (1').

第7図は出力端子30の直流電位が2.0 (1/)、
交流信号が1.5 CVp−p)、トランジスタ039
のコレクタ出力信号が4 (Vp−p)であり、第8図
は出力端子30ノ直流電位カ1.64’l、交流信号が
15 CVp−p)、トランジスタQ59のコレクタ出
力信号が4 (Vp−p)と、ゲイン全同一とした状態
のものである。一般に、ビデオヘッド9のインダクタン
スをロータリートランスの2次側からみた場合、8μH
程度であす、5jlzでのインピーダンスは約250(
2)であるから、トランジスタ39のコレクタ出力信号
が4 CVp−p)であるとき、抵抗R23に流れる電
流は5MIIzで16(mA) である。
FIG. 7 shows that the DC potential of the output terminal 30 is 2.0 (1/),
AC signal is 1.5 CVp-p), transistor 039
The collector output signal of the transistor Q59 is 4 (Vp-p), the DC potential of the output terminal 30 is 1.64'l, the AC signal is 15 CVp-p), and the collector output signal of the transistor Q59 is 4 (Vp-p). -p), and the gains are all the same. Generally, the inductance of the video head 9 is 8μH when viewed from the secondary side of the rotary transformer.
The impedance at 5jlz is about 250 (
2), when the collector output signal of the transistor 39 is 4 CVp-p), the current flowing through the resistor R23 is 5 MIIz and 16 (mA).

第7図の場合には、トランジスタ039 (Dベース・
コレクタ間の差電圧が0.25J)で記録電流歪の劣化
となる一方、エミッタ拳アース間は0.55r)とまだ
余裕がある。これに対し、第8図のように、トランジス
タQ39のベース電位’k 1.6F)程度にすれば、
ベース・コレクタ間には0.65 (3)の余裕があり
、記録電流歪特性も向上し、エミッタ台アース間電圧が
0.15(7となシ、第7図に比べてダイナミックレン
ジ全充分活用していることになる。
In the case of FIG. 7, transistor 039 (D base
The recording current distortion deteriorates when the voltage difference between the collectors is 0.25 J), but there is still a margin of 0.55 r) between the emitter and the ground. On the other hand, as shown in FIG. 8, if the base potential of transistor Q39 is set to about 1.6F),
There is a margin of 0.65 (3) between the base and collector, the recording current distortion characteristics are improved, and the voltage between the emitter base and ground is 0.15 (7), which is sufficient for the entire dynamic range compared to Fig. 7. This means that it is being utilized.

上記は電源電圧が5V′)である場合であったが、電源
電圧k 9 F)程度に選ぶと、出力端子30の直流電
位k 1.6(’)に選ぶことは、記録電流が増加して
いった場合、トランジスタQ39のエミッタ・アース間
電圧のマージン不足で電流波形に歪みが生ずることにな
シ、逆に、出力端子30の電位を高める必要がある。
The above case was when the power supply voltage was 5 V'), but if the power supply voltage was chosen to be around k 9 F), then if the DC potential of the output terminal 30 was chosen to be k 1.6 ('), the recording current would increase. In this case, the current waveform will not be distorted due to insufficient margin of the voltage between the emitter and ground of the transistor Q39, and on the contrary, it is necessary to increase the potential of the output terminal 30.

このように、IC出力端子30の直流電位を調整できる
ことは、電源電圧の変化に対して広く追従することが可
能であり、特にこの実施例のように、1つの抵抗R61
または抵抗R61′で実現できることは非常に大きな利
点である。
In this way, being able to adjust the DC potential of the IC output terminal 30 makes it possible to broadly follow changes in the power supply voltage, and in particular, as in this embodiment, one resistor R61
Alternatively, it is a very great advantage that the resistor R61' can be used.

第3図の実施例と同様に、制御信号発生回路11からの
制@TJ信号CI * C!によってトランジスタQ1
,034’i制御したときの出力端子30の電位V9と
トランジスタ039のエミッタ電位Vak第9図に示す
。トランジスタQ54がオンすると、トランジスタQ3
5のベース電位は電源電圧と抵抗R54、R67の分圧
比で決まり、その値の設定は第3図の実施例と同様であ
る。第6図では抵抗R61を30(kΩ)、抵抗R62
を43(kΩ)、抵抗R63ヲ820(2)とし、この
ときの電位関係全第9図は示している。Vso′は出力
端子30に抵抗R60?接続しないときの停止モードで
の出力端子3oの電位であり、13r)であるために、
このときのトランジスタQS9のエミッタ電位V、′は
0.6n程度となシ、RECアンプの直流電流全充分に
切ることはできない。これに対し、出力端子30に3.
6(kΩ)の抵抗J?60 k接続したとき、出力端子
60の電位け0.F4’)でトランジスタQ39のエミ
ッタ電位Vg“け完全に0 (1’)となり、停止時の
RECアンプの直流電流全完全に零にすることができる
Similarly to the embodiment shown in FIG. 3, the control @TJ signal CI*C! from the control signal generation circuit 11 is generated. by transistor Q1
, 034'i, the potential V9 of the output terminal 30 and the emitter potential Vak of the transistor 039 are shown in FIG. When transistor Q54 turns on, transistor Q3
The base potential of 5 is determined by the power supply voltage and the voltage division ratio of resistors R54 and R67, and the setting of the value is the same as in the embodiment shown in FIG. In Figure 6, the resistor R61 is 30 (kΩ), and the resistor R62
is 43 (kΩ), and the resistance R is 63 and 820 (2), and the potential relationships at this time are all shown in FIG. Vso' is connected to output terminal 30 with resistor R60? Since it is the potential of the output terminal 3o in the stop mode when not connected and is 13r),
At this time, the emitter potential V,' of the transistor QS9 is about 0.6n, and it is not possible to sufficiently cut off the entire DC current of the REC amplifier. On the other hand, 3.
6 (kΩ) resistance J? When 60K is connected, the potential of the output terminal 60 is 0. At F4'), the emitter potential Vg' of the transistor Q39 becomes completely 0 (1'), and the entire DC current of the REC amplifier when stopped can be completely reduced to zero.

出力端子30と接地端子間に36(kΩ)の抵抗R60
f接続することで、p c ptアフレコ、記録、ビデ
オインサート時に抵抗R60で消費される電流は0.5
(+++J) 以下であり、停止時の消費電流の低減分
全考慮すれば充分効果がある。
36 (kΩ) resistor R60 between output terminal 30 and ground terminal
By connecting f, the current consumed by resistor R60 during p c pt dubbing, recording, and video insertion is 0.5
(+++J) This is the following, and there is a sufficient effect if the reduction in current consumption during stoppage is taken into account.

以上、本発明の実施側音オーバラップPCM記録方式の
VTRについて述べたが、本発明は従来ノヘリカルスキ
ャン形V ’l’ Hにも充分適用可能であることはい
うまでもない。
The above description has been made regarding a VTR using the sidetone overlap PCM recording system according to the present invention, but it goes without saying that the present invention is also fully applicable to conventional nohelical scan type V'l'H.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、オーバーラツプ
記録方式における記録、再生、アフレコ、ビデオインサ
ートの各モードの消費電流を、性能劣化のない範囲で最
小にするように切換えることができて無駄な電流全削減
することができ、また、記録増幅器前段のバッファ増幅
器の出力電位?調整可能とすることにより、該記録増幅
器のダイナミックレンジ全充分活用し、低電圧電源の記
録増幅器で、ビデオヘッドに対し、そのバラツキも含め
て充分マージンのある記録電流ケ流すことができるとと
もに、電源電圧変更にも容易に対処できるなどの優れた
効果がある。
As explained above, according to the present invention, it is possible to switch the current consumption of each mode of recording, playback, dubbing, and video insert in the overlap recording method to the minimum without degrading the performance. Can the total current be reduced and also the output potential of the buffer amplifier before the recording amplifier? By making it adjustable, the entire dynamic range of the recording amplifier can be fully utilized, and a recording amplifier with a low voltage power supply can flow a recording current with sufficient margin to the video head, including variations in the power supply. It has excellent effects such as being able to easily deal with voltage changes.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は磁気テープのトラックパターン金示す模式図、
第2図は従来の記録回路の一例を示す回路図、第3図は
本発明による記録回路の一実施例?示す回路図、第4図
は第3図の動作を示すタイミングチャート、第5図は第
3図のロジック回路の一具体例を示す回路図、第6図は
本発明による記録回路の他の実施例を示す回路図、第7
図および第8図は第6図の信号レベル関係の例を示す波
形図、第9図は第6図の動作を示すタイミングチャート
で6る。 9・・・ビデオヘッド 10・・・選択スイッチ11・
・・制御信号発生回路 17〜20・・・モード信号入力端子 21.22・・・記録信号入力端子 代理人弁理士 高 橋 明 夫
Figure 1 is a schematic diagram showing the track pattern of a magnetic tape.
FIG. 2 is a circuit diagram showing an example of a conventional recording circuit, and FIG. 3 is an embodiment of the recording circuit according to the present invention. 4 is a timing chart showing the operation of FIG. 3, FIG. 5 is a circuit diagram showing a specific example of the logic circuit of FIG. 3, and FIG. 6 is another implementation of the recording circuit according to the present invention. Circuit diagram showing an example, No. 7
8 and 8 are waveform diagrams showing an example of the signal level relationship in FIG. 6, and FIG. 9 is a timing chart showing the operation of FIG. 6. 9... Video head 10... Selection switch 11.
...Control signal generation circuits 17 to 20...Mode signal input terminals 21,22...Record signal input terminals Patent attorney Akio Takahashi

Claims (1)

【特許請求の範囲】[Claims] 回転ヘッドを搭載した回転シリンダに磁気チー1118
0度よシも余分に巻きつけ、180度巻きつけ分に映像
信号、FM音声信号およびトラッキング制御のためのパ
イロット信号全周波数多重記録し、残りの巻きつけ分に
時間軸圧縮したPCM音声信号と該PC’M信号と?周
波数多重記録するようにしたヘリカルスキャン形磁気記
録再生装置において、該映像信号と該パイロット信号と
ケ再生しつつ該PCM音声信号と該パイロット信号とケ
記録するアフターレコーディング時と、該PCM音声信
号全再生しつつ該映像信号と該FM音声信号と該パイロ
ット信号音記録するビデオインサート時と、記録時と、
再生時との4つのモードでの消費電流全切り換える制御
信号発生回路?設け、該モードの夫々で最小の消費電流
に設定することができるように構成したご、と全特徴と
する記録回路。
Magnetic chi 1118 on a rotating cylinder equipped with a rotating head
The 0 degree angle is also wrapped extra, and the video signal, FM audio signal, and pilot signal for tracking control are all-frequency multiplexed recorded on the 180 degree wrap, and the time axis compressed PCM audio signal is recorded on the remaining wrap. With the PC'M signal? In a helical scan type magnetic recording and reproducing apparatus that performs frequency multiplex recording, there are two times when the PCM audio signal and the pilot signal are recorded while reproducing the video signal and the pilot signal, and when the entire PCM audio signal is recorded. At the time of video insertion, the video signal, the FM audio signal, and the pilot signal sound are recorded while being played; and at the time of recording;
Control signal generation circuit that switches all current consumption in 4 modes including playback mode? A recording circuit characterized in that the current consumption can be set to the minimum in each of the modes.
JP59067659A 1984-04-06 1984-04-06 Recording circuit Pending JPS60211664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59067659A JPS60211664A (en) 1984-04-06 1984-04-06 Recording circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59067659A JPS60211664A (en) 1984-04-06 1984-04-06 Recording circuit

Publications (1)

Publication Number Publication Date
JPS60211664A true JPS60211664A (en) 1985-10-24

Family

ID=13351354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59067659A Pending JPS60211664A (en) 1984-04-06 1984-04-06 Recording circuit

Country Status (1)

Country Link
JP (1) JPS60211664A (en)

Similar Documents

Publication Publication Date Title
US4466026A (en) Record/reproduce circuit for VTR
JPS60211664A (en) Recording circuit
JP2606284B2 (en) Signal recording device
JPH0127499B2 (en)
JPH0119498Y2 (en)
JPH0548293Y2 (en)
JP3021612B2 (en) Magnetic recording / reproducing device
JPH02226912A (en) Switching circuit
KR870000434Y1 (en) Record of magnetic record reproduction device and reproduction modulating circuit
JPS63259805A (en) Magnetic recording device
JPS60197904A (en) Magnetic recording and reproducing device
JPH03269805A (en) Head changeover device
JP2828827B2 (en) Recording and playback device
JP2987962B2 (en) VTR device
KR920004163Y1 (en) Dubbing recording device for double deck
JPS5923216Y2 (en) magnetic recording and playback device
KR910004666Y1 (en) Audio signal control circuit for vtr
JP3344001B2 (en) Digital recording and playback device
JPS61239403A (en) Magnetic recording and reproducing device
JPH02310801A (en) Magnetic recording and reproducing device
JPS60140567A (en) Record amplifying circuit
JPH01271951A (en) Magnetic recording and reproducing device
JPH0438043B2 (en)
JPS5984304A (en) Erase device of video tape recorder
JPH0714105A (en) Digital magnetic recording and reproducing device