JPS60199239A - Signal transmission system - Google Patents
Signal transmission systemInfo
- Publication number
- JPS60199239A JPS60199239A JP5643184A JP5643184A JPS60199239A JP S60199239 A JPS60199239 A JP S60199239A JP 5643184 A JP5643184 A JP 5643184A JP 5643184 A JP5643184 A JP 5643184A JP S60199239 A JPS60199239 A JP S60199239A
- Authority
- JP
- Japan
- Prior art keywords
- data
- crc
- circuit
- fed
- random code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタルデータ信号の送受信を行なう伝
送制御装置に係り、特に、回路の小型化と高信頼化を可
能とづる信号伝送方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transmission control device that transmits and receives digital data signals, and particularly relates to a signal transmission system that enables miniaturization and high reliability of circuits.
周知のとJjす、j゛−夕通信にJjいては、第1図に
示ダようなフレーム1を構成してデータ伝送を行なうこ
とが多い。In well-known JJ and JJ communication, data transmission is often performed by configuring a frame 1 as shown in FIG.
この図において、11はフレームの開始を承り開始デリ
ミタ(Ihl始ノラグ)、12iよ宛先局を示す宛先ア
ドレス、13は発信局を示す梵仁ノアドレス、14は各
Mi a、11御13号を含む制御ノイールド、15は
伝送データ、16はフレーム艮が極端に)10い時に付
加するパディングデータ、17は符号誤り検出用のフレ
ーム検Mm号、18はル−ムの終結を承り終結デリミタ
(終結フラグ)である。In this figure, 11 is the start delimiter (Ihl start nolag) that accepts the start of the frame, 12i is the destination address that indicates the destination station, 13 is the Sanskrit address that indicates the originating station, and 14 is each Mia, 11 and 13. 15 is the transmission data, 16 is the padding data added when the frame is extremely distorted, 17 is the frame detection Mm code for code error detection, and 18 is the end delimiter (the end of the room). flag).
ここでパディングデータ16を付加づるのは、it、送
データ15が極端に短い場合に、伝送制御上の支障が生
じるのを防止するためで夕)す、パディングデータ16
としては、同号の一意性を避tノるために、できるだけ
ランダム信置に近い信号が必要となる。また、フレーム
検査符号17としては、一般にCRC(Cyclic
Redundancy C1+eck)方式によるエラ
ーヂエック符号が採用され、開始デリミタ11以降フレ
ーム検査符号17のII〜前に至るまでの送(S fa
号全全体渡るエラーチェックrq号を1■る必要がある
。The reason why the padding data 16 is added here is to prevent problems in transmission control from occurring if the sending data 15 is extremely short.
In order to avoid the uniqueness of the same code, a signal that is as close to a random signal as possible is required. Further, as the frame check code 17, generally CRC (Cyclic
An error check code based on the redundancy C1+eck) method is adopted, and the transmission (S fa
It is necessary to perform one error check rq over the entire issue.
ところぐ、従来のこの秤の装置首にJjいては、」二配
フレーt1検査符号17を発生するCRC演紳[i1!
1路と、パディングデータ16を発生Jるランダム符号
発生回路とが別個の回路どなっていたため、回路の大型
化を招くという欠点があった。At the top of this conventional scale, there is a CRC generator [i1!
Since the random code generating circuit for generating the padding data 16 and the random code generating circuit for generating the padding data 16 are separate circuits, there is a disadvantage in that the circuit becomes large in size.
(発明の目的)
この発明(よ、上記の事情の鑑み、回路の小型化と高信
頼化を可能とする信号伝送方式を11?供づるものであ
る。(Objective of the Invention) In view of the above-mentioned circumstances, the present invention provides a signal transmission method that enables miniaturization and high reliability of circuits.
この目的を;ヱ成りるために、本発明は、CRC演粋演
算のレジスタ列の途中の損からランダム符号用データを
取り出づことにより、ランダム符号(パディングデータ
16)とCRC符号(フレーム検査1′1月17)の発
生、送信をCRC演専回路のみで行なうことを1)徴と
する。In order to achieve this object, the present invention extracts random code data from the loss in the register string of the CRC arithmetic operation, thereby generating a random code (padding data 16) and a CRC code (frame check code). 1' January 17) is generated and transmitted only by the CRC processing circuit.
(実施例) 以下、図面を参照して、本発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.
第2図(よ、本発明の一実施例の(M成を示すブロック
図であり、これは、” I E F E P ROJ
ICT 802 LOCAL NETWORK ST
A N D A RD S D RA F 丁C” 1
.: iJ M J rtでいるC RC−32の場合
のCRC演掠回路に本発明による改良を施したしの(・
ある。この図1こおいて、301〜332は各々1ビッ
ト長のシフトレジスタて゛あり、■は排他的論理和回路
、○は否定回路を示している。また、3 /I fJマ
ルヂプレクサであり、送4Qリベき情報データ31.C
IでCii’j騨結果32、ランダム符号用データ33
を択一選択して出力りるものである。g <rわら、マ
ルfプレクサ34のデータ人ツノo= r)oにはジッ
トレジスタ332の出力端から否定回路34aを介して
CRC演紳結果32が、Dlにはジノ1〜レジスタ;〕
1Gの出力端からランダムn>→用データ33が、D2
には情報データ(これは第1図に示づ宛先アドレス12
〜・伝送データ15)までの総称)31が各々供給され
、これらがセレク1〜端So、81に供給8れる選択信
号35によ・)て択一選択され、送信データ3Gどして
出力LI7@Qから出力される。。FIG. 2 is a block diagram showing the configuration of one embodiment of the present invention.
ICT 802 LOCAL NETWORK ST
A N D A R D S D R A F D C” 1
.. : The CRC decoder circuit in the case of CRC-32 in iJ M
be. In FIG. 1, 301 to 332 are shift registers each having a length of 1 bit, .largecircle. indicates an exclusive OR circuit, and .largecircle. indicates a NOT circuit. It is also a 3/I fJ multiplexer, and sends 4Q reverberation information data 31. C
I Cii'j result 32, random code data 33
It selects one option and outputs it. g <r, Maru f Plexer 34 data head o = r) o receives the CRC operation result 32 from the output end of the register 332 via the negation circuit 34a, and Dl receives the register 1~.]
Random n>→ data 33 from the 1G output terminal is transferred to D2
is the information data (this is the destination address 12 shown in Figure 1).
- Transmission data 15) (generic term) 31 are respectively supplied, and these are selected by the selection signal 35 supplied to the selector terminal So, 81. Output from @Q. .
この場合、送18データ36は前記CRC加算結果32
ど4.i 11!!的論理和をとられ、CI’< C演
暮用フィードバック(137どなってCRC演鋒回路の
各排他的論理和回路に供給され、CRCfiii 9f
fが行なわれる。In this case, the sending 18 data 36 is the CRC addition result 32.
Do4. i 11! ! CI'< C
f is performed.
このような(1η成において゛、第1図に示す開始デリ
ミク11が送1zされると、選択信号35によって情報
データ31が選択され、宛先アドレス12〜伝送データ
′15の各データがシリアル伝送されるとともに、これ
と並行して、上記データのCRC演粋演算なわれる。次
に、選択(g号35を変更して、ランダムtT ?r用
データ33を選択し、パディングデータ1Gどして必要
長送信し、同時にそのCRC1ilfi Gtiを行う
。そして、パディングデータ16送信後、再び選択信号
35を変更してCRCii算結果32を選択し、これを
フレーム検査符号17どして送信し、最後に終結デリミ
ツタ18を送信して1フレームの送信を完了する。In such a configuration (1η), when the start delimiter 11 shown in FIG. At the same time, the CRC operation of the above data is performed in parallel.Next, select (change g 35, select random tT?r data 33, add padding data 1G, etc.) A long transmission is performed, and the CRC1ilfi Gti is performed at the same time.Then, after transmitting the padding data 16, the selection signal 35 is changed again to select the CRCii calculation result 32, which is transmitted as the frame check code 17, and finally terminated. The delimiter 18 is transmitted to complete the transmission of one frame.
この実施例によれば、CRC演締結締結果32信データ
3GのiJl他的論的論理和なるCRC演算川フ用−ド
バック信)シ37が゛0パあるいは°゛1°゛に固定フ
ることがないから、ランタム1符号用データ33 b
161定艙どなることがムク、バラ″イングi゛−タ1
6としてランダムに近いピッ]・列が1qられる。 な
お、上記実施例にJjい(は、シンクL ?:1号用デ
ータ33の取り出し位置として、16ビツト目から取り
出刃場合についてに2明したが、1ビット目〜31ビッ
ト目の仔p20位首から取り出しても同様の効果を1す
ることか(・さる、。According to this embodiment, the CRC calculation result 32 signal data 3G iJl logical disjunctive signal 37 is fixed to 0 or 1 degree. Since there is no such thing, data 33 b for random 1 code
161 It's hard to say what's going on in the fixed berth.
Near random pick as 6]・Column is 1q. In addition, in the above example, the extraction position of the data 33 for No. 1 sink L?: 2 was explained for the case where the extraction blade is from the 16th bit, but the child p20 position of the 1st bit to the 31st bit is Is it possible to get the same effect even if you take it out of your neck? (・Saru.
以上説明しlζように、このざt明によれば、CI<C
演算回路を、CRCの演算とランダムIUt牛の双方に
同時に使用づるようにしたから、バブ(ングデータを必
要とするデータ伝送を(jう際の送信回路の小型化に奇
Lj覆ることができる。まlζ、送信データのCRC演
nにパディングi−−りをし含めることができるので、
パブイングツ゛−り4送信する場合でも標準的なフレー
ム形式を崩1ことなしに、伝送のエラーブエックを行う
ことが(・き、伝送の高信頼化に寄与づることができる
。As explained above, according to this specification, CI<C
Since the arithmetic circuit can be used for both CRC calculation and random IUT data at the same time, it is possible to reduce the size of the transmission circuit when transmitting data that requires bubbling data. Also, padding can be included in the CRC function of the transmitted data, so
Even in the case of publishing transmission, errors in transmission can be checked without breaking the standard frame format (--this can contribute to high transmission reliability).
第1図はル−ム1の構成を示覆僚念図、第2図は本光明
の一実施例に係るC RC)Ji E1回路の構成を示
ψブロック図ぐある。
1G・・・・・・パディングデータ(ランダム符号)、
17・・・・・・−ル−ム検査符号、33・・・・・・
ランダム符号用データ(CRC結締回路のレジスタ列の
途中の桁から取り出した信号)、301〜332・・・
・・・シフ1ヘレジスク(レジスタ列)。
出願人 日本電信電話公社
三菱電礪株式会社
東宗芝浦電気株J(会社
第1頁の続き
O発明者大橋 相離FIG. 1 is a schematic diagram showing the configuration of room 1, and FIG. 2 is a block diagram showing the configuration of the CRC) Ji E1 circuit according to an embodiment of the present invention. 1G...Padding data (random code),
17...-Room check code, 33...
Random code data (signal extracted from a digit in the middle of the register string of the CRC binding circuit), 301 to 332...
...Schiff 1 heregisk (register row). Applicant Nippon Telegraph and Telephone Public Corporation Mitsubishi Electric Co., Ltd. Toshu Shibaura Electric Co., Ltd.
Claims (1)
ともに、CRC演停回路によりフレーム検査符号を(=
J加して送信する信号伝送方式において、前記CRC演
算回路のレジスタ列の途中の桁から取り出した信号を前
記ランダム符号として送信した後、このランダム符号を
も含めて演算したフレーム検査符号を送信りることを特
徴とJる(g8伝i;!D’j式。Sending 4:X-! A random code is added to the data, and a frame check code (=
In a signal transmission method in which J is added and transmitted, a signal extracted from a digit in the middle of the register string of the CRC calculation circuit is transmitted as the random code, and then a frame check code calculated including this random code is transmitted. It is characterized by Jru (g8deni;!D'j style.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5643184A JPS60199239A (en) | 1984-03-24 | 1984-03-24 | Signal transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5643184A JPS60199239A (en) | 1984-03-24 | 1984-03-24 | Signal transmission system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60199239A true JPS60199239A (en) | 1985-10-08 |
JPH0562492B2 JPH0562492B2 (en) | 1993-09-08 |
Family
ID=13026898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5643184A Granted JPS60199239A (en) | 1984-03-24 | 1984-03-24 | Signal transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60199239A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6340416A (en) * | 1986-07-21 | 1988-02-20 | ジ−メンス・アクチエンゲゼルシヤフト | Method of guarding data in serial data bit series by forming data block guarding information employing circulating binary code |
-
1984
- 1984-03-24 JP JP5643184A patent/JPS60199239A/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6340416A (en) * | 1986-07-21 | 1988-02-20 | ジ−メンス・アクチエンゲゼルシヤフト | Method of guarding data in serial data bit series by forming data block guarding information employing circulating binary code |
JPH043134B2 (en) * | 1986-07-21 | 1992-01-22 |
Also Published As
Publication number | Publication date |
---|---|
JPH0562492B2 (en) | 1993-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3129143B2 (en) | Data transfer method | |
US6192498B1 (en) | System and method for generating error checking data in a communications system | |
JP3429037B2 (en) | Error detection and correction method and apparatus in ATM cell header | |
KR960043552A (en) | Error Correction Coded Decoding Method and Circuit Using the Method | |
US7370263B1 (en) | Hardware efficient CRC generator for high speed communication networks | |
TWI288538B (en) | Method of and system for symbol alignment, and integrated circuit device | |
US6427179B1 (en) | System and method for protocol conversion in a communications system | |
Ronconi et al. | Multi-cobs: A novel algorithm for byte stuffing at high throughput | |
US5367479A (en) | Divider device to divide a first polynomial by a second one | |
JPS60199239A (en) | Signal transmission system | |
JP2945621B2 (en) | Error detection device for packet switch | |
JPH11284641A (en) | Error correcting circuit | |
JPH11168479A (en) | Device and method for extracting sample value for dss system | |
JP4275059B2 (en) | Packet communication method and system and apparatus therefor | |
US6671734B1 (en) | IP fragment-processing apparatus, method and computer program | |
KR100566681B1 (en) | ATM Reassembly Circuits and Methods | |
JP2960473B2 (en) | Error correction circuit | |
JP2001044976A (en) | Inter-bit phase difference reduction transmission system in digital processor | |
JP4604354B2 (en) | Information input / output device | |
KR100340001B1 (en) | Apparatus for computation cyclic redundancy codes | |
JP3044847B2 (en) | Variable-length code decoding device | |
JP3422012B2 (en) | Information decoding apparatus and method | |
JPH11184672A (en) | Serial data holding circuit | |
JPH05151007A (en) | Crc arithmetic unit | |
JPH05165559A (en) | Key switch matrix circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |