JPS60191471A - Double speed reproducing method of pcm signal - Google Patents

Double speed reproducing method of pcm signal

Info

Publication number
JPS60191471A
JPS60191471A JP4496084A JP4496084A JPS60191471A JP S60191471 A JPS60191471 A JP S60191471A JP 4496084 A JP4496084 A JP 4496084A JP 4496084 A JP4496084 A JP 4496084A JP S60191471 A JPS60191471 A JP S60191471A
Authority
JP
Japan
Prior art keywords
signal
data
period
unit time
pcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4496084A
Other languages
Japanese (ja)
Inventor
Kentaro Odaka
健太郎 小高
Shinya Ozaki
尾崎 真也
Tadashi Fukami
正 深見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4496084A priority Critical patent/JPS60191471A/en
Publication of JPS60191471A publication Critical patent/JPS60191471A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/005Reproducing at a different information rate from the information rate of recording
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements

Abstract

PURPOSE:To reproduce a PCM signal at a double speed and easily identify recording contents by obtaining the playback output of the PCM data at the same clock pitch with that during normal reproduction while a section wherein a signal which continues with time corresponds to a one-unit time with respect to an original analog signal. CONSTITUTION:The scanning track of the breadthwise center position of the gap of a rotary head crosses a straight line which connects breadthwise centers of respective tracks at lengthwise center positions. Tracks scanned by two rotary heads 1A and 1B are alternate tracks 4A1, 4B2, 4A4, 4B5..., so a couple of outputs of the heads 1A and 1B obtained in one turn are a half as much as original audio data obtained in a four-unit time, but data for a two-unit time are thinned out between alternate couples of data. The outputs of the heads 1A and 1B are written in RAMs 40 and 41 with signals RSWP and WC and corrected. Therefore, data D'1, D'4, D'7... for a unit time approximate to the original data are obtained at every two unit time at the clock pitch with that in normal reproduction, thus realizing triple-speed reproduction.

Description

【発明の詳細な説明】 産業上の利用分野 この発明は回転ヘッドによって記録媒体上に斜めトラッ
クとして記録されるPCMオーディオ信号等のPCM信
号の倍速再生方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a double-speed reproduction method of a PCM signal such as a PCM audio signal recorded as diagonal tracks on a recording medium by a rotary head.

背景技術とその問題点 情報信号、例えばオーディオ信号を記録再生する場合、
このオーディオ信号をPCM化すれば高品位の記録再生
ができる。
BACKGROUND TECHNOLOGY AND PROBLEMS When recording and reproducing information signals, such as audio signals,
By converting this audio signal into PCM, high-quality recording and playback can be achieved.

情報信号をPCM化して磁気テープに記録再生する方式
としては、固定ヘッド方式と回転ヘッド方式があるが、
ヘッドのテープに対する相対速度が速く、記録密度を容
易に上げられる点で回転ヘッド方式の方が有利である。
There are fixed head methods and rotating head methods for converting information signals into PCM and recording and reproducing them on magnetic tape.
The rotating head method is advantageous in that the relative speed of the head to the tape is fast and the recording density can be easily increased.

この回転ヘッド方式においては、放送局用等の特殊用途
を除き、通常、回転ヘッドは複数個例えば2個用い、こ
れら回転ヘッドをほぼ360” /2= 180”の角
間隔で取り付けると共に、磁気テープを案内ドラムに対
して同じ角範囲(180’ )に巻き付け、2個の回転
ヘッドによって交互にそれぞれ1本ずつのトラックを形
成して信号を記録するようにしている。
In this rotary head system, except for special applications such as those for broadcasting stations, a plurality of rotary heads, for example two, are usually used, and these rotary heads are mounted at an angular interval of approximately 360"/2=180", and the magnetic tape is are wound around the guide drum in the same angular range (180'), and two rotating heads alternately form one track each to record signals.

そして、この回転ヘッド方式によってPCMオーディオ
データを記録するにあたっては、一般的にば回転ヘッド
のテープ上の1回の斜め走査により1トラツクとして記
録される信号(以下1セグメントと称す)分相光を単位
時間として、アナログオーディオ信号を単位時間毎に区
切り、この単位時間内でインターリーブ及び訂正符号も
完結する処理をして、PCMデータとし、この1単位時
間分のPCMデータ毎に1本のトラックとして記録する
ようにする。すなわち、■セグメント完結のインターリ
ーブとしていた。
When recording PCM audio data using this rotary head method, generally speaking, a phase-separated light signal (hereinafter referred to as one segment) recorded as one track by one diagonal scan of the rotary head on the tape is used. The analog audio signal is divided into units of time, and processing is performed to complete interleaving and correction codes within this unit time, resulting in PCM data, and each unit of PCM data is processed as one track. Make sure to record it. In other words, it was an interleave with a complete segment.

ところがこのようにデータが1セグメント単位で完結し
ている場合には、再生時の編集やいわゆる司変速再生が
容易になるという利点がある反面、一方の回転ヘッドか
らの再生が良好に行なわれなくなったとき、信号の再生
が充分にできないという欠点がある。
However, when the data is completed in units of one segment, it has the advantage of making editing during playback and so-called variable speed playback easier, but on the other hand, playback from one rotating head may not be performed properly. The disadvantage is that the signal cannot be reproduced satisfactorily.

すなわち、21Mの回転ヘッドの一方が目づまりを起こ
して、かなり長いバーストエラーが発生したり、また、
2個の回転ヘッドの特性にばらつきがあったり、さらに
は2個の回転ヘッドの回転軸方向の高さが異なっている
ため、トラック幅が不揃いになった場合には、再生信号
としては一方のトラックからの信号が全く再生できなく
なったり、エラー訂正能力を越えてエラー訂正ができな
くなったりする。
In other words, one of the rotating heads of the 21M may become clogged, resulting in a fairly long burst error, or
If the track widths of the two rotary heads are uneven due to variations in the characteristics of the two rotary heads or the heights of the two rotary heads in the direction of the rotation axis are different, the reproduced signal will be based on one of the two rotary heads. The signal from the track may not be reproduced at all, or the error correction capacity may be exceeded and errors may not be corrected.

このようになっても、いわゆる誤り修整回路において、
例えばその前の1トラツク分のデータを用いて補間する
いわゆる前置ボールド等の誤り修整手法により修整する
ことはできるが、1セグメンI・分のデータのすべてを
前のデータで補間するようになるため、信号の劣化は免
れないという欠点がある。
Even in this case, in the so-called error correction circuit,
For example, it is possible to perform correction using error correction methods such as so-called pre-bold, which interpolates using the previous one track's worth of data, but this results in interpolating all of the data for one segment I. Therefore, there is a drawback that signal deterioration is inevitable.

情報信号が映像信号であれば1トラツクとして1フイー
ルドの信号を記録するようにすれば、隣接フィールド間
では画像の相関性が強いことから上記のように補間をし
ても信号の劣化は目立たないが、情報信号がオーディオ
信号のような相関性のない信号である場合には、−り記
のような補間をすると、その信号劣化が比較的顕著にな
る。
If the information signal is a video signal, if the signal of one field is recorded as one track, there is a strong correlation between images between adjacent fields, so even if interpolation is performed as described above, signal deterioration will not be noticeable. However, if the information signal is an uncorrelated signal such as an audio signal, the signal deterioration becomes relatively noticeable when interpolation is performed as described above.

そこで、インターリーブを複数セグメント完結として記
録したPCM信号の再生時に、ヘッドの目づまり等によ
り1セグメント分が欠落してしまった場合にも元のオー
ディオ信号の単位時間分の信号で見たときは、その単位
時間分の信号が全く欠落してしまわないようにした新規
な記録再生装置を出願人は先に提案した。
Therefore, when playing back a PCM signal recorded with interleaving complete with multiple segments, even if one segment is lost due to head clogging, etc., when viewed as a unit time signal of the original audio signal, The applicant previously proposed a new recording/reproducing device that prevents the signal for that unit time from being lost at all.

この新規な記録再生装置の一例として2セグメント完結
のインターリーブ方式の装置であって、オーディオ信号
をPCM記録再生するものを例にとって説明しよう。
As an example of this new recording and reproducing apparatus, a two-segment complete interleave type apparatus that records and reproduces audio signals in PCM format will be explained.

第1図はこの例の場合の回転ヘッド装置の一例で、これ
は回転磁気ヘッドが2個の場合である。
FIG. 1 shows an example of a rotary head device in this case, and this is a case where there are two rotary magnetic heads.

この2個の回転ヘッド(l^)及び(IB)は180゜
の角間隔を保って配置される。一方、磁気テープ(2)
がテープ案内ドラム(3)の周内に沿って、その180
°角範囲よりも小さい例えば90°の角範囲区間に巻き
付けられる。そして回転ヘッド(1^)及び(IB)が
例えば200Orpmで矢印(5+1)で示す方向に回
転させられるとともにテープ(2)が矢印(5T)で示
す方向に所定の速度で移送されて、回転ヘッド(IA)
及び(IB)により磁気テープ(2)上に第2図に示す
ような斜めの1本ずつの磁気トラック(4八)及び(4
B)が形成されて信号が記録される。
The two rotating heads (l^) and (IB) are arranged with an angular spacing of 180°. On the other hand, magnetic tape (2)
along the circumference of the tape guide drum (3), its 180
It is wound over an angular range section smaller than the angular range, for example 90°. Then, the rotating heads (1^) and (IB) are rotated at, for example, 200 rpm in the direction shown by the arrow (5+1), and the tape (2) is transferred at a predetermined speed in the direction shown by the arrow (5T), so that the rotating head (IA)
and (IB), one diagonal magnetic track (48) and (48) are formed on the magnetic tape (2) as shown in FIG.
B) is formed and the signal is recorded.

この場合、1本の磁気トラックには1/2回転の時間長
分のPCMオーディオデータが記録される。
In this case, PCM audio data for a time length of 1/2 rotation is recorded on one magnetic track.

つまり、時間的には1/2に圧縮されて記録される。In other words, the data is recorded while being compressed to 1/2 in terms of time.

なお、記録密度を妬くするため、ヘッド(1八)及び(
IB)のギャップの幅方向はその走査方向に直交する方
向に対して互いに異なる方向となるようになされる。つ
まりいわゆるアジマス角が異なるようにされている。
In addition, in order to increase the recording density, the head (18) and (
The width directions of the gaps IB) are set in different directions with respect to the direction orthogonal to the scanning direction. In other words, the so-called azimuth angles are made different.

以上の回転ヘッド装置によれば、2個の回転ヘッド(I
A)及び(IB)が磁気テープに対して共に対接しない
区間(これはこの例では90°の角範囲分の期間である
)が生じ、この期間を利用してPCMデータに対するパ
リティ等の冗長データの付加の処理をすれば、記録装置
におけるバッファメモリの減少が図れるものである。
According to the above rotary head device, two rotary heads (I
There is a period in which A) and (IB) are not in contact with the magnetic tape (this is a period corresponding to an angular range of 90° in this example), and this period is used to perform redundancy such as parity for PCM data. By processing data addition, it is possible to reduce the amount of buffer memory in the recording device.

次にこの回転ヘッド装置を用いたこの発明による記録装
置及びその再生装置の一実施例を説明しよう。
Next, an embodiment of a recording device and a reproducing device thereof according to the present invention using this rotary head device will be described.

第3図はその記録系で、オーディオ信号を右チャンネル
と左チャンネルの2チャンネル信号として記録する場合
の例である。
FIG. 3 shows an example of the recording system in which an audio signal is recorded as a two-channel signal, a right channel and a left channel.

すなわち第3図において、左チャンネルのオーディオ信
号SLが入力端子(11)を通じてスイッチ回路(13
)の一方の入力端子に供給され、また右チャンネルのオ
ーディオ信号sRが入力端子(12)を通じてスイッチ
回路(13)の他方の入力端子に供給される。このスイ
ッチ回路(13)はコントロール信号発生回路(14)
からの切換信号SWにより交互に切り換えられ、その出
力がA/Dコンバータ(15)に供給される。
That is, in FIG. 3, the left channel audio signal SL is input to the switch circuit (13) through the input terminal (11).
), and the right channel audio signal sR is supplied to the other input terminal of the switch circuit (13) through the input terminal (12). This switch circuit (13) is a control signal generating circuit (14)
are alternately switched by a switching signal SW from the A/D converter (15).

コントロール信号発生回路(14)はマスタークロック
発生回路Omからのマスタークロック信号に基づいて、
この信号SWの他、t&述のような各種のコントロール
信号を発生する。
The control signal generation circuit (14) is based on the master clock signal from the master clock generation circuit Om.
In addition to this signal SW, various control signals such as t&description are generated.

スイッチ回路(13)の切換信号SWはA/Dコンバー
タにおけるサンプリング周波数と同じ周波数例えば48
kHzとされ、これは第4図Aに示すようにデユーティ
−ファクタ50%の矩形波信号で、例えば同図已に示す
ように、この信号SWがハイレベルのときは左チャンネ
ルのオーディオ信号を選択し、この信号SWがローレベ
ルのときは右チャンネルのオーディオ信号を選択するよ
うにスイッチ回路(13)は切り換えられる。
The switching signal SW of the switch circuit (13) has the same frequency as the sampling frequency in the A/D converter, for example, 48
kHz, and this is a rectangular wave signal with a duty factor of 50% as shown in Figure 4A.For example, as shown in Figure 4A, when this signal SW is at a high level, the left channel audio signal is selected. However, when this signal SW is at a low level, the switch circuit (13) is switched to select the right channel audio signal.

A/Dコンバータ(15)においては左又は右の1チヤ
ンネル当たりサンプリング周波数481)Izでサンプ
リングされる。コントロール信号発生回路(14)から
の信号SPはこのサンプリング信号であって、この信号
SPによって左チャンネル及び右チャンネルのオーディ
オ信号がそれぞれサンプリングされるとともに、このサ
ンプリングされたデータが1サンプル当たり例えば16
ビツトのPCM信号Soに変換される。第4図Bはこの
A/Dコンバータの出力信号Soを示し、LO,Li+
 L2・・・・は左チャンネルのオーディオPCM信号
のそれぞれlサンプルを示しており、RO,R1,R2
・・・・は右チャンネルのオーディオPCM信号のそれ
ぞれ1サンプルを示している。
In the A/D converter (15), each left or right channel is sampled at a sampling frequency of 481)Iz. The signal SP from the control signal generation circuit (14) is this sampling signal, and the left channel and right channel audio signals are each sampled by this signal SP, and this sampled data is, for example, 16 times per sample.
It is converted into a bit PCM signal So. FIG. 4B shows the output signal So of this A/D converter, LO, Li+
L2...indicates l samples of the audio PCM signal of the left channel, and RO, R1, R2
. . . each indicates one sample of the audio PCM signal of the right channel.

A/Dコンバータ(15)の出力信号Soはスイッチ回
路(16)を介して冗長データの付加及びインターリー
ブ処理のためのRAM(17)及び(18)の入力端に
供給される。スイッチ回路(16)はコントロール信号
発生回路(14)からのヘッド(1^)及び(IB)の
回転に同期する信号R3W(第4図F)によって1回転
毎に切り換えられる。
The output signal So of the A/D converter (15) is supplied via a switch circuit (16) to the input ends of RAMs (17) and (18) for redundant data addition and interleaving processing. The switch circuit (16) is switched every rotation by a signal R3W (FIG. 4F) synchronized with the rotation of the heads (1^) and (IB) from the control signal generating circuit (14).

ここで、回転ヘッド(IA) (IB)には次のように
して位相サーボがかかっている。
Here, phase servo is applied to the rotating heads (IA) (IB) in the following manner.

すなわち、コントロール信号発生回路(14)からヘッ
ドの回転周期に等しい周期の信号S8が得られ、これが
位相比較回路(19)に供給されるとともに、ヘッド(
IA)及び(IB)の1回転に1つのパルスを得るパル
ス発生器(20)からの信号PGがこの位相比較回路(
19)に供給されて両者が位相比較され、その比較誤差
出力がヘッド(LA)及び(IB)を回転駆動するモー
タ(21)に供給されて回転ヘッド(IA)及び(IB
)は信号Sgに位相同期して回転するように制御される
。信号R3Wは、この信号Ssと一定位相関係にあるの
で、へラド(LA) (IB)の回転位相にこの信号R
3Wの位相は同期する。
That is, a signal S8 with a period equal to the rotation period of the head is obtained from the control signal generation circuit (14), and this is supplied to the phase comparator circuit (19).
This phase comparison circuit (
19), the phases of the two are compared, and the comparison error output is supplied to the motor (21) that rotationally drives the heads (LA) and (IB).
) is controlled to rotate in phase synchronization with the signal Sg. Since the signal R3W has a constant phase relationship with this signal Ss, this signal R3W has a constant phase relationship with this signal Ss.
The phases of 3W are synchronized.

この場合、信号R3Wの立ち上がり及び立ち下がり時点
を位相0°としたとき、90°〜180°の期間HAで
ヘッド(IA)がテープ(2)上を走査し、270°〜
360° (=0”)の期間HBでヘッド(IB)がテ
ープ(2)上を走査するようにサーボがかかっている。
In this case, when the rising and falling points of signal R3W are taken as phase 0°, the head (IA) scans over the tape (2) during the period HA from 90° to 180°, and from 270° to
The servo is applied so that the head (IB) scans the tape (2) during the period HB of 360° (=0'').

スイッチ回路(16)は信号R3Wによって一方及び他
方の出力端に切り換えられるが、この信号R3Wがロー
レベルである1回転分の期間TBは、信号SoはRAM
(1B)のデータ入力端に供給され、(II−R3Wが
ハイレベルである期間TAは、信号SoはRAM(17
)のデータ入力端に供給される。
The switch circuit (16) is switched between one output terminal and the other output terminal by the signal R3W, but during the period TB for one rotation when the signal R3W is at a low level, the signal So is switched to one output terminal and the other output terminal.
During the period TA when (II-R3W is at high level), the signal So is supplied to the data input terminal of RAM (1B).
) is supplied to the data input terminal of the

一方、コントロール信号発生回路(14)からはRAM
(17)及び(18)の書き込み制御信号RWと、読み
出し制御信号RRが得られ、これら信号RW及びRRが
スイッチ回路(22)及び(23)を通じてRAM(1
7)及び(18)の制御端子に選択0 的に供給される。スイッチ回路(22)及び(23)も
また信号R3Wによって切り換えられるもので、スイッ
チ回路(16)と同様に期間TAでは図の状態に、期間
TBでは図の状態とは逆の状態にそれぞれ切り換えられ
る。したがって期間TBにおいては、信号SoはRAM
(1B)に、書き込み制御信号RWによって1回転の期
間分書き込まれ、期間TAでは信号Soは書き込み制御
信号RWによって、RAM(17>に同じ期間分書き込
まれることになる。
On the other hand, from the control signal generation circuit (14), the RAM
Write control signals RW and read control signals RR of (17) and (18) are obtained, and these signals RW and RR are sent to the RAM (1) through switch circuits (22) and (23).
7) and (18) are selectively supplied to the control terminals. The switch circuits (22) and (23) are also switched by the signal R3W, and like the switch circuit (16), they are switched to the state shown in the diagram during the period TA, and to the opposite state from the state shown in the diagram during the period TB. . Therefore, during the period TB, the signal So is
(1B), the signal So is written for one rotation period by the write control signal RW, and in the period TA, the signal So is written for the same period to the RAM (17>) by the write control signal RW.

こうしてRAM(17)及び(18)に1回転の期間骨
の右チャンネル及び左チャンネルのオーディオ信号デー
タが交互に書き込まれることになる。
In this way, the audio signal data of the right channel and the left channel of the bone are alternately written into the RAMs (17) and (18) during one rotation.

ここでA/Dコンバータ(15)の出力信号SOを1ト
ラック分相当の単位時間長毎に区切り、これを信号DI
、D2・・・・(第4図C)とすると、2個の単位時間
の信号毎に、ずなわち、信号Dz。
Here, the output signal SO of the A/D converter (15) is divided into unit time lengths equivalent to one track, and this is divided into signal DI.
, D2... (FIG. 4C), every two unit time signals, that is, the signal Dz.

D2 、D5 、Ds・・・・がRAM(17)に、信
号D3 、D4 、Dt 、De・・・・がRAM(1
8)に書き込まれる。ここで単位時間の信号Di、D2
・・・・のそれぞれに含まれるサンプル数は1440個
である。すなわち第4図Bに示すようにそれば左チャン
ネルのオーディオ信号のサンプル■、o=Ltasまで
の720サンプルと、右チャンネルのオーディオ信号の
サンプルRo=R15sまでの720サンプルの、合計
1440サンプルである。
D2, D5, Ds... are stored in the RAM (17), and signals D3, D4, Dt, De... are stored in the RAM (17).
8). Here, the unit time signals Di, D2
The number of samples included in each of . . . is 1440. That is, as shown in Fig. 4B, there are 720 samples of the left channel audio signal up to sample ■, o = Ltas, and 720 samples of the right channel audio signal up to sample Ro = R15s, for a total of 1440 samples. .

こうしてRAM(17)及び(18)に書き込まれたP
CMデータは、ヘッド(1八)及び(IB)力くテープ
(2)に対して対接する期間HA及びHBの手前の90
°分の期間PA及びPBにおいてパリティの発生付加が
なされ、それぞれ期間HA及びHBにおいて、パリティ
の付加されたPCMデータがヘッド(LA)及び(IB
)にてテープ(2)に記録される。
P written in RAM (17) and (18) in this way
The CM data is stored in the 90-degree area before HA and HB during the period when the head (18) and (IB) are in strong contact with the tape (2).
Parity is generated and added in periods PA and PB of ° minutes, and in periods HA and HB, respectively, PCM data with parity added to the head (LA) and (IB
) is recorded on tape (2).

この場合、期間TA及びTBで回転ヘッド(1Δ)(I
B)によって形成される2本のトラック(4^)(4B
)には、2個の単位時間の信号CD1.D2)。
In this case, the rotating head (1Δ)(I
B) Two tracks (4^) formed by (4B
) have two unit time signals CD1. D2).

(D3 、D4 )、[D5 、De)・・・・の、そ
れぞれの偶数番目のデータと、奇数番目のデータが、第
2図に示すように、一方の単位時間の信号の偶数番目の
データと、他方の単位時間の信号の偶数■1 番Hのデータとが1司−の1本のトラック(4A)に、
また、一方の単位時間の信号の奇数番目のデータと、他
方の単位時間の信号の奇数番目のデータとが同一の1本
のトランク(4B)に、それぞれ記録されるようにされ
るとともに、この1本ずつのトラックに記録される信号
、すなわち1セグメントのデータ内で訂正符号は完結す
るようにされる。
(D3, D4), [D5, De)..., the even-numbered data and odd-numbered data are the even-numbered data of one unit time signal, as shown in Figure 2. and the even number 1 H data of the other unit time signal are placed on one track (4A) of the 1st controller.
Further, the odd numbered data of one unit time signal and the odd numbered data of the other unit time signal are respectively recorded on the same trunk (4B), and this The correction code is completed within a signal recorded on each track, that is, one segment of data.

つまり、インターリーブは2セグメント完結で訂正符号
は1セグメント完結である。
In other words, the interleave completes two segments, and the correction code completes one segment.

すなわち、RAM(17)及び(18)の出力信号はス
イッチ回路(24)を通じてパリティ発生付加回路(2
5)に選択的に供給される。そしてこのパリティ発生付
加回路(25)の出力信号がスイッチ回路(26)を介
してRAM(17)及び(18)の入力端に戻される。
That is, the output signals of the RAMs (17) and (18) are sent to the parity generation addition circuit (2) through the switch circuit (24).
5) is selectively supplied. The output signal of the parity generation/addition circuit (25) is returned to the input terminals of the RAMs (17) and (18) via the switch circuit (26).

スイッチ回II(24)及び(26)もまた信号R3W
によってスイッチ回路(16) 。
Switch turns II (24) and (26) also receive the signal R3W.
By switch circuit (16).

(22)及び(23)と同期して切り換えられる。そし
てコントロール信号発生回路(14)よりパリティ発生
付加回路(25)に第4図Gに示すようなそれぞれ期間
PA及びPBでハイレベルとなる制御3 2 信号CPが供給され、この信号CPがハイレベルとなっ
ている期間、その人力PCMデータに対してエラー訂正
符号が発生され、付加されるようにされるのである。つ
まり、期間TAにおいてRAM(17)に1.き込まれ
たデータは期間TBになるとスイッチ回II (23)
 (24)及び(26)が図の状態とは逆の状態になる
ことから、RAM(17)からデータがスイッチ回路(
24)を通じてパリティ発生付加回路(25)に供給さ
れる。そして、この回路(25)においては、期間PA
及びPBで信号CPがハイレベルとなっているためこの
期間、その入力データに対してエラー訂正符号の発生付
加がなされ、付加されたデータがスイッチ回路(26)
を介してRAM(17)に再び書き込まれるようになる
。この場合、RAM(17)からは期間PAでは例えば
信号D1の偶数番目のデータ(IE)と信号D2の偶数
番目のデータ(2E)とが読み出されてエンコーダ(2
5)に供給され、このデータ(IE)と(2E)とから
なる1セグメント分のデータに対してエラー訂正符号の
発生付加がされ4 期間PBでは信号D1の奇数番目のデータ(10)と信
号D2の奇数番目のデータ(20)とからなる1セグメ
ント分のデータに対してエラー訂正符号の発生付加がさ
れる。
It is switched in synchronization with (22) and (23). Then, the control signal generation circuit (14) supplies the parity generation/addition circuit (25) with a control signal CP that is at a high level during periods PA and PB, as shown in FIG. 4G, and this signal CP is at a high level. During this period, an error correction code is generated and added to the manually-powered PCM data. In other words, in the period TA, 1. When the written data reaches the period TB, switch time II (23)
Since (24) and (26) are in the opposite state to the state shown in the figure, the data is transferred from the RAM (17) to the switch circuit (
24) to the parity generation addition circuit (25). In this circuit (25), the period PA
Since the signal CP is at a high level at PB and PB, an error correction code is generated and added to the input data during this period, and the added data is sent to the switch circuit (26).
The data is then written to the RAM (17) again via the . In this case, for example, even-numbered data (IE) of the signal D1 and even-numbered data (2E) of the signal D2 are read out from the RAM (17) during the period PA, and the encoder (2E) is read out from the RAM (17).
5), and an error correction code is generated and added to one segment of data consisting of this data (IE) and (2E).4 In period PB, the odd-numbered data (10) of signal D1 and the signal An error correction code is generated and added to one segment of data consisting of the odd-numbered data (20) of D2.

第5図は、■トラックとして記録される、即ち1セグメ
ントのオーディオPCM信号例えばデータ(IE)と(
20)及びエラー訂正符号等の冗長データの符号構成を
示すものである。
FIG.
20) and the code structure of redundant data such as error correction code.

同図において、縦方向の1列が1ブロツクであり、0〜
127のブロックアドレスが付された128個のブロッ
クが横方向に配列される。
In the figure, one column in the vertical direction is one block, and 0 to
128 blocks with 127 block addresses are arranged horizontally.

エラー訂正の符号化は、8ビツトを1シンボルとして行
われるので、■サンプルデータが上位8ビツトと下位8
ビツトに分割されているが、これらはそれぞれにサフィ
ックスA及びBを付して示しである。
Error correction encoding is performed using 8 bits as one symbol, so the sample data consists of the upper 8 bits and lower 8 bits.
The bits are shown with suffixes A and B respectively.

この2次元配列の縦方向に対して第1のエラー訂正符号
C1が施され、その横方向に対して第2のエラー訂正符
号C2が施されている。エラー訂正符号C1は、(32
,30)のCF(28)上のリードソロモン符号で、符
号系列は、2ブロツク完結のインターリーブをとる。
A first error correction code C1 is applied in the vertical direction of this two-dimensional array, and a second error correction code C2 is applied in the horizontal direction. The error correction code C1 is (32
, 30) on CF(28), and the code sequence is interleaved to complete two blocks.

例えば、ブロックアドレスO及び1のそれぞれの偶数番
目のブロック内アドレスに位置する32シンボル(LO
A、l−081L2A、1,2B、”◆會” L 29
0AIL 2901+1 L 292AI L 292
B+ ” ” ” L 680^、L 611OB+P
 20+ P 21)によってエラー訂正符号C1の1
符号系列が形成される。また、ブロックアドレスO及び
1の奇数番目のブロック内アドレスに位置する32シン
ボル(Ro^、 Rosl’・1φ・欅R2soA、 
R29OB。
For example, 32 symbols (LO
A, l-081L2A, 1,2B, “◆Meeting” L 29
0AIL 2901+1 L 292AI L 292
B+ ” ” L 680^, L 611OB+P
20+P 21) to 1 of the error correction code C1
A code sequence is formed. In addition, 32 symbols (Ro^, Rosl'・1φ・Keyaki R2soA,
R29OB.

” ” ・・R6BOA、 R680B、P Io、P
 t’t)によってエラー訂正符号C1の1符号系列が
形成される。このとき得られる4(固のパリティシンボ
ルP1o+Pt’t+ P2O1P21は、ブロックア
ドレスの奇数番目のブロックのブロック内アドレス29
〜32に配される。
""...R6BOA, R680B, P Io, P
t't), one code sequence of the error correction code C1 is formed. The 4 (fixed parity symbol P1o+Pt't+P2O1P21 obtained at this time is the intra-block address 29 of the odd-numbered block of the block address)
~32.

また、 128個のブロックが4ブロツクごとに32個
に分割され、各4ブロツクから取り出された32個のシ
ンボルによって第2のエラー訂正符号C2の符号系列が
形成される。このエラー訂正符号5 C2は、(32,24)のGF (2E′)上のリード
ソロモン符号であり、ブロックアドレスが(0〜127
)の128(1&lのブロックの4ブロツクごとのブロ
ック(例えば0,4,8. ・・・・ 120. 12
4のブロックアドレス)の同じブロック内アドレスに位
置する32個のシンボルによってエラー訂正符号C2の
1符号系列が形成される。
Furthermore, the 128 blocks are divided into 32 blocks every four blocks, and the code sequence of the second error correction code C2 is formed by the 32 symbols extracted from each of the four blocks. This error correction code 5C2 is a Reed-Solomon code on GF (2E') of (32, 24), and the block address is (0 to 127).
) of 128 (1 & l blocks every 4 blocks (for example, 0, 4, 8. 120. 12
One code sequence of the error correction code C2 is formed by 32 symbols located at the same intra-block address of block address 4).

つまり、エラー訂正符号C2について4ブロツクのイン
ターリーブが施されており、ブロックアドレスが(48
〜79)の32ブロツクには、エラー訂正符号C2のパ
リティシンボルが位置する。
In other words, 4 blocks are interleaved for the error correction code C2, and the block address is (48
The parity symbol of the error correction code C2 is located in the 32nd block from 79).

こうして、期間PAでエラー訂正符号CI。Thus, the error correction code CI in period PA.

C2が発生付加されたデータ(IE)と(2E)は、そ
の直後のヘッド(IA)がテープ(2)に対接する期間
HAで読み出され、これが記録プロセッサ(27)を通
じてヘッド(LA)に供給され、第3図に示すようにト
ラック(4A)として、その前半の部分にデータ(IE
)が、後半の部分にデータ(2E)が、それぞれ記録さ
れる。
The data (IE) and (2E) added when C2 is generated are read out at HA during the period when the head (IA) is in contact with the tape (2) immediately after that, and this is sent to the head (LA) through the recording processor (27). As shown in Figure 3, data (IE) is stored in the first half of the track (4A).
), and data (2E) is recorded in the latter half.

同様に期間PBでエラー訂正符号Ct、C2の7 6 付加されたデータ(10)と(20)とはその直後のヘ
ッド(IB)がテープ(2)に対接する期間HBで読み
出され、これが記録プロセッサ(27)を通じてヘッド
(IB)に供給され、第3図に示すようにトラック(4
B)として、その前半の部分に今度はデータ(20)が
、後半の部分にデータ(10)がそれぞれ記録される。
Similarly, the data (10) and (20) added to the error correction code Ct and C2 in the period PB are read out in the period HB when the head (IB) is in contact with the tape (2) immediately after that. It is supplied to the head (IB) through the recording processor (27), and is recorded on the track (4) as shown in FIG.
As B), data (20) is now recorded in the first half, and data (10) is recorded in the second half.

なお、32ブロツク分のパリティシンボルはトラック(
4A) (4B)の中央部の斜線をイリして丞す領域(
6)に記録されることになる。
Note that the parity symbols for 32 blocks are track (
4A) The area drawn by crossing the diagonal lines in the center of (4B) (
6) will be recorded.

RAM(1B)についても同様で、期間TBにおいてこ
のRAM(1B)に記憶されたデータは次の期間TAの
期間PA及びPBにおいてパリティ発生付加回路(25
)においてエラー訂正符号が発生され、データに付加さ
れてRAM(1B)の所定のアドレスに再び戻り記憶さ
れる。そして、期間TAの期間HA及びHBにおいてヘ
ッド(IA)及び(IB)によってトラック(4^)及
び(4B)として、データD3及びD4の偶数番目のデ
ータ(3E)及び(4E)と奇数番目のデータ(30)
及び8 (40)が前述と同様にしてトラック(4A) (4B
)の前半と後半に割り当てられて記録される(第4図H
参照)。
The same goes for the RAM (1B), and the data stored in this RAM (1B) in the period TB is stored in the parity generation addition circuit (25) in the periods PA and PB of the next period TA.
), an error correction code is generated, added to the data, and returned to a predetermined address in the RAM (1B) for storage. Then, in the periods HA and HB of the period TA, the heads (IA) and (IB) track (4^) and (4B) the even-numbered data (3E) and (4E) and the odd-numbered data of the data D3 and D4. Data (30)
and 8 (40) are tracked (4A) (4B) in the same manner as above.
) are allocated and recorded in the first half and second half of (Figure 4H)
reference).

この場合、データはRAM(17)及び(18)の書き
込みと読み出しの過程において1/2に時間圧縮される
In this case, data is time-compressed to 1/2 in the process of writing to and reading from RAMs (17) and (18).

記録プロセッサ(27)においては、1ブロツクのデー
タに対してブロック同期信号、セグメントアドレスデー
タ及びブロックアドレスデータ等の付加がなされるとと
もにPCMデータが記録再生に適当となるような信号、
例えば直流分ができるだけ少なくなるような信号に変調
される処理も行なわれる。第4図Iに1ブロツクのデー
タの構成を示す。
In the recording processor (27), a block synchronization signal, segment address data, block address data, etc. are added to one block of data, and a signal that makes the PCM data suitable for recording and reproduction is added.
For example, processing is also performed to modulate the signal so that the DC component is as small as possible. FIG. 4I shows the structure of one block of data.

以上のRAM(17)及び(18)における動作をそれ
ぞれ第4図り及びEに示す。
The operations of the above RAMs (17) and (18) are shown in the fourth diagram and E, respectively.

次に、このようにしてインターリーブは2セグメント完
結、訂正符号は1セグメント完結の状態で記録されたP
CMオーディオ信号の再生について説明しよう。
Next, P
Let us explain the reproduction of CM audio signals.

第6図はその再生系の一例をポず。また第7図A−Gは
その再生系の説明に用いるためのタイムチャートである
Figure 6 shows an example of this regeneration system. Further, FIGS. 7A to 7G are time charts for use in explaining the reproduction system.

この再生時においても記録時と同様に、へ・ノド(IA
)及び(IB)はコントロール信号発生回路(30)か
らの1回転周期の信号Sspに同期して回転するように
制御される。すなわち、モータ(21)の1回転に1(
llIlのパルスを発生するパルス発生器(20)から
の出力信号PGが位相比較回路(32)に供給され、こ
の信号とコントロール信号発生回路(30)からの信号
Sspが位相比較され、その位相比較出力によってモー
タ(21)が位相制御される。この場合、再生時のデー
タ処理のためRAM(40)及び(41)の切換信号R
3Wp(第7図C)(これはコントロール信号発生回路
(30)から得られる)がハイレベルである1回転分の
期間TC及びローレベルである1回転分の期間TD内の
それぞれ図に示す90°の回転角期間HC及びHDにお
いてそれぞれへ・ノド(1八)及び(IB)がテープ。
During this playback, as well as during recording, the
) and (IB) are controlled to rotate in synchronization with a signal Ssp of one rotation period from the control signal generation circuit (30). In other words, 1 (
The output signal PG from the pulse generator (20) that generates the pulse llIl is supplied to the phase comparison circuit (32), and the phase of this signal and the signal Ssp from the control signal generation circuit (30) are compared. The phase of the motor (21) is controlled by the output. In this case, the switching signal R of RAM (40) and (41) is used for data processing during reproduction.
3Wp (FIG. 7C) (which is obtained from the control signal generation circuit (30)) is at a high level during one rotation period TC and during one rotation period TD during which it is at a low level. The angle of rotation of the tape is (18) and (IB) during the rotation angle periods HC and HD, respectively.

(2)に対接するように制御される。 ′9 すなわち、ヘッド(IA)からは第7図Aに示すように
期間HCにおいて再生信号が得られ、ヘッド(IB)か
らは同図Bに示すように期間HDにおいて再生信号が得
られる。こうして得られた再生ヘッド出力はそれぞれア
ンプ(33^)及び(33B )を通じてスイッチ回路
(34)の一方及び他方の入力端に供給される。このス
イッチ回路(34)はヘッド切換信号SHによって切り
換えられ、そのハイレベルの期間では図の状態に、つま
りアンプ(33A )の出力信号を選択する状態に、そ
のローレベルの期間ではアンプ(33B)の出力を選択
する状態に交互に切り換えられる。このヘッド出力の切
換信号SHの切換時点である立ち上がり及び立ち下がり
の時点は、ヘッド(1八)及び(IB)がテープ(2)
にともに対接しない期間内であれば、いずれの時点でも
よい。
(2). '9 That is, a reproduced signal is obtained from the head (IA) during the period HC as shown in FIG. 7A, and a reproduced signal is obtained from the head (IB) during the period HD as shown in FIG. 7B. The reproduction head outputs thus obtained are supplied to one and the other input ends of the switch circuit (34) through amplifiers (33^) and (33B), respectively. This switch circuit (34) is switched by the head switching signal SH, and during its high level period, it is in the state shown in the figure, that is, the state in which the output signal of the amplifier (33A) is selected, and during its low level period, the output signal of the amplifier (33B) is selected. The state is alternately switched to select the output. At the rising and falling points, which are the switching points of the head output switching signal SH, the heads (18) and (IB) are connected to the tape (2).
Any time may be used as long as the time period does not include contact with either person.

こうしてスイッチ回路(34)からはヘッド(1^)及
び(IB)の出力が交互に連続して並ぶようになされた
信号が得られ、これがデジタル信号復元回路(35)に
供給されてrOJ rlJのデジタル信1 0 号に戻され、RAM書き込み制御信号発生回路(36)
に供給される。
In this way, a signal is obtained from the switch circuit (34) in which the outputs of the head (1^) and (IB) are alternately and consecutively arranged, and this signal is supplied to the digital signal restoration circuit (35) to restore rOJ and rlJ. Returned to digital signal 10, RAM write control signal generation circuit (36)
supplied to

この回路(36)においてはブロック毎のアドレスデー
タ等により2個のRAM (40) (41)の書き込
みアドレス及び書き込みタイミング信号RWpが発生さ
れる。
In this circuit (36), a write address and a write timing signal RWp for the two RAMs (40) and (41) are generated based on address data for each block.

スイッチ回@(3B)はRAM (40) (41)の
書き込み期間と誤り訂正の期間を切り換えるためのもの
で、これはコントロール信号発生回路(30)からの期
間HC及びHDでハイレベルとなり、期間HCの後の9
0°回転角分の期間PC及び期間HDの後の90°回転
角分の期間PDでローレベルとなる信号WC(第7図D
)によって切り換えられる。つまり、スイッチ回路(3
8)は信号WCのハイレベルの期間HC,HDでは回路
(36)側に、ローレベルの期間PC,PDでは誤り訂
正回路(37)の出力端側に、それぞれ切り換えられる
The switch circuit @ (3B) is for switching between the write period and the error correction period of the RAM (40) (41).This is because the control signal generation circuit (30) is at high level during the period HC and HD, and the period 9 after HC
Signal WC that becomes low level during period PC for 0° rotation angle and period PD for 90° rotation angle after period HD (Fig. 7D
) can be switched. In other words, the switch circuit (3
8) is switched to the circuit (36) side during the high level periods HC and HD of the signal WC, and to the output end side of the error correction circuit (37) during the low level periods PC and PD.

そして、このスイッチ回路(38)の出力はスイッチ回
路(39)を介してRAM(40)及び(41)に選択
的に入力される。
The output of this switch circuit (38) is selectively input to the RAMs (40) and (41) via a switch circuit (39).

2 一方、回路(36)からの書き込みアドレス及び書き込
みタイミング信号RWpはこれらRAM(40)及び(
41)にスイッチ回路(42)を介して選択的に供給さ
れる。またコントロール信号発生回路(30)からRA
M(40)及び(41)の読め出し制御信号RRpが得
られ、この読み出し制御信号RRpばスイッチ回路(4
3)によって選択的にRAM(40)及び(41)に供
給される。そしてRAM(40)及び(41)の出力信
号はスイッチ回路(44)によって選択的に訂正回路(
37)の入力端に供給されるとともに、スイッチ回路(
45)によって選択的に修整回路(46)に供給される
。そしてこれらスイッチ回路(39) (42) (4
3) (44)及び(45)が前述の切換信号R3Wp
によって切り換えられる。
2 On the other hand, the write address and write timing signal RWp from the circuit (36) are sent to these RAM (40) and (
41) via a switch circuit (42). Also, from the control signal generation circuit (30)
A read control signal RRp of M(40) and (41) is obtained, and this read control signal RRp is connected to the switch circuit (4
3) is selectively supplied to RAMs (40) and (41). The output signals of the RAMs (40) and (41) are selectively transferred to the correction circuit (44) by the switch circuit (44).
37), and is also supplied to the input terminal of the switch circuit (
45) is selectively supplied to the modification circuit (46). And these switch circuits (39) (42) (4
3) (44) and (45) are the aforementioned switching signal R3Wp
can be switched by

すなわち、この場合、スイッチ回路(39) (42)
(43) (44) (45)は、信号R3Wpがハイ
レベルである期間TCにおいては図の状態に、信号R3
Wpがローレベルである期間TDにおいては図の状態と
は逆の状態に、それぞれ切り換えられる。
That is, in this case, the switch circuits (39) (42)
(43) (44) (45) The signal R3Wp is in the state shown in the figure during the period TC when it is at a high level.
During the period TD when Wp is at a low level, the state is switched to the state opposite to that shown in the figure.

したがってヘッド(1八)の出力信号は期間TOのうち
の期間HC及びHDにおいてRAM(40)の所定のア
ドレスに、回路(36)からの書き込みアドレス及び書
き込みタイミング信号によって書き込まれる。そして、
それぞれ期間HC及びHDの後の期間PC及びPDにな
ると、信号WCによってスイッチ回1烙(38)が訂正
回路(37)の出力をRAM(40)に書き込む状態に
なる。このときRAM(40)の出力が訂正回路(37
)に供給される状態にスイッチ回路(44)はなってお
り、訂正回路(37)においてパリティC1+ C2が
用いられて誤り検出及び訂正され、その訂正されたデー
タがRAM(40)に再び書き込まれるようになる。
Therefore, the output signal of the head (18) is written to a predetermined address of the RAM (40) during the periods HC and HD of the period TO using the write address and write timing signal from the circuit (36). and,
During periods PC and PD after periods HC and HD, respectively, the signal WC causes the first switch (38) to write the output of the correction circuit (37) into the RAM (40). At this time, the output of the RAM (40) is the correction circuit (37).
), the switch circuit (44) is in a state where the data is supplied to the RAM (40), the error is detected and corrected using parity C1+C2 in the correction circuit (37), and the corrected data is written to the RAM (40) again. It becomes like this.

RAM (41)においても同様にして、期間TDの期
間HC及びHDでデータが書き込まれ、期間PC及びP
Dでそのデータが訂正されるとともに訂正されたデータ
が再びRAM(41)に書き込まれる。
Similarly, in the RAM (41), data is written in periods HC and HD of period TD, and data is written in periods PC and P.
At step D, the data is corrected and the corrected data is written to the RAM (41) again.

こうしてRAM (40) (41)に書き込まれた訂
3 正のなされた再生データはコントロール信号発生回路(
30)からの読み出し制御信号によって2倍に伸長され
て読み出される。すなわち、スイッチ回路(43)が信
号R3Wpによって期間TCではRAM(41)側、期
間TDではR’AM (40)側に切り換えられており
、このため書き込み状態でないRAMが當に読み出し状
態になるようにされ、期間TCでRAM(41)より、
期間TDでRAM(40)よりデータが読み出される。
In this way, the reproduced data written in the RAM (40) (41) with the third correction is transferred to the control signal generation circuit (
30), the data is expanded twice and read out. That is, the switch circuit (43) is switched to the RAM (41) side during the period TC and to the R'AM (40) side during the period TD by the signal R3Wp, so that the RAM which is not in the write state is placed in the read state. , and from RAM (41) in period TC,
Data is read from the RAM (40) during period TD.

なお、記録時、インターリーブ処理によって1セグメン
ト内で分散されていたサンプルデータは、アドレスが制
御されることにより、この再生時のRAM(40)及び
(41)から、読み出されたときはもとの配列のサンプ
ルデータに戻されている。
Note that during recording, the sample data that was dispersed within one segment due to interleaving processing is read out from RAM (40) and (41) during playback by controlling the address. The array sample data has been returned.

しかも、左チャンネルのサンプルと右チャンネルのサン
プルが交互に連続する状態となっている。
Moreover, the samples of the left channel and the samples of the right channel are alternately continuous.

読み出されたデータはスイッチ回路(45)によって選
択的に切り換えられて第7図Gに示すような連続的な信
号とされ、これが修整回路(46)に供給され、誤り訂
正のしきれなかったデータがこ4 の修整回路(46)において誤り修整される。この修整
は、例えば平均値補間や前置ホールドの手法が用いられ
る。
The read data is selectively switched by a switch circuit (45) to form a continuous signal as shown in FIG. The data is error corrected in this correction circuit (46). For this modification, for example, average value interpolation or pre-hold techniques are used.

この修整回路(46)の出力は1サンプル毎に左右チャ
ンネルのデータが交互に現れるものであり、これがD/
Aコンバータ(47)においてアナログ信号に戻される
。このアナログ信号に戻された信号はスイッチ回路(4
8)に供給され、このスイッチ回路(4B)が記録時の
切換信号SWと同様の切換信号SWpによって交互に一
方及び他方の出力端に切り換えられ、アンプ(49^)
及び(49B)をそれぞれ介して出力端(50A)及び
(50B)にそれぞれ左チャンネルのオーディオ信号S
L′及び右チャンネルのオーディオ信号SJが再生され
て得られるものである。
The output of this correction circuit (46) is data of the left and right channels appearing alternately for each sample, and this is the output of the D/
It is returned to an analog signal in the A converter (47). The signal returned to this analog signal is sent to the switch circuit (4
8), this switch circuit (4B) is alternately switched to one and the other output terminal by a switching signal SWp similar to the switching signal SW during recording, and the amplifier (49^)
and (49B) respectively to output terminals (50A) and (50B), respectively.
This is obtained by reproducing the L' and right channel audio signals SJ.

以上の再生時におけるRAM(40)及び(41)の動
作状態のタイムチャートを第7図E及びFに示す。
Time charts of the operating states of the RAMs (40) and (41) during the above reproduction are shown in FIGS. 7E and 7F.

以上のようにして左右2チャンネル分のオーディオ信号
をPCM化して2セグメント完結のイン 6 ターリーブ方式で、かつ、■セグメント完結の訂正符号
方式で記録再生がなされるものである。
As described above, the audio signals for the two left and right channels are converted into PCM and recorded and reproduced using the interleave method that completes two segments and the correction code method that completes the segment.

ところで、上記のような記録再生装置においては、情暢
検索や曲の頭出しのため2倍速再生、3倍速再生等の倍
速再生の要求がある。回転ヘッド方式の場合、この倍速
再生時には回転ヘッドは1本おきのトラック、2本おき
のトランクというようにN倍速ではN−1本おきに1本
のトラックを走査することになる。
By the way, in the above-mentioned recording/reproducing apparatus, there is a demand for double-speed reproduction such as double-speed reproduction or triple-speed reproduction in order to perform a fluency search or find the beginning of a song. In the case of the rotary head system, during this double speed reproduction, the rotary head scans every other track, every second trunk, and so on, and at N times speed, the rotary head scans every N-1 track.

この場合に、PCM信号が、インターリーブ及び訂正符
号が1セグメント完結方式で記録されていれば、N倍速
再生時にN−1本おきに1本のトラックの情報しか得ら
れなくても1セグメントのデータが得られれば、その1
セグメント分の時間分の信号は完全に再生することがで
きる。
In this case, if the PCM signal is recorded in a one-segment complete format with interleaving and correction codes, one segment of data can be obtained even if only one track information is obtained every N-1 during N-times speed playback. If obtained, Part 1
A segment's worth of signals can be completely regenerated.

しかしながら、−上記のようにインターリーブが複数セ
グメント完結の状態でPCM信号が記録されている場合
には、倍速再生時にはデータが完結する複数セグメント
のうちの1セグメント分のデータしか読み出せない。以
上の例の場合には、lセグメント分の時間長としては、
 1/2のデータしか得られないごとになる。したがっ
て、従来の1セグメント完結形で記録されたPCM信号
の倍速再生方法をそのまま適用することはできない。
However, if the PCM signal is recorded with interleaving completed in a plurality of segments as described above, only one segment's worth of data can be read out of the plurality of segments in which the data is completed during double-speed playback. In the above example, the time length for l segment is:
Each time, only 1/2 of the data is obtained. Therefore, the conventional double-speed reproduction method of a PCM signal recorded in a one-segment complete format cannot be applied as is.

しかし、この複数セグメント完結のインターリーブ方式
の場合には、1セグメント分の時間長のデータは例えば
1/2シか得られないが、2セグメント分の時間長のデ
ータは得られるので、これを利用し”ζパフォーマンス
の高い倍速再生が可能になる。
However, in the case of this interleaving method that completes multiple segments, data for the time length of one segment can only be obtained by, for example, 1/2, but data for the time length of two segments can be obtained, so this can be used. This enables double-speed playback with high performance.

発明の目的 この発明は、インターリーブが複数セグメント完結で回
転ヘッドによって記録されたPCM信号の倍速再生方法
として良好なものを提供しようとするものである。
OBJECTS OF THE INVENTION The present invention provides a good double-speed reproduction method for a PCM signal recorded by a rotary head with interleaving completed in a plurality of segments.

発明の概要 この発明は回転ヘッド式記録再生方式であって、インタ
ーリーブが複数セグメント完結の状態で記録されたPC
M信号をノーマル再生のN倍の速度で再生する場合にお
いて、元のアナログ信号で見7 たとき時間的に連続する信号となる区間が1単位時間分
となるようにするとともに、上記PCMデータの再生出
力はノーマル再生時と等しいクロックピッチで得るよう
にしたPCM信号の倍速再生方法である。
Summary of the Invention This invention is a rotating head type recording and reproducing system, and a PC in which interleaving is recorded in a state in which multiple segments are completed.
When reproducing the M signal at a speed N times the normal reproduction speed, the period in which the signal is continuous in time when viewed from the original analog signal is set to one unit time, and the PCM data is This is a double-speed reproduction method of the PCM signal in which the reproduced output is obtained at the same clock pitch as during normal reproduction.

実施例 この発明方法の一実施例として、上述した2セグメント
完結のインターリーブ方式、■セグメント完結の訂正符
号方式で記録されたPCMオーディオ信号を、3倍速で
再生する場合を例にとって、第8図を参照しながら説明
する。
Embodiment As an embodiment of the method of the present invention, FIG. I will explain while referring to it.

この例においては、回転ヘッドのギヤツブの幅方向の中
央位置の走査軌跡は、第8図Aにおいて、ヘッド(1^
)のそれは実線矢印で示すように、ヘッド(IB)のそ
れは破線矢印で示すように、各トラックの幅方向の中央
を結ぶ直線と、そのトラックの長手方向の中央位置で交
叉するようにされる。
In this example, the scanning locus of the center position in the width direction of the gear of the rotary head is the head (1^) in FIG. 8A.
) is made to intersect the straight line connecting the widthwise center of each track at the longitudinal center position of the track, as shown by the solid line arrow, and that of the head (IB) as shown by the broken line arrow. .

つまり、回転ヘッド(IA) (IB)はそれぞれ1本
のトラック上のみを走査する(以下オントラックと称す
る)ようにされる。このようにトラソキン9 8 グさせる技術としては、例えばテープの幅方向の一端側
において固定ヘッドによって記録再生されるコントロー
ル信号と回転ヘッドの回転位相を示す信号とを用いてト
ラッキング位置を制御する技術を用いることができる。
In other words, each of the rotating heads (IA) (IB) scans only one track (hereinafter referred to as on-track). As a technique for tracking in this way, for example, a technique for controlling the tracking position using a control signal recorded and reproduced by a fixed head at one end in the width direction of the tape and a signal indicating the rotational phase of a rotary head is used. Can be used.

このオントラックの3倍速再生では、第8図Aからも明
らかなように2111!の回転ヘッド(1^)(IB)
のそれぞれは対応するアジマスのトラックをちょうど走
査するようにできる。
In this on-track 3x speed playback, as is clear from Figure 8A, 2111! Rotating head (1^) (IB)
Each of them can be made to scan just the corresponding azimuth track.

しかし、この3倍速再生では、2個の回転ヘッド(IA
) (IB)で走査される]・ラックは2本おきのトラ
ック (4八r) (4B2) (4^4)(4B5)
 ・・・であるので、ヘッド(1八)及び(IB)の出
力は第8図B及びCに示すように、ヘッド(1^)(I
B)の1回転で得られる1組のデータは元のオーディオ
データの4単位時間分の半分のデータとなるが、1組毎
のデータ間は21!位時間分のデータが間引かれた状態
となっている。
However, in this 3x speed playback, two rotating heads (IA
) (IB)] - Racks are scanned every second track (48r) (4B2) (4^4) (4B5)
..., so the outputs of heads (18) and (IB) are head (1^) (I) as shown in Figure 8B and C.
One set of data obtained in one rotation of B) is half of the original audio data for 4 units of time, but the distance between each set of data is 21! The data for about 1 hour has been thinned out.

この回転へラド(1^)及び(IB)の出力は、第6図
に示した再生系において処理するものである0 が、この例においては、RAM(40)及び(41)か
らの読み出しがノーマル再生時と異なる。
The outputs of the rotary disks (1^) and (IB) are processed in the reproduction system shown in Fig. 6, but in this example, reading from the RAMs (40) and (41) is Different from normal playback.

すなわち、ヘッド(IA)及び(IB)の出力は、第8
図D−Gに示すように、信号R3Wp及び信号WCによ
って、RAM(40)及び(41)にそれぞれ書き込ま
れ、訂正される。
That is, the outputs of heads (IA) and (IB) are
As shown in FIGS. DG, the data is written and corrected in the RAMs (40) and (41) by the signal R3Wp and the signal WC, respectively.

こうして訂正されたデータは、RAM(40)からは期
間TBで、RAM(41)からは期間TAで読み出され
るが、この例では、それぞれトラック(4A) (4B
)の後半に記録されていた奇数番目のデータあるいは偶
数番目のデータは読み出さずに、例えばそのデータの代
わりに特定値を示すデータを読み出し出力として得ると
ともにエラーフラグを各サンプルデータについて立てる
The thus corrected data is read out from the RAM (40) in a period TB and from the RAM (41) in a period TA, but in this example, each track (4A) (4B
) The odd-numbered data or even-numbered data recorded in the latter half of the data is not read out, and instead of that data, for example, data indicating a specific value is obtained as a readout output, and an error flag is set for each sample data.

これらの読み出し出力はW+リイV整回路(46)に供
給されると、正しいデータとして読み出されている偶数
番目及び奇数番目のデータ(IB)(40)(7B) 
(100) (13E) (160) ・・・から平均
値補間や前置ホールドにより対応する単位時間の信号の
奇数番目及び偶数番目の信号の補間値(10’)(4E
’)(To’)(IOE’)・・・が形成される。した
がって、誤り修整回路(46)からは、第8図Gにポす
ように、元のデータに近似する単位時間分のデータDr
’ 、 Dj + D7′ ・・・が得られる。この場
合、データ07.Dノ・・・はノーマル再生時と等しい
クロックピッチで得られるが、2単位時間分おきに得ら
れて、3倍速再生が実現される。
When these readout outputs are supplied to the W+V rectifying circuit (46), the even and odd data (IB) (40) (7B) are read as correct data.
(100) (13E) (160) ..., the interpolated values (10') (4E
')(To')(IOE')... are formed. Therefore, as shown in FIG. 8G, the error correction circuit (46) outputs data Dr for a unit time that approximates the original data.
', Dj + D7'... are obtained. In this case, data 07. D. . . is obtained at the same clock pitch as during normal reproduction, but is obtained every two time units, realizing triple-speed reproduction.

この場合、再生出力データはノーマル再生時と等しいク
ロックピンチで得られるためオーディオ出力としては聞
きやずいという利点がある。
In this case, since the reproduced output data is obtained with the same clock pinch as during normal reproduction, it has the advantage that it is difficult to hear as an audio output.

なお、上記の例においてRAM(17)及び(18)に
書き込まれる2セグメント分のデータの時間的に後の方
の1セグメント分のデータの偶数番目のデータと奇数番
目のデータの記録位置を逆にしてもよい。例えばデータ
(2E)をトラック(4B)の前半に、データ(20)
をトラック(4A)の後半に、それぞれ記録する如くで
ある。
In addition, in the above example, the recording positions of even-numbered data and odd-numbered data of the temporally later one segment of data written to RAM (17) and (18) are reversed. You can also do this. For example, data (2E) is placed in the first half of track (4B), and data (20) is placed in the first half of track (4B).
are recorded in the latter half of track (4A).

また、オーディオ信号をPCM記録する場合に限らず、
他のアナログ信号をPCM記録する場合1 に通用できることは百うまでもない。
In addition, not only when recording audio signals in PCM,
Needless to say, method 1 can be used when recording other analog signals using PCM.

さらに、2セグメント以上のNセグメントにわたって、
Nセグメント分のデータを各1セグメント分のデータの
偶数番目のデータと奇数番目のデータを別々のセグメン
ト(トラック)に割り振るようにしてもよい。すなわち
、インターリーブをN (Nは2以上の整数)セグメン
ト完結の状態でPCM信号を記録するようにしてもよい
。ただし、この場合にも上記のように訂正符号は1セグ
メント完結であれば、再生信号を良好に再生できる効果
がある。
Furthermore, over two or more N segments,
It is also possible to allocate even-numbered data and odd-numbered data of each one segment of data for N segments to separate segments (tracks). That is, the PCM signal may be recorded in a state where N (N is an integer of 2 or more) interleaved segments are completed. However, even in this case, as long as the correction code is completed in one segment as described above, there is an effect that the reproduced signal can be reproduced satisfactorily.

発明の効果 この発明によれば複数セグメント完結のインターリーブ
方式で記録されたPCM信号の倍速再生が可能になると
ともに、ノーマル再生時と同じクロックピンチで再生デ
ータを得るようにしたので、その記録内容の識別が容易
になるという利点がある。
Effects of the Invention According to the present invention, double-speed playback of a PCM signal recorded using an interleaved method with multiple segments completed is possible, and since playback data is obtained with the same clock pinch as during normal playback, the recorded content can be reproduced at double speed. This has the advantage of easy identification.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に用いる回転ヘッド装置の一3 2 例を説明するための図、第2図はその記録トラックパタ
ーンを示す図、第3図はその記録系の一例の系統図、第
4図及び第5図はその説明のためのタイムチャートを示
す図、第6図はその再生系の一例の系統図、第7図はそ
の説明のためのタイムチャートを示す図、第8図はこの
発明方法の一例を説明するための図である。 (IA)及び(IB)は回転ヘッド、(2)はテープ、
(3)は案内ドラム、(IT) (1B> (40)及
び(41)はRAM、(30)はコントロール信号発生
回路である。 4
FIG. 1 is a diagram for explaining an example of a rotary head device used in the present invention, FIG. 2 is a diagram showing its recording track pattern, FIG. 3 is a system diagram of an example of its recording system, and FIG. 5 and 5 are diagrams showing a time chart for explaining this, FIG. 6 is a system diagram of an example of the reproduction system, FIG. 7 is a diagram showing a time chart for explaining this, and FIG. 8 is a diagram showing a time chart for explaining this. FIG. 2 is a diagram for explaining an example of an invention method. (IA) and (IB) are rotating heads, (2) is a tape,
(3) is a guide drum, (IT) (1B> (40) and (41) are RAM, and (30) is a control signal generation circuit. 4

Claims (1)

【特許請求の範囲】[Claims] 回転ヘッドの記録媒体に対する1回の斜め走査によって
記録される信号を1セグメントとしたとき、この1セグ
メント分相当の単位時間分毎に区切られたアナログ信号
のPCM化信号が、異なる単位時間の信号によって上記
1セグメントが形成されるようにインターリーブが複数
セグメント完結の状態で記録された記録媒体から上記P
CM信号をノーマル再生時のN倍の速度で再生する場合
において、元のアナログ信号で見たとき時間的に連続す
る信号となる区間力q単位時間分となるようにするとと
もに、上記PCMデータの再生出力はノーマル再生時と
等しいクロックピッチで得るようにしたPCM信号の倍
速再生方法。
When the signal recorded by one diagonal scan of the rotary head on the recording medium is defined as one segment, the PCM signal of the analog signal divided into units of time corresponding to one segment is a signal of a different unit time. The above-mentioned P is recorded from a recording medium in which interleaving is recorded in a state in which multiple segments are completed so that the above-mentioned one segment is formed by
When reproducing a CM signal at a speed N times that of normal reproduction, the interval force is set to q units of time, which is a temporally continuous signal when viewed from the original analog signal, and the PCM data is A double-speed playback method for PCM signals in which the playback output is obtained at the same clock pitch as during normal playback.
JP4496084A 1984-03-09 1984-03-09 Double speed reproducing method of pcm signal Pending JPS60191471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4496084A JPS60191471A (en) 1984-03-09 1984-03-09 Double speed reproducing method of pcm signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4496084A JPS60191471A (en) 1984-03-09 1984-03-09 Double speed reproducing method of pcm signal

Publications (1)

Publication Number Publication Date
JPS60191471A true JPS60191471A (en) 1985-09-28

Family

ID=12706046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4496084A Pending JPS60191471A (en) 1984-03-09 1984-03-09 Double speed reproducing method of pcm signal

Country Status (1)

Country Link
JP (1) JPS60191471A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278702A2 (en) * 1987-02-06 1988-08-17 Sony Corporation Apparatus for reproducing a digital signal
US5615195A (en) * 1993-12-28 1997-03-25 Sony Corporation Data recording and reproducing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278702A2 (en) * 1987-02-06 1988-08-17 Sony Corporation Apparatus for reproducing a digital signal
US5615195A (en) * 1993-12-28 1997-03-25 Sony Corporation Data recording and reproducing apparatus

Similar Documents

Publication Publication Date Title
JP2574744B2 (en) PCM signal recording / reproducing device
EP0092403B1 (en) Methods of and apparatus for recording and reproducing analog signals
JP2776005B2 (en) Digital signal recording / reproducing device
EP0115699B1 (en) Methods and apparatus for recording and reproducing analog signals
JPH0554192B2 (en)
JP2958332B2 (en) Magnetic recording / reproducing device
JPH0357528B2 (en)
JPH0554191B2 (en)
JPS60191471A (en) Double speed reproducing method of pcm signal
US5465179A (en) Multichannel recording and/or reproducing apparatus
JPH0583983B2 (en)
JPH0828055B2 (en) Recording method of PCM data
JPH0572002B2 (en)
JP3232669B2 (en) Magnetic recording / reproducing device
JPH0583984B2 (en)
JPH0552589B2 (en)
JPS6364604A (en) Rotary head type digital signal reproducing device
JPH0697543B2 (en) Recording device for PCM data
JPH0321988B2 (en)
JPH01311475A (en) Recorder, reproducing device, and tape like recording medium for pcm data
JP2609701B2 (en) Magnetic recording / reproducing device
JP2546189B2 (en) Rotating head type magnetic reproducing apparatus and signal processing circuit used therefor
JPS60219678A (en) Rotary head magnetic recording and reproducing device
JPH0242686A (en) Rotary head type magnetic recording and reproducing device and system for recording and reproducing
JP3054819B2 (en) Magnetic recording / reproducing device