JPS60190803A - Method and apparatus for detecting position - Google Patents

Method and apparatus for detecting position

Info

Publication number
JPS60190803A
JPS60190803A JP59149452A JP14945284A JPS60190803A JP S60190803 A JPS60190803 A JP S60190803A JP 59149452 A JP59149452 A JP 59149452A JP 14945284 A JP14945284 A JP 14945284A JP S60190803 A JPS60190803 A JP S60190803A
Authority
JP
Japan
Prior art keywords
pattern
circuit
partial
patterns
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59149452A
Other languages
Japanese (ja)
Other versions
JPS633244B2 (en
Inventor
Seiji Kashioka
誠治 柏岡
Masakazu Ejiri
江尻 正員
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59149452A priority Critical patent/JPS60190803A/en
Publication of JPS60190803A publication Critical patent/JPS60190803A/en
Publication of JPS633244B2 publication Critical patent/JPS633244B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/04Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness by measuring coordinates of points

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Analysis (AREA)

Abstract

PURPOSE:To detect the position of a desired object highly accurately at a high speed, by selecting a partial pattern, where a partial pattern of the object is cut out and agrees with a standard partial pattern that is stored in advance most closely with each other, and detecting the specified position of the object by using the position of the pattern. CONSTITUTION:Partial patterns are cut out of an image signal 4 from an image sensor 1 in parallel by a two-dimensional pattern cutting circuit 7 through a pre- processing circuit 5 and a temporary memory circuit 6. The degree of agreement of the cut pattern and a standard partial pattern, which is stored in a memory circuit 8, is detected by an agreement detecting circuit 9. Said degree of agreement is compared with the past degree of agreement in a memory circuit 12 by a comparing circuit 10. When the present degree of agreement is good, the content of the memory circuit 12 is updated. The output of the circuit 10 is sent to a coordinate memory circuit 14, and the past coordinate values are updated. The coordinate values are sent to an operating circuit 25 through a judging circuit 23 and a selecting circuit 24. The coordinates of the specified point of the object are obtained. Thus the coordinates of the position of the object are detected highly accurately at a high speed.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、2次元的なパターンの2次元面内での位置を
無接触で自動的に検出する位置検出法及びその装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a position detection method and apparatus for automatically detecting the position of a two-dimensional pattern in a two-dimensional plane without contact.

〔発明の背景〕[Background of the invention]

従来、対象の2次元的な位置を無接触で検出するには、
対象がたとえば長方形のような単純な場合、X方向、Y
方向に2個ずつ配置された太陽電池などの光電面からの
出力を差動的に取り出すなどの方法があるが、精度的に
問題があった。また、この方法は本質的に零位法と呼ば
れる方法であって、対象を光電面からの差動出力がOと
なるようにサーボ機構で中心に持ってきて、その時のサ
ーボ機構の動きから、たとえばコード板によって位置を
検出する必要がある。
Conventionally, in order to detect the two-dimensional position of an object without contact,
If the object is simple, such as a rectangle, the X direction, Y direction
There is a method of differentially extracting the output from photocathode such as solar cells arranged two in each direction, but there is a problem with accuracy. Also, this method is essentially a method called the zero position method, in which the object is brought to the center using a servo mechanism so that the differential output from the photocathode becomes O, and from the movement of the servo mechanism at that time, For example, it is necessary to detect the position by means of a code plate.

したがフて、検出に要する時間が長く、また零位法であ
るために、もしまぢがった対象が検出器のもとに入って
きても、これに応答してもつともらしい位置を検出して
しまう。すなわち、従来の方法は、対象があるかないか
さえ認識する能力がなかった。
Therefore, the time required for detection is long, and since it is a zero-position method, even if a distant object enters the detector, the likely position can be detected in response to it. Resulting in. In other words, conventional methods do not have the ability to even recognize whether a target exists or not.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、たとえばトランジスタ、IC。 The object of the present invention is, for example, a transistor, an IC.

LSI、などの組立工程や検出工程を自動化するために
、これら複雑なパターンを持つ対象に対しても、精度よ
くかつ、高速にその位置を検出することのできる方法及
び装置を得ることにある。
The object of the present invention is to provide a method and device that can accurately and rapidly detect the position of objects with complex patterns in order to automate the assembly and detection processes of LSIs and the like.

〔発明の概要〕[Summary of the invention]

上記の目的を達成するために、本発明の位置検出法では
、対象の特定部分に対し回転角度を有する2次元パター
ンを標準パターンとして記憶しておき、この局部パター
ンと、たとえばビジ□コンなどの撮像装置によって入力
される対象の2次元パターンの部分パターンとを比較し
、最も合致した部分パターンの位置を用いて対象の特定
位置を検出することを特徴とする。
In order to achieve the above object, in the position detection method of the present invention, a two-dimensional pattern having a rotation angle with respect to a specific part of the target is stored as a standard pattern, and this local pattern and a The method is characterized in that a partial pattern of a two-dimensional pattern of an object inputted by an imaging device is compared, and a specific position of the object is detected using the position of the most matching partial pattern.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例によって詳しく説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.

第1図は、本発明を適用する対象の一例であるトランジ
スタのベレットを示す図である。
FIG. 1 is a diagram showing a transistor bellet, which is an example of an object to which the present invention is applied.

図において、斜線部は酸化シリコン面、斜線のない部分
はアルミ蒸着による電極部分である。
In the figure, the shaded area is the silicon oxide surface, and the non-shaded area is the electrode part formed by vapor deposition of aluminum.

このような1〜ランジスタが次々と組立機に供給される
とき、電極部分の金線を圧着すべき位置P1+P2を自
動的に検出し、その座標値を機械に与えて、たとえばサ
ーボ機構で金線の圧着用ボンダを正確に位置決めする必
要がある。
When such transistors are supplied one after another to an assembly machine, the positions P1+P2 at which the gold wire of the electrode part should be crimped are automatically detected, and the coordinate values are given to the machine, and the gold wire is crimped using a servo mechanism. It is necessary to accurately position the crimping bonder.

このトランジスタにおいては、全体の複雑なパターンの
中で、他と同じようにパターンがないような局部パター
ンを選ぶ。この例では、点線で囲んだ3つの局部パター
ンを選ぶことができる。
In this transistor, a local pattern with no pattern is selected among the overall complex patterns. In this example, three local patterns surrounded by dotted lines can be selected.

これら3つの局部パターンの代表位置としては、たとえ
ばその中心位置でもよいが、ここでは説明の都合」二右
下側の位mA、B、Cをとるとする。
The representative positions of these three local patterns may be, for example, their central positions, but for the sake of explanation here, positions mA, B, and C on the lower right side are assumed.

このときの座標関係を第2図に抜き出して描いである。The coordinate relationship at this time is extracted and drawn in FIG.

もし、トランジスタがXY方向のずれだけでX、Y面内
での回転(すなわち傾き)はないよう正確に検出器の視
野中に供給されるとすると、1つの局部パターンの位置
、たとえばA点の座標X、、、YAがまれば、これにあ
る所定の値を加算もしくは減算することによってボンデ
ィングすべきP、点の座標Xi * Yl とP2点の
座標X2+Y2が算出できる。
If the transistor is provided precisely in the field of view of the detector such that there is only a deviation in the XY direction and no rotation (i.e., tilt) in the Once the coordinates X, .

しかし、この場合検出された座標XA、YAがほんとう
にA、貞のものであるかどうかの保証はなく、たとえば
トランジスタ面の汚れとが、欠けによって、本来の部分
パターンとは別のところの方がより一致しているかもし
れない。
However, in this case, there is no guarantee whether the detected coordinates XA, YA are really A, or not. may be more consistent.

この欠点をさけるためには、二つの局部パターンの位置
、たとえばAとBを検出すればよい。もしA、B点の座
標がまったとすると、A点とB点の距離と方向:すなわ
ち がある所定の範囲にあるがどうかを確かめ、もしそうで
あればこのA、B点の座標は確かにA、 B両局部パタ
ーンのものだと判定して、たとえばA。
In order to avoid this drawback, it is sufficient to detect the positions of two local patterns, for example A and B. If the coordinates of points A and B are correct, check whether the distance and direction between points A and B are within a certain range, and if so, the coordinates of points A and B are certainly For example, A and B are determined to be local patterns.

Bを結ぶ線の中心座標を基へ「!とじて(これによって
A、13点検出の誤差が平均化さオする可能性がある)
点PIyP2の座標をめることができる。
Based on the center coordinates of the line connecting B, ``!'' (This may average out the errors in the detection of A and 13 points.)
The coordinates of point PIyP2 can be found.

この場合には、Δ、B点の線の方向がわかるので、1ヘ
ランジスタの多少のO!tきに対しても、これを補正し
た値としてP1+P2の座標をめることができ、より精
密な位置検出が可能となる。
In this case, since the direction of the line of Δ and point B is known, some O! t, the coordinates of P1+P2 can be calculated as a corrected value, and more precise position detection becomes possible.

もし、A点とB点の距離もしくは角度のいずれか一方で
も所定の範囲を越えているとすれば、A。
If either the distance or the angle between points A and B exceeds the predetermined range, A.

Bのいずれかあるいは両方が誤検出されてにせの点の座
標を示していることになる。この場合にはもう一つの局
部パターンの座標Cを検出して、Aと0間で」−記の検
定を行ない、結果がよければI)1+Jり2の座標が検
出されるし、悪げオしはさらに13と0間で−J二記の
検定を行なえばよい。
Either or both of B are erroneously detected and indicate the coordinates of a false point. In this case, detect the coordinate C of another local pattern and perform the test between A and 0. If the result is good, the coordinate of I) 1 + J + 2 will be detected; Then, it is sufficient to perform the -J2 test between 13 and 0.

このように一般に、記憶しておく局部パターンの数が多
くなればそれだけ検定の組合わせがふえ、信頼度を」二
げることかできるし、また、2つの検出位置の角度から
供給される1〜ランジスタペレツトの角度位置がかわり
、この供給誤差を補正した値としてPI+P2の座標を
計算することができる。
In general, as the number of local patterns to be memorized increases, the number of combinations of verification increases, increasing the reliability. ~The angular position of the transistor pellet changes, and the coordinates of PI+P2 can be calculated as a value corrected for this supply error.

この検定は、遂次的に行なってもよいし、あるいは考え
られるいくつかの組合わせに対して並列的に演算回路を
設け、同時に行なうことも可能である。また、トランジ
スタが多少XY面内で傾いて供給されても、記憶された
正常位置での標準パターンとの一致度によって十分その
位置を検出することができる。もちろん、その時の一致
度は、多少悪くなるが、他の部分のパターンよりも大き
な差があるために正常な位置が検出できるわけである。
This verification may be performed sequentially, or may be performed simultaneously by providing arithmetic circuits in parallel for several possible combinations. Further, even if the transistor is supplied with a slight inclination in the XY plane, the position can be sufficiently detected based on the degree of coincidence with the standard pattern at the stored normal position. Of course, the degree of matching at that time will be somewhat worse, but since there is a larger difference than in other parts of the pattern, a normal position can be detected.

しかしながら、トランジスタの傾きがより大きくなり、
たとえば20°くらい傾くと、もはやこの正常位置での
標準パターンでは一致度が悪くなり、また他の部分の方
がより似てくる可能性もある。そのためには、第3図に
示すように、正常位置での局部パターンa、b、cのほ
かに、これを約10°くらい左へ傾けたパターンd、、
e、fと右へ傾けたパターンgt h+ 1を準備し、
この例ては819個の標7(liパターンによって位F
tを検出することができる。この場合、傾いたパターン
間、たとえば(1,t:間での検定に際しては、場合と
パターンの傾き角に相当する角度、すなわち、この例で
は10°位の差があるような、別の所定範囲を設定し、
この範囲に入っているかどうかを調へればよい。
However, the slope of the transistor becomes larger,
For example, if the pattern is tilted by about 20 degrees, the standard pattern at the normal position will no longer match well, and other parts may become more similar. To do this, as shown in Figure 3, in addition to the local patterns a, b, and c at the normal position, a pattern d, which is tilted to the left by about 10 degrees, is required.
Prepare patterns gt h+ 1 tilted to the right as e and f,
In this example, 819 marks 7 (position F by the li pattern)
t can be detected. In this case, when testing between tilted patterns, for example (1, t:), another predetermined Set the range,
Check whether it is within this range.

このように傾いた局部パターンを標準パターンどして7
(f8備することによって、1−ランジスタの楊拾\±
20°くらいの供給角度誤差に文4し、十分に位置を検
出できることが実験的にも検証されている。もし、[・
ランジスタが」二下さかさまに入ることもあり得るとす
れば、上下さかさまの+7p f(、+!パターンをi
’ifi備することによって周外てきることは勿論であ
る。
Convert this tilted local pattern back to the standard pattern 7
(By equipping f8, 1-transistor Yang pick\±
It has been experimentally verified that the position can be detected sufficiently even with a supply angle error of about 20°. if,[·
If it is possible for the transistor to be upside down, then the upside down +7p f(, +! pattern is
Of course, by preparing 'ifi' you will be out of luck.

以−にの説明においては、最終位置1)ll P2の座
標を局部パターン1個もしくは複数個で検出する場合の
特徴について説明し、その演算の方式を説明した。この
演算には、もし位置があるアナログ信号、もしくは何ピ
ノ1−かのディジタル信号どして検出されさえすれは、
その信号を人力とした専用の演算回路を組むことはきわ
めて容易である。
In the following description, the characteristics of detecting the coordinates of the final position 1)llP2 using one or more local patterns have been explained, and the calculation method thereof has been explained. For this calculation, if the position is detected as an analog signal or as a digital signal of several pins, then
It is extremely easy to build a dedicated arithmetic circuit that uses the signals manually.

J菅近では、この種の1ヘランジスタ生産工程において
も、ミニコンピユータの応用に目ざましく、もし本目的
にこれを使えば、何の苦もなくこの汎用演算装置で上記
の演算が高速に実現できる。
At J. Sugachika, mini-computers have been used extensively in this type of one-herald transistor production process, and if used for this purpose, the above calculations can be performed at high speed with this general-purpose arithmetic unit without any difficulty.

また、上述の距離、角度の検定は、厳密な式による場合
について記述したが、もし1ヘランシスタの供給角度誤
差が±20’程度以下と小さければ各種の近似J1算式
が利用でき、根訓算、2乗J1算、逆正接計算を省略す
ることができることは勿論であるし、また、dj算法と
して各種の変形が可能である。また、上記検定の際に、
用意しだすへての絹合わせ間で不合格であれば、通常は
対象がない場合か、あるいはあってもきわめて汚れた不
良品であることが多く、したがって、この場合にはりジ
ェクト信号を出すことができる。
In addition, although the above-mentioned distance and angle tests were described using strict formulas, if the supply angle error of 1 Heransister is as small as about ±20' or less, various approximate J1 formulas can be used, and root calculations, It goes without saying that the square J1 calculation and the arctangent calculation can be omitted, and various modifications can be made to the dj calculation method. Also, during the above test,
If the product fails during the silk fitting process before preparation, it is usually the case that there is no target, or even if there is, it is often a defective product that is extremely dirty. can.

第4図は、以−に説明した位置検出法を実現するための
一実施例であり、本発明の原理(111¥成を示す全体
ブロック図である。図において、たとえばビジコンなど
から成る撮像装置1は、これを駆動するための同期信号
発生回路2からの出力でもって、通常の撮像装置同様ラ
スタ走査さAしているものとする。その時の走査ビーム
の位置は、座標発生回路3によって常にそのX座標Y座
標が刻々ネq−られでいるものとする。
FIG. 4 is an embodiment for realizing the position detection method described below, and is an overall block diagram showing the principle (111) of the present invention. 1 performs raster scanning A like a normal imaging device using the output from the synchronization signal generation circuit 2 for driving it.The position of the scanning beam at that time is always determined by the coordinate generation circuit 3. It is assumed that the X and Y coordinates are being changed every moment.

撮像装置1からの映像信号4は、たとえば2値化回路の
ごとき前処理回路5を経由して、たとえばシフ1−レジ
スタからなる一時記憶回路6に入力される。この一時記
憶回路6は後述のごとくいわゆるダイナミックメモリで
あって、この中から次の2次元パターン切出回flによ
って、並列的に2次元の情報が読み出されるように構成
さJしる。
A video signal 4 from the imaging device 1 is inputted to a temporary storage circuit 6, which includes, for example, a shift 1 register, via a preprocessing circuit 5, such as a binarization circuit. This temporary storage circuit 6 is a so-called dynamic memory as will be described later, and is configured so that two-dimensional information is read out in parallel from this memory by the next two-dimensional pattern cutting circuit fl.

この2次元パターン切出回路7には、撮像装置1の現在
の走査位置でのビデオ信号の他に、過去において走査さ
れた位置での情報も同時にとりだされており、あたかも
撮像装置の視野の中で縦横にある大きさをもった四角の
窓枠を順次走査していくときのごとく、窓枠白情報が常
時並列に得られている。この窓枠白情報は、走査の進行
とともに次々と更新さ、lする。その具体的回路例につ
いては後述する。
In addition to the video signal at the current scanning position of the imaging device 1, the two-dimensional pattern cutting circuit 7 also takes out information at positions scanned in the past, as if the field of view of the imaging device is Window frame white information is always obtained in parallel, as when a rectangular window frame of a certain size in both the vertical and horizontal directions is sequentially scanned. This window frame white information is updated one after another as the scanning progresses. A specific example of the circuit will be described later.

撮像装置の視野内での局部的な2次元パターンが走査の
進行とともに次々と2次元パターン切出し回路7に入力
されると、この情報はあらかじめ標準となる部分パター
ンが記憶された部分パターン記憶回路8の内容と次々と
比較され、両者の一致の度合が一致度検出回路9によっ
て検出される。
When local two-dimensional patterns within the field of view of the imaging device are input one after another to the two-dimensional pattern extraction circuit 7 as scanning progresses, this information is stored in the partial pattern storage circuit 8 in which standard partial patterns are stored in advance. , and the degree of coincidence between the two is detected by the coincidence detection circuit 9.

実際の設計例では、撮像装置の視野のだてとよこをそれ
ぞれ240と320絵素に格子状に分割したとき、2次
元パターン切出回路7で切り出すパターンの大きさは、
12X12絵素の正方形領域とすることができる。この
場合、この領域の選び方は必ずしも正方形である必要は
なく、たとえば) Q X 1.4や8X7などの目的
に応じ、任意に設計できることはもちろんである。
In an actual design example, when the vertical and horizontal fields of the imaging device are divided into 240 and 320 pixels, respectively, in a grid pattern, the size of the pattern cut out by the two-dimensional pattern cutting circuit 7 is:
It can be a square area of 12×12 pixels. In this case, the selection of this area does not necessarily have to be square, and it goes without saying that it can be arbitrarily designed depending on the purpose, such as Q x 1.4 or 8x7, for example.

さて、12X12とした場合には、部分パターン記憶回
路8の大きさも12X12絵宏の大きさにm IIする
のが便利である。すなわち、ここには12X12=14
/1個の情報が記憶されており、2次元パターン切出回
路からの1/14個の情報との対応する情報ごとの−・
成度の和として部分パターン全体の−・成度が一致度検
出回路って検′出される。
Now, in the case of 12×12, it is convenient to increase the size of the partial pattern storage circuit 8 to 12×12 Ehiro. That is, here is 12X12=14
/1 piece of information is stored, and each piece of information corresponding to 1/14 pieces of information from the two-dimensional pattern cutting circuit is stored.
The degree of coincidence of the entire partial pattern is detected by the coincidence degree detection circuit as the sum of the degrees.

この−・j支度検出回路9の出力は、検出開始の段階、
すなわちフレームの最初において、あらかじめ−成度記
10回路12にセラ1〜された大きな不一致度に相当す
る一致度情報と比較回路10において比較される。
The output of this -j preparation detection circuit 9 is at the detection start stage,
That is, at the beginning of the frame, the comparison circuit 10 compares the matching degree information corresponding to a large degree of mismatch, which has been previously sent to the -comparison circuit 12.

もし、現在の−・成度が過去に一致度記憶回路12に記
憶さAした内容よりもよければ、比較回路10の出力が
論理的にオンの出力を出し、グー1〜回路11を開いて
現在の一致度を一致度記憶回路12に送り、一致度記憶
回路12の内容を更新する。この比1肢回路10の出力
は、さらにグー1〜回路13にも送られ、その時の座4
票発生回路3の出力、すなわち走査ビームの位111に
4・11当するXY座標値を座標記憶回路14へ導き、
過去に記憶された座標値を更新する。
If the current level is better than the content A stored in the coincidence degree storage circuit 12 in the past, the output of the comparison circuit 10 outputs a logically ON output, and the circuits 1 to 11 are opened. The current degree of coincidence is sent to the degree of coincidence memory circuit 12, and the contents of the degree of coincidence memory circuit 12 are updated. The output of this ratio 1 limb circuit 10 is further sent to circuits 1 to 13, and then
The output of the vote generation circuit 3, that is, the XY coordinate value corresponding to 4.11 in the digit 111 of the scanning beam is led to the coordinate storage circuit 14,
Update previously stored coordinate values.

このようにすれば、走査の終了するフレームの終りの時
点では、あらかじめ記憶さ九た部分パターンにもっとも
合致した部分パターンが存在した画像中の座標位置X、
■か、そのときの−成度とともに記憶され保持されてい
る。
In this way, at the end of the frame when scanning ends, the coordinate position
(2) It is memorized and retained together with the - level at that time.

このように、1個の標準となる部分パターンに対して1
フレ一ム時間で最大相関位置の座標がまることになる。
In this way, for one standard partial pattern, 1
The coordinates of the maximum correlation position are rounded in one frame time.

したがって、各フレームごとに次々と部分パターン記憶
回路8の内容を更新すれば、第1フレームでは、たとえ
ば第1図のA点の座標、第2フレームではB点の座標、
第3フレームでは0点の座標というように、各フレーム
でめることができる。そのためには、あらかじめ処理装
置30内のり−ドオンメモリ、もしくは主記憶装置内に
設けた部分パターン記憶回路26,27.28の内容を
、フレームごとに切換回路29を通して部分パターン記
憶回路8に送出すればよい。このときのタイミング信号
としては、第5図のようになる。
Therefore, if the contents of the partial pattern storage circuit 8 are updated one after another for each frame, for example, the coordinates of point A in FIG. 1 in the first frame, the coordinates of point B in the second frame,
The coordinates of the 0 point can be determined in each frame, such as the coordinates of the 0 point in the third frame. To do this, the contents of the partial pattern storage circuits 26, 27, and 28 provided in advance in the load-on memory in the processing device 30 or in the main storage device may be sent to the partial pattern storage circuit 8 through the switching circuit 29 for each frame. . The timing signal at this time is as shown in FIG.

すなわち、列体である1〜ランジスタが挿入された信号
I3を受けて、これとは独立に動いている]最像装置の
四則イ1″i号7]を用いて、第1フレーl、のみでオ
ンとなる信号C5第2フレー11のみてオンとなる信号
d、第3フレ・−ムのみでオンとなる信−号0・・・・
を作る。たとえば信号Cを<5るにはbの信−号でフリ
ップフロップを1−リガーし、ぞの出力どaとをアント
ゲ−1へに加え、その出力によってもう一つのフリップ
フロップを1へリガーし、このフリッププロップをその
出力とaとのアンド出力によ一〕てリセソ1−するとい
う回路を作、1シばよい1、また、dを4H7るにはC
の立下りでオンどなり、次のaてリセソ1−されるよう
なノリノブフロノブ回路を設けAしはよい。
In other words, using the four rules of the image device (1), (7), the first frame (1), in which the array of transistors (1 to 1) receive the inserted signal (I3) and move independently of the inserted signal (I3), Signal C5, which is turned on in the second frame 11, signal d, which is turned on only in the third frame, signal 0, which is turned on only in the third frame, etc.
make. For example, to make the signal C < 5, use the signal b to trigger the flip-flop to 1, add its output a to the antgame 1, and use that output to trigger the other flip-flop to 1. , create a circuit to reset this flip-flop by ANDing its output and a.
It is a good idea to provide a control circuit that turns on at the falling edge of A, and is reset at the next a.

さらに、同期信号aに対し、少し位相の遅れた同期信号
fと、位相の進んだ同期信号gを用意し、c、cl、c
の(i:F シじによっ°C1第4図の切換回路29を
開閉すればよい。すなわち、29は3個のゲー1〜から
なり、このゲー1−を開閉するイ、−:号としてC+ 
d 1 eを利用し、また、転送開始の信号どしてfど
c、d、eとのアンド出力を利用することができる。
Furthermore, with respect to the synchronization signal a, a synchronization signal f whose phase is slightly delayed and a synchronization signal g whose phase is advanced are prepared, c, cl, c
The switching circuit 29 shown in Figure 4 can be opened and closed according to (i:F).In other words, 29 is made up of three gates 1-, and the switches 29, 29, and 29, which open and close gates 1- C+
Using d 1 e, it is also possible to use the AND output of f, c, d, and e as a transfer start signal.

一方、この信号fは、第4図の一致度記憶回路12の内
容を、あらかじめ−成度の小さな値にリセソ1〜するの
に利用する。すなわち、各々フレームに初めにあらかし
め大きな不一致情報を人力し2ておき、そのフレームで
の一致点の検出の準備をする。また、信号gは各フレー
ムの終りにc、dleなどとアンドゲートがとられて切
換回路15゜16を経由して一致度記憶回路17,18
,19゜のいずれか−っ、および座標記憶回路20,2
1゜22のいずれか一つに情報を転送するJト込みパル
スとして利用できる。切換回路15,1.6の制御は切
換回路29の制御と同様にして可能である。
On the other hand, this signal f is used to previously reset the contents of the coincidence degree storage circuit 12 of FIG. 4 to a value with a small negative degree. That is, each frame is first manually entered with large discrepancy information 2, and preparations are made to detect matching points in that frame. Furthermore, the signal g is AND gated with c, dle, etc. at the end of each frame, and then passed through the switching circuits 15 and 16 to the coincidence storage circuits 17 and 18.
, 19°, and the coordinate storage circuits 20, 2
It can be used as a J-input pulse to transfer information to any one of 1°22. The switching circuits 15, 1.6 can be controlled in the same manner as the switching circuit 29.

このように、3回のフレームによって3つの標準部分パ
ターンに苅するもっとも確からしい位置が検出され、そ
の時の座標位置が記憶回路(レジスタ)20,21.2
2へと入っている。
In this way, the most likely position for cutting into the three standard part patterns is detected by three frames, and the coordinate positions at that time are stored in the memory circuits (registers) 20, 21.2.
It is entering 2.

この時、記憶回路(レジスタ)17.18゜19には各
々の部分パターンに21する一致度情報が入ってJ]タ
リ、この結果は判定回路23によっ−C比較される。こ
の回路は、たとえば最大値と次大値の検出回路であって
、最も一致度の高い順に二つを選び、その結果にしたが
って選択回路24を開閉する。
At this time, the memory circuits (registers) 17, 18, and 19 contain matching degree information for each partial pattern, and the results are compared by the determination circuit 23. This circuit is, for example, a detection circuit for the maximum value and the next largest value, and selects the two with the highest degree of coincidence, and opens and closes the selection circuit 24 according to the result.

従って、選択回路24からの出力は、20゜2]、22
の座標のうちの2個、すなわちもっとも−成度の高い2
つの部分パターンに対応した座標値ll′〒が出力さJ
しる。第1図の例でいえば、たとえばA点とB点の座J
、::′iが出力される。
Therefore, the output from the selection circuit 24 is 20°2], 22
2 of the coordinates, i.e. the 2 with the highest - degree
The coordinate values ll′〒 corresponding to the two partial patterns are output J
Sign. In the example of Figure 1, for example, the locus J of points A and B
, ::'i is output.

したがって、演算回路25ては、この2つの座4:’j
をbとに、加tつ、減tγ、来算、除算回路のS11合
わせによって、最終の位置P1+P2の座標が出力され
る。この場・合、−成度によってたしからしい順に2つ
の部分パターンに相当する座標をめているため、前述し
たようないくつかのパターンの組合わせに対して行なう
という処理を省力することができる。
Therefore, in the arithmetic circuit 25, these two seats 4:'j
The coordinates of the final position P1+P2 are output by adding t to b, subtracting tγ, subtracting, and performing the division circuit S11. In this case, since the coordinates corresponding to the two partial patterns are found in the order of probability based on the -component, it is possible to save the process of performing the above-mentioned combinations of several patterns.

以上の説明では、引き続く3つのフレームによって映像
から3つの部分パターンの座標値をめ、その後、判定回
路23、選択回路24.演1ツ回路25で座標をめると
した。
In the above explanation, the coordinate values of three partial patterns are determined from the video using three successive frames, and then the determination circuit 23, the selection circuit 24... I decided to find the coordinates using circuit 25.

しかし、たとえば第1フレーl\でパターンΔ、第2フ
レームでパターンBの座標位置をめるとすぐにこの二つ
で判定し、その結果が検定に合格しなければパターンA
の情報をのこして引き続き次のフレームでパターンCに
ついての情報を取り込んだり、あるいはまた、パターン
Δ、B両方の情報をともにすてて、新しくパターンC,
Dという新しい組について行なうなど各種の変形が可能
である。この場合には、−成度による判定回路23は不
要となり、情報取り込みの制御が多少複雑になるだけで
ある。
However, for example, if we determine the coordinate position of pattern Δ in the first frame l\ and pattern B in the second frame, we will immediately judge by these two, and if the result does not pass the test, pattern A
The information about pattern C can be left behind and the information about pattern C can be taken in in the next frame, or the information about both patterns Δ and B can be discarded and a new pattern C,
Various modifications are possible, such as performing this on a new set called D. In this case, the determination circuit 23 based on the negative difference becomes unnecessary, and the control of information acquisition becomes only a little more complicated.

以」二のような、処理回路30での処理は専用ハードウ
ェアを構成すればきわめて高速であるが、通常の汎用処
理装置であるミニコンピユータで代用しても、フレーム
の終りのごく短い時間、すなわち撮像装置の帰線部間の
間に上記のすへての判定処理が可能である。
The processing in the processing circuit 30 described above can be extremely fast if it is configured with dedicated hardware, but even if it is replaced with a minicomputer, which is a general-purpose processing device, it will only last for a very short time at the end of a frame. That is, all of the above-mentioned determination processing can be performed during the retrace section of the imaging device.

したがって、いずれの場合でも新しいフレームでの情報
が入るに従って、新しい組合わせに対して実時間で処理
することがてき、したがって、たとえばパターン八とパ
ターンBが入った時点での計算結果によって最終座標位
置がまってしまう例がきわめて多く、実際にはよほど局
部的に汚れている対象でない限り、第3フレーム、第7
1フレームというように、次々と新しい局部パターンを
使った位置検出をする必要が生じないのが・庁通である
Therefore, in any case, as information from a new frame is received, new combinations can be processed in real time, and the final coordinate position can be determined based on the calculation results when, for example, pattern 8 and pattern B are received. There are many cases where the object gets stuck, and in reality, unless the target is locally contaminated, the third frame and seventh frame
In the case of the agency, there is no need to perform position detection using new local patterns one after another, such as in one frame.

また、以上の説明では一致度検出回路9を1個だけ使用
する例について説明した。この場合には原則として1フ
レー11て1個の部分パターンの位置が検出される。も
し、部分パターンが視野の上方にあることが限られ、大
略の探索エリアがわかっていれば、画面の上半分を走査
しているときにパターンAを、下半分を走査していると
きにパターンBをというように、部分パターン記1.α
回路8の内容を切換えることも可能である。
Furthermore, in the above description, an example in which only one matching degree detection circuit 9 is used has been described. In this case, in principle, the position of one partial pattern is detected in one frame 11. If the partial pattern is limited to the upper part of the field of view and the approximate search area is known, pattern A can be used when scanning the upper half of the screen, and pattern A when scanning the lower half of the screen. B, partial pattern description 1. α
It is also possible to switch the contents of the circuit 8.

さらに、一致度検出回路9.比較回路10.ゲ−1−回
路11.一致度記憶回路12.ゲート回路13、$、標
記憶回路14の組を3個ずつ設けるとすれば、3個の一
致度検出回路9で同時に三つのパターンA、B、Cに対
する位置が同一フレームでまることは当然である。
Furthermore, the degree of coincidence detection circuit 9. Comparison circuit 10. Game 1-Circuit 11. Matching degree storage circuit 12. If three sets of gate circuits 13, $, and target memory circuits 14 are provided, it is natural that the three matching degree detection circuits 9 simultaneously determine the positions for three patterns A, B, and C in the same frame. be.

この場合、3つの一致度記憶回路12,3つの座標記憶
回路■4は、そ九ぞれ一致度記憶回路17.18,19
.および座標記憶回路20゜21.22に相当するので
、切換回路15,1.6は不要となる。
In this case, the three coincidence degree storage circuits 12 and the three coordinate memory circuits 4 correspond to the coincidence degree storage circuits 17, 18, 19, respectively.
.. and the coordinate storage circuit 20°21.22, so the switching circuits 15 and 1.6 are unnecessary.

第6図〜第8図は第4図に示した本発明の全体構成の主
要部分のさらに具体的な措成例である。
6 to 8 are more specific examples of the main parts of the overall configuration of the present invention shown in FIG. 4.

第6図は、第4図の同期信号発生1111路2と座標発
生回路3の具体例であり、たとえば6 M Hz程度の
絵素パルス発生器31からのパルスをカウンタ(Xカウ
ンタと称する)32によって計数し、その内容がある一
定値になったとき自らをリセッ1−するとともに、カウ
ンタ(Yカウンタと利、する)33に1を加えるように
なっている。カウンタ33はある一定値になると自らを
リセッ1へし、まムXノJつ:、”、’ 、’(;! 
六”bす」・ツI−すン:旨1−. ′) l:、 I
I”l成する。
FIG. 6 shows a specific example of the synchronization signal generation circuit 2 and the coordinate generation circuit 3 in FIG. When the value reaches a certain value, it resets itself and adds 1 to a counter 33 (also known as a Y counter). When the counter 33 reaches a certain value, it resets itself to 1 and resets itself to 1.
6”bsu”・tsuI-sun: Um 1-. ') l:, I
I”l will be formed.

このようにしたとき、各カウンタの出力パルスは、それ
ぞれX同期信号、Y同期信号となり、こAしを基準とし
てパルス中、電圧値を適切に変換してビディコンなどを
用いた撮像装置を駆動する。
When this is done, the output pulses of each counter become an X synchronization signal and a Y synchronization signal, respectively, and the voltage value is appropriately converted during the pulse using this A as a reference to drive an imaging device using a vidicon or the like. .

一方、XカウンタおよびYカウンタの内容そのものはビ
ームの位置に関する情報となり、走査する座標値を与え
るものとなる。
On the other hand, the contents of the X counter and Y counter themselves become information regarding the position of the beam, and provide coordinate values for scanning.

第7図は、第4図の映像入力系の具体例を示している。FIG. 7 shows a specific example of the video input system shown in FIG.

撮像装置からのビデオ情報4は差動増幅器34を介して
2値化回路35に入力される。
Video information 4 from the imaging device is input to a binarization circuit 35 via a differential amplifier 34.

この場合、ある画面部分たとえば中央部が走査されてい
るときのみオンとなる信号3Gを別途作っておいてその
時のみグー1〜回路37を通して映像信号4を積分器に
導き、フレームの終りでその出力を保持回路39でサン
プルホールドさせる。
In this case, a signal 3G that is turned on only when a certain screen part, for example, the center part, is being scanned is separately created, and only at that time, the video signal 4 is guided to the integrator through the circuit 1 to 37, and the signal is output at the end of the frame. is sampled and held by the holding circuit 39.

その出力は必要に応じ適切なアッテネータを介して差動
増幅器34に入力される。
The output is input to the differential amplifier 34 via a suitable attenuator as required.

この回路の働きは、常時、一つ前のフレームに、を旨j
ろ1、+1定画面部分の・1′均明るさに々・[応【、
たしきい値をめることであり、この回路と2値化11す
路35により、明暗の中間値でうまく2値化が可能とな
る。これらを含めて第4図の前処理回路5に対1?、:
 シている。
The function of this circuit is that it always displays the previous frame.
1, +1 The uniform brightness of the constant screen area is 1'.
This circuit and the binarization circuit 35 enable successful binarization at intermediate values between bright and dark. Including these, is it 1 for the preprocessing circuit 5 in FIG. 4? , :
It's happening.

2値化された映像は、走査の進行に応じシフトレジスタ
37−1のほか、36−1.36−2゜・・・・、36
−(n−1)の(n−1)本のシフトレジスタに順次入
力されるよう構成され、また、これらのシフトレジスタ
36の各々からシフトレジスタ37−2.37−3.・
・・・、37−nへと順次入力されるようになっている
。シフ1−レジスタ36としては一水平走査の絵素数に
相当するピッ1へ段数を有するものであり、数nとして
は前述の12X12の部分パターンに対してはn = 
12である。したがって、シフトレジスタ36は11本
、シフ1〜レジスタ37は12本、シフトレジスタ37
のビット段数は12個というのが一つの設計例である。
The binarized video is transferred to shift registers 37-1 and 36-1, 36-2°..., 36 as scanning progresses.
-(n-1) shift registers 37-2, 37-3 .・
. . , 37-n. The shift 1-register 36 has a number of steps to pixel 1 corresponding to the number of picture elements in one horizontal scan, and the number n is n = for the 12×12 partial pattern described above.
It is 12. Therefore, there are 11 shift registers 36, 12 shift registers 1 to 37, and 12 shift registers 37.
One design example is that the number of bit stages is 12.

このようにしたとき、36−1からは一つ前のラスタで
の情報が、3G−2がらは2つ前のラスタでの情報が、
・・・・というように出力され、したかって、シフトレ
ジスタ37には12木のラスタにおける水平方向12個
の情報、すなわちJ2×12の平面的情報が走査の進行
とともに次々と表わAしる。したがって、この12 X
 1.2の絵素の内容を一致度検出回路へ導けはよい。
When doing this, from 36-1, the information from the previous raster, from 3G-2, the information from the two previous raster,
Therefore, the shift register 37 displays 12 pieces of information in the horizontal direction in the 12-tree raster, that is, J2×12 plane information, one after another as the scan progresses. . Therefore, this 12
It would be better if the content of picture element 1.2 could be guided to the matching degree detection circuit.

第8図は、−成度の検出部分の具体例を示している。平
面的な部分パターン記憶回路8はここではレジスタ8−
1.8−2.・・・・+ 8 riというように複数個
のレジスタとして表示し、前述のシフI・レジスタ37
−1〜37−nと文4向させている。
FIG. 8 shows a specific example of the detection part of the negative growth. Here, the planar partial pattern storage circuit 8 is a register 8-
1.8-2. It is displayed as multiple registers such as + 8 ri, and the shift I register 37 mentioned above is
-1 to 37-n and 4 sentences.

各対応するピッ1へごとの排他的論理和の否定をめる論
理回路38によって、ピッI〜か一致しないときのみ論
理的rr 1 r+小出力出るようにする。
A logic circuit 38 which performs a negative exclusive OR for each corresponding pin 1 outputs a logical rr 1 r+small output only when the pins I~ do not match.

これらを加算器39で加算すると、その出力はパターン
が一致しないとき大、一致する1:li oに近いホさ
な、+1シカとなる。
When these are added by an adder 39, the output is large when the patterns do not match, and is +1 deer, which is close to 1:li o when the patterns match.

したがって、一致度記憶回路12にディジタル記憶さ、
1シた内容をDA変換器40でアナログに変換したもの
とともに、差動増幅器41に入力すれば、−成度がよく
なったときのみ2値化回路42の出力が1となり、絵素
パルスに同期したタイミングノパルス43の働きでゲー
1−44を介してサンプルボールド回路45が一致度を
保持し、これがA D変換器46によってディジタルに
変換されて一致度記憶回路12に記憶され、−成度が更
新される。
Therefore, the coincidence degree storage circuit 12 digitally stores,
If the contents of the digitization circuit 42 are inputted to the differential amplifier 41 together with the contents converted into analog by the DA converter 40, the output of the binarization circuit 42 becomes 1 only when the -signal becomes good, and the output of the binarization circuit 42 becomes 1, which converts it into a pixel pulse. The sample bold circuit 45 holds the degree of coincidence through the gate 1-44 by the action of the synchronized timing pulse 43, and this is converted into digital data by the AD converter 46 and stored in the degree of coincidence storage circuit 12. degree is updated.

一方、ゲー1〜44かJらの出力は、すでに第4図に示
したようにゲート回路13を開き、その時の座標位置を
座標記憶回路14に記憶する。
On the other hand, the outputs from games 1 to 44 and J open the gate circuit 13 as shown in FIG. 4, and the coordinate positions at that time are stored in the coordinate storage circuit 14.

以下説明した例では、映像値を2値化するとしたが、こ
れはトランジスタなど比較的明暗のはつぎすしたパター
ンをもつ対象に苅しては有利である。しかしながら、2
値化するのは必ずしも木質ではなく、多値情報として演
算することも可能である。この場合には、第7図のシフ
l−1ノジスタ36.37はある深さを持った多値のシ
フ1へレジスタになす必要があり、また−成度検出のた
めの第8図の論理回路38は、たとえは減算回路と絶苅
値回路夕直列にしたものとすることができ、これによっ
てパターンの各ピッ1−の差が加算器39で加算される
ことになる。
In the example described below, the image value is binarized, but this is advantageous when applied to an object such as a transistor that has a comparatively bright and dark pattern. However, 2
It is not necessarily wood that is valued, but it is also possible to calculate it as multivalued information. In this case, the shift l-1 registers 36 and 37 in FIG. 7 need to be made into multi-value shift 1 registers with a certain depth, and the logic in FIG. The circuit 38 may be, for example, a subtracter circuit and an absolute value circuit in series, so that the difference between each pix of the pattern is added in an adder 39.

加算器としては、定電流源からあるJIS抗に電流を流
すよう構成し、その電流を各々の差に応じて制御ず汎ば
よい。
The adder may be constructed so that a current flows from a constant current source to a certain JIS resistor, and the current may be distributed without being controlled according to each difference.

以上の例では対象そのものの複)1(Iなパターンの中
から、局部的な部分パターンを標準とする場合について
述べた。しかし、これは必ずしも本質ではなく、場合に
よっては特定のパターンをこの検出のト]的のためにツ
J象に入れることができる。
In the above example, we have described the case where a local partial pattern is used as the standard from among the multiple patterns of the target itself.However, this is not necessarily the essence, and in some cases, a specific pattern may be used for detection. It can be placed in the tsuji elephant for the target.

第9 IAは、そのようなマークの例であり、トランジ
スタの表面にアルミ蒸着とホI・エツチングによって電
極と同l−1゛に検出用マークを入れたものである。こ
こで、斜線部は酸化シリコン部、斜線のない部分はアル
ミ蒸着部である。++−+角の破線枠は標〈f、とじて
覚える局部パターンの大きさを示すために、マーク上に
あてはめて描いたものである。
No. 9 IA is an example of such a mark, in which a detection mark is placed on the surface of the transistor at the same position as the electrode by aluminum evaporation and photo-etching. Here, the hatched area is the silicon oxide part, and the unshaded area is the aluminum vapor deposited part. The dashed line frame at the ++-+ corner is drawn on the mark <f, to indicate the size of the local pattern to be memorized.

パターンA、Bは同心固状に作らJしているために、1
〜ランジスタのXY平面内はおける傾きに強く、第3図
に示したような傾いたパターンを別個に設ける必要がな
いので有利である。また、パターンAとBはこの例では
大きさが等しく、明暗部分が反対になるようにしである
が、このようにすると第8図の論理回路と加算回路とを
共通にし、そのあとの回路として、最大値によって一致
度を検出する回路と最小値を検出する回路の2つを設け
れはよいようになる。
Since patterns A and B are made concentrically and solidly, 1
- It is advantageous because it is strong against inclination in the XY plane of the transistor, and there is no need to separately provide an inclined pattern as shown in FIG. In addition, in this example, patterns A and B are made to have the same size and opposite bright and dark parts, but in this way, the logic circuit and addition circuit in Fig. 8 can be made common, and the subsequent circuits can be used. , it is possible to provide two circuits, one for detecting the degree of coincidence based on the maximum value and the other for detecting the minimum value.

したがって、この場合には局部的に回路を2組にするだ
けで、同一フレームでA、13パターンの位置を並列に
めることができることになる。
Therefore, in this case, the positions of A and 13 patterns can be placed in parallel in the same frame by simply forming two sets of circuits locally.

第9図のパターンCはより複雑、化した例である。Pattern C in FIG. 9 is a more complex example.

この形を適当なコードとずれは、あるq、〒定のコード
パターンのみが入ってきたときのみ位置を検出すること
が可能である。
The position of this shape can be detected only when a certain q, 〒 predetermined code pattern is entered.

すなわち、本方式は品種の選別にも使用できる。In other words, this method can also be used to select varieties.

さらにパターンCは、対象本来のパターンの一部と、故
意につけた部分とを合わせて一つの局部パターンとした
例である。このように局部パターンとしては人為的に多
様な構成が可能であり、本方式の検出方式はそのいずれ
にも標準パターンを記憶する作業だけて対処可能である
Further, pattern C is an example in which a part of the target original pattern and a part intentionally added are combined into one local pattern. In this way, various configurations are artificially possible for the local pattern, and the detection method of the present system can handle any of these configurations by simply storing the standard pattern.

本方式の一つの欠点は、周囲温度の変動のはげしいとこ
ろで使用されるとき、映像信号がずれてくる可能性があ
ることである。すなわち、当初光学系の中心が画面の中
心となるよう調整しておいても、ビジコンなどを用いた
撮像装置ではビームの中心のドリフ1−やビームの振れ
幅の変動によって、映像中心と光学中心がずれたり、映
像と対象との拡大比率が変ったりする可能性もある。撮
像装置が光電ズ・3子アレーのような固体化されたもの
であると、光学系のみの温度ドリフ1〜だけとなるので
、これは通常の用途ではまったく問題がない。
One drawback of this method is that the video signal may be distorted when used in areas with severe ambient temperature fluctuations. In other words, even if the center of the optical system is initially adjusted to be the center of the screen, in an imaging device using a vidicon or the like, the center of the image and the optical center may be distorted due to drift of the center of the beam or fluctuations in the width of the beam. There is also a possibility that the image may shift or the enlargement ratio between the image and the subject may change. If the imaging device is a solid-state device such as a photoelectric triplet array, there will be only a temperature drift of 1 to 1 in the optical system, so this will not be a problem at all in normal use.

第10図は、ビジコン撮像装置などを使った場合のこの
ようなドリフ1〜に対する補償法を示しである。
FIG. 10 shows a compensation method for such drifts 1 to 1 when a vidicon imaging device or the like is used.

トランジスタの自動組立機に本発明を応用した場合を例
にとると、約1時間おきにこのドリフ1〜補償をおこな
うのが便利である。この場合、処理装置30は、自ら保
有するタイマでもって、ある一定時間がきたときに、あ
るいは人間もしくは自動組立機械から要求があったとき
に、第10図のシャッター50を閉じ、シャッター51
をあける。
For example, when the present invention is applied to an automatic transistor assembly machine, it is convenient to perform the drift 1 compensation approximately every hour. In this case, the processing device 30 closes the shutter 50 shown in FIG.
Open.

通常はその逆になっていて、撮像装置1はレンズなどの
光学系52を介して、ハーフミラ−53を通して、光源
54.レンズ55によって照明された対象60を見てい
る。この校正の時点では、光源54からの光は開かれた
シャッター51を通して光軸を注意深くセットされた基
準板56を照射し、撮像装置1はハーフミラ−53を介
してこの基準板56を見るように構成される。この基準
板上には、たとえば中心部に1個、四隅部に1個ずつの
計5個の相異なる明暗2値パターンが描かれている。こ
の時、撮像装置1からの映像信号は既述の回路によって
いくつかのフレームにわたり、次々とこの局部的なパタ
ーンの位置を検出して、処理装置30、たとえばミニコ
ンピユータに知らせることができる。処理装置30では
、この位fl’f情報をもとに、たとえば中心のパター
ンから映像のずれ量を、また四隅パターンの平均からた
とえば像の拡大率の変動を知り、第4図の演算回路25
で用いるパラメータを修正することができる。
Usually, it is the opposite, and the imaging device 1 passes through an optical system 52 such as a lens, a half mirror 53, and a light source 54. Looking at an object 60 illuminated by lens 55. At the time of this calibration, the light from the light source 54 passes through the open shutter 51 and illuminates the reference plate 56 whose optical axis is carefully set, and the imaging device 1 looks at the reference plate 56 through the half mirror 53. configured. On this reference plate, a total of five different bright and dark binary patterns are drawn, for example, one in the center and one in each of the four corners. At this time, the video signal from the imaging device 1 is transmitted over several frames by the circuit described above, and the positions of these local patterns can be successively detected and reported to the processing device 30, for example, a minicomputer. The processing device 30 uses the fl'f information to determine, for example, the amount of deviation of the image from the center pattern, and from the average of the four corner patterns, determines, for example, the variation in the magnification of the image, and uses the calculation circuit 25 in FIG.
You can modify the parameters used in .

これにより自動的に定期的な校正が可能となる。This enables automatic periodic calibration.

第11図は、本装置方式を1〜ランジスタ生産に適用し
た場合の全体構成図である。
FIG. 11 is an overall configuration diagram when this apparatus method is applied to the production of transistors 1 to 1.

第4図の処理装置30以外の部分は、検出装置61とし
て一つのプロッタに示しである。
The parts other than the processing device 30 in FIG. 4 are shown as a single plotter as a detection device 61.

検出装置61には複数台の撮像装置1−1.1−2.・
・・・、L−rnが、たとえば電子的なスイッチ62に
よフてつながれている。各撮像装置はm台の自動機械6
3−1.63−2.・・・・、63−rrlのそれぞれ
に付属され、各機械に供給される1〜ランジスタロ0を
上方から眺めるように構成されている。
The detection device 61 includes a plurality of imaging devices 1-1.1-2.・
. . , L-rn are connected, for example, by an electronic switch 62. Each imaging device is equipped with m automatic machines 6
3-1.63-2. . . , 63-rrl and supplied to each machine are configured so as to be viewed from above.

各機械に、対象である1−ランジスタが供給されたこと
を示す信号が機械から発生されるようにしておくと、こ
の信号はブスライン64を経由して処理装置30への割
込み信号となる。この信号は割込要因検出回路65で検
出される。そのあと、検出装置61が自動機械63−1
〜63−mのどれにサービス中であるかを示すステータ
スレジスタ66の内容をビジー判定回路67によって判
定し、もし、検出装置61がどこかの機械にサービス中
であればビジー信号を出して割込要因検出回路に指令を
戻し、ビジーがとけるまでこれをくり返す。ビジーでな
ければ、検出回路61が使用可能であることになるので
、次の制御信号発生回路68によって割込まれた機械に
制御信号を出力し、スイッチ62とスイッチ69を該当
する機械に切り換える。それと同時にステータスレジス
タ66の割込んだ機械に該当するビット位置をオンとし
If each machine is configured to generate a signal indicating that the target 1-transistor has been supplied, this signal becomes an interrupt signal to the processing device 30 via the bus line 64. This signal is detected by the interrupt factor detection circuit 65. After that, the detection device 61 detects the automatic machine 63-1.
The busy determination circuit 67 determines the contents of the status register 66 indicating which of the machines 63-m to 63-m is being serviced, and if the detection device 61 is servicing any machine, it issues a busy signal and interrupts the service. The command is returned to the busy factor detection circuit, and this process is repeated until the busy state is resolved. If it is not busy, the detection circuit 61 is available, and the next control signal generation circuit 68 outputs a control signal to the interrupted machine and switches the switch 62 and switch 69 to the corresponding machine. At the same time, the bit position corresponding to the interrupted machine in the status register 66 is turned on.

検出装置61がビジーとなったことを示し、そのあとの
割込に対してマスクを掛ける。この場合、割込信号だけ
は保持されるよう割込要因検出回路にはレジスタが内蔵
されるのが普通である。
Indicates that the detection device 61 is busy, and masks subsequent interruptions. In this case, the interrupt factor detection circuit usually has a built-in register so that only the interrupt signal is held.

ついで部分パターン記憶回路70(第4図の26.27
.28を合わせたものに相当)から標準部分パターンを
標準パターン送出回路71によって検出回路61へと送
出し、それによって得らオしるノ、F 4::、 (U
号と一致度信−シシをデータ取込制御回路72によって
取込み、以後はこのデータを使って既述のごとき演算を
行なう。そして判定回路73、ノブ標演算回路74によ
って最終結果を出力する。
Next, the partial pattern storage circuit 70 (26.27 in FIG.
.. 28) is sent to the detection circuit 61 by the standard pattern sending circuit 71, thereby obtaining the standard partial pattern, F4::, (U
The data acquisition control circuit 72 takes in the signal and the coincidence degree signal, and thereafter uses this data to perform the calculations described above. Then, the final result is outputted by the determination circuit 73 and the knob target calculation circuit 74.

この最#座標位置は、スイッチ69の選択さtbた状f
ルに応してレジスタ75−1〜75−■rIのm個のう
ちの該当するレジスタに人力され、その値をもととして
該当するX Yサーボ機41′47Gが駆動さオLる。
This #most coordinate position is selected by the switch 69.
According to the value, the corresponding XY servo machine 41'47G is driven based on the value.

このサーボ機構76は、図では対象60を移動させるよ
うに描いであるが、トランジスタの組立機では、対象は
停止し、金線圧着ボンダの方をこのサーボ機構によって
位置決めし、あとはあらかじめ決められたカム操作によ
って一連の圧着]二程を行なわせるのがよい。
This servo mechanism 76 is depicted as moving the object 60 in the figure, but in a transistor assembly machine, the object is stopped, the gold wire crimp bonder is positioned by this servo mechanism, and the rest is predetermined. It is preferable to perform a series of crimping steps by cam operation.

以後の説明においてはトランジスタを対象として説明し
た。しかし、これば説明のためのものであって、この方
式に適合するものであれば、対象は何であってもよいこ
とは勿論である。対掌、対象の位置を検出する場合、全
体を一つのパターンとして記憶しておくことは情報量も
多く不可能に近いし、たとえ記憶できたとしても装置が
きわめてほう大になる。
In the following explanation, the transistor has been explained. However, this is for explanation purposes only, and it goes without saying that any object may be used as long as it conforms to this method. When detecting the position of the palm or object, it is nearly impossible to memorize the entire pattern as a single pattern because of the large amount of information, and even if it could be memorized, the device would be extremely large.

本発明装置では比較的小さな部分パターンのみを記憶す
ることによって、位置を検出するようにしたことに特徴
があり、比較的小さな装置規模で有効な応用がはかれる
ものである。
The device of the present invention is characterized in that it detects a position by storing only a relatively small partial pattern, and can be effectively applied to a relatively small scale device.

また、以」−の説明においては、部分パターンを正方形
もしくは長方形として説明した。
In addition, in the following explanation, the partial pattern is described as a square or a rectangle.

しかしながら、たとえば12X12の剖144個の絵素
からなる部分パターンにおいて、この正方領域での四隅
近傍の値を無視して、たとえば第8図の論理回路38を
省略するとか、あるいは省略しないまでもその出力を禁
Iヒするようにすれは、円形の部分パターンを用いたの
ど同じことになる。
However, for example, in a partial pattern consisting of 144 picture elements of 12×12 dimensions, the values near the four corners of this square area may be ignored and, for example, the logic circuit 38 in FIG. 8 may be omitted, or even if not omitted. The process of inhibiting output is the same as using a circular partial pattern.

このようにして平面をディジタル化したことによる誤差
は生じるが、一応任意の形の部分パターンとして処理す
ることができる。
Although errors occur due to the digitization of the plane in this way, it is possible to process it as a partial pattern of any shape.

〔発明の効果〕〔Effect of the invention〕

以上説明したごとく本発明は、傾いた部分パターンを標
r(+!パターンとして記憶しているので、傾いて供給
されたものに列しても正確なパターンマツチングが可能
であり、しかもパターンとしても部分パターンに限って
いるので、記1.α装置の容量としては小さくてすむこ
とになる。
As explained above, the present invention stores a tilted partial pattern as a mark r (+! pattern), so accurate pattern matching is possible even if it is aligned with a tilted partial pattern. Since this is limited to only partial patterns, the capacity of the device described in 1.α can be small.

したかって、本発明を適用した場合、往来不可能に近か
った!1.J象の位置の認識が視覚装置て可能となり、
かつ経済性よく実現できるため、生産機械の自動化など
が容易どなった。
However, if the present invention was applied, it would be nearly impossible to go back and forth! 1. It became possible to recognize the position of the J elephant using a visual device,
Moreover, since it can be realized economically, it has become easy to automate production machinery.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用する対象の1例である1ヘランジ
スタのベレン1〜を示す図、第2図は第1図にJ−Sけ
る各点の位置関係を示す図、第3図は第1図にお:・づ
る部分パターンを示す図、第4図は本発明の位置検出方
式の一実施例を示すブロック図、第5図は第4図の装置
を制御するためのタイミング信号の説明図、第6図は第
4図の装置における同期信号及び座標信号発生回路の具
体例を示す間第7図は第4図の装置における映イQ<入
力系回路の具体例を示す図、第8図は第4図の装置にお
ける一致度検出部のI3.体側を示ず図、第9図は部分
パターンの説明図、第10図は本発明に用いられる撮像
装置の付属装置の構成図、第11図は本発明方式をトラ
ンジスタの生産に適用した場合のシステl〜の仝体構成
図である。 ■・・・・撮像装置、2・・・・同期信号発生回路、3
・・・・+pii標発生回路、5・・・・前処理回路、
6・・・・一時記憶回路、7・・・・2次元パターン切
出回路、8・・・・部分パターン記憶回路、13・・・
・り−1・回路、I4・・・・座標記憶回路、3o・・
・・処理回路、31・・・・絵素パネル発生器、32・
・・・Xカウンタ、33・・・・Yカウンタ、34・・
・・差動増幅器、35・・・・2値化回路、3G、37
・山シフ1〜レジスタ、38・・・・−成度検出回路、
39・山加算回路、41・・・・差動増幅器、42・・
・・2値化回路、45・・・・ザンプルホールド回路、
50.51・・・・シャッタ、53・・・・ハーフミラ
−154・・・・光源、56・・・・基準板、6o・・
・・対象、66.69・・・切換え用スーrツチ回路、
63・・・・自動機械、75・・・・レジスタ、76・
・・ザーボ機構。 第 7 図 第 2 図 第 ム 図 第 2 図 1マ 」長イ象ギしτノへ 第 7 図 一夙灸検ホ乱発7、 躬 3 図 や工 第 q 図 ヒ 2/斗“′
Fig. 1 is a diagram showing Belen 1~ of a 1-helangister, which is an example of the object to which the present invention is applied, Fig. 2 is a diagram showing the positional relationship of each point on J-S in Fig. 1, and Fig. 3 is a diagram showing the positional relationship of each point on J-S in Fig. Fig. 1 is a diagram showing a curved part pattern, Fig. 4 is a block diagram showing an embodiment of the position detection method of the present invention, and Fig. 5 is a diagram showing a timing signal for controlling the device shown in Fig. 4. 6 shows a specific example of the synchronization signal and coordinate signal generation circuit in the device shown in FIG. 4, while FIG. 7 shows a specific example of the input system circuit in the device shown in FIG. FIG. 8 shows I3. Figure 9 is an explanatory diagram of a partial pattern, Figure 10 is a configuration diagram of an accessory device of an imaging device used in the present invention, and Figure 11 is a diagram showing the case where the method of the present invention is applied to the production of transistors. It is an overall configuration diagram of system I~. ■... Imaging device, 2... Synchronization signal generation circuit, 3
... + pii mark generation circuit, 5 ... preprocessing circuit,
6... Temporary memory circuit, 7... Two-dimensional pattern cutting circuit, 8... Partial pattern memory circuit, 13...
・Ri-1・Circuit, I4... Coordinate memory circuit, 3o...
・・Processing circuit, 31 ・・Pixel panel generator, 32・
...X counter, 33...Y counter, 34...
... Differential amplifier, 35 ... Binarization circuit, 3G, 37
・Mountain shift 1~register, 38...-growth detection circuit,
39・Mountain adder circuit, 41...Differential amplifier, 42...
...Binarization circuit, 45...Sample hold circuit,
50.51...Shutter, 53...Half mirror 154...Light source, 56...Reference plate, 6o...
...Target, 66.69...Switching circuit,
63... automatic machine, 75... register, 76...
...Zerbo mechanism. FIG.

Claims (1)

【特許請求の範囲】 1、2次元面内で互いに異なる回転角度を有する対象の
1個あるいは複数個の特定部分の2次元パターンを予め
標f(、Qパターンとして記憶しておき、人力された上
記対像を含む像の2次元パターンから部分パターンを遂
次切出し、切出された部分パターンと上記標準パターン
の内の所定のものとを比較して該所定の標準パターンに
最もよく一致するfH(分パターンを選び、その部分パ
ターンの」1記入力された2次元パターンにおける位置
をめ、上記所定の4票7<!!パターンに対してめた部
分パターンの位置関係が所定の範囲にあるかどうか判定
し、所定の範囲にある部分パターンの位置を用いて−に
記入力した2次元パターンにおける対象の特定位置をめ
ることを特徴とする位置検出方法。 2、 対象の像を含む2次元パターンを入力する入力手
段と、2次元面内で互いに異なる回転角爪有する対象の
複数個の特定部分の2次元パターンを予め4票準パター
ンとして記憶しておくための記憶手段と、 上記入力手段から得られる2次元パターンから」1記記
憶手段に記憶された、そtLぞれの標7(ロバターンと
同じ構成点数からなる部分パターンを遂次切出す手段と
、 切出された部分パターンと上記標準パターンの内の所定
のものとを比較し、遂次切出した部分パターンの内から
最もよく標準パターンと一致する815分パターンを選
び、その部分パターンの上記入力された2次元パターン
における位置をめる手段と、 いずれかの回転角度を有する標準パターンに対してめた
部分パターンの位置関係が所定の範囲にあるかどうか判
定する手段と、 所定の範囲にある部分パターンの位置を用いて」1記入
力した2次元パターンにJ3ける対象の所定位置をめる
手段とからなる位置検出装置。
[Claims] A two-dimensional pattern of one or more specific parts of an object having mutually different rotation angles in a one- and two-dimensional plane is stored in advance as a mark f (, Q pattern, Partial patterns are successively cut out from the two-dimensional pattern of the image including the above-mentioned counterimage, and the cut-out partial patterns are compared with a predetermined one of the above-mentioned standard patterns, and the fH that most closely matches the predetermined standard pattern is (Choose a pattern, calculate the position of that partial pattern in the input 2-dimensional pattern, and check that the positional relationship of the selected partial pattern with respect to the above specified 4 votes 7<!! pattern is within the specified range. A position detection method characterized by determining whether or not the image of the object is present, and determining the specific position of the object in the two-dimensional pattern inputted in - using the position of the partial pattern within a predetermined range. 2. Including the image of the object 2 an input means for inputting a dimensional pattern; a storage means for storing in advance two-dimensional patterns of a plurality of specific parts of an object having different rotation angle claws in a two-dimensional plane as four-vote quasi-patterns; A means for sequentially cutting out partial patterns having the same number of constituent points as the robot pattern for each mark 7 (roba pattern) stored in the storage means from the two-dimensional pattern obtained from the means; Compare the standard patterns with a predetermined one, select the 815-minute pattern that most closely matches the standard pattern from among the sequentially cut out partial patterns, and determine the position of the partial pattern in the input two-dimensional pattern. means for determining whether the positional relationship of the partial pattern set with respect to the standard pattern having any rotation angle is within a predetermined range, and the position of the partial pattern within the predetermined range. 1. A position detection device comprising means for placing a predetermined position of an object in a two-dimensional pattern inputted in J3.
JP59149452A 1984-07-20 1984-07-20 Method and apparatus for detecting position Granted JPS60190803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59149452A JPS60190803A (en) 1984-07-20 1984-07-20 Method and apparatus for detecting position

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59149452A JPS60190803A (en) 1984-07-20 1984-07-20 Method and apparatus for detecting position

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58005904A Division JPS6017152B2 (en) 1983-01-19 1983-01-19 Position detection method and device

Publications (2)

Publication Number Publication Date
JPS60190803A true JPS60190803A (en) 1985-09-28
JPS633244B2 JPS633244B2 (en) 1988-01-22

Family

ID=15475427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59149452A Granted JPS60190803A (en) 1984-07-20 1984-07-20 Method and apparatus for detecting position

Country Status (1)

Country Link
JP (1) JPS60190803A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0288908A (en) * 1988-09-26 1990-03-29 Nec Corp Position detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0288908A (en) * 1988-09-26 1990-03-29 Nec Corp Position detector

Also Published As

Publication number Publication date
JPS633244B2 (en) 1988-01-22

Similar Documents

Publication Publication Date Title
US5793901A (en) Device and method to detect dislocation of object image data
US4204193A (en) Adaptive alignment for pattern recognition system
US5305391A (en) Method of and apparatus for inspecting bottle or the like
US4566126A (en) Pattern discriminator
US4212031A (en) Method of aligning a body
JP2720391B2 (en) Object structure recognition device
US4876732A (en) System for detecting rotational angle of objective pattern
JP3924796B2 (en) Pattern position measuring method and measuring apparatus
US3987244A (en) Programmable image processor
JPH0754549B2 (en) How to create a standard pattern for pattern matching
JPS60190803A (en) Method and apparatus for detecting position
JPH1027839A (en) Wafer rotating direction detecting method
JPS58134372A (en) Pattern checking device
JPS60190802A (en) Method and apparatus for detecting position
JPH0334001B2 (en)
FR2480543A1 (en) DEVICE AND METHOD FOR CORRECTING SPATIAL AND MASKING ERRORS APPEARING IN A TELEVISION IMAGE
JP3422147B2 (en) Position shift amount detecting device and image measuring device
JPS58132867A (en) Position detecting system
JP3273049B2 (en) Wafer alignment method
JPH05288520A (en) Pattern matching method
JPH06309461A (en) Method for recognizing picture
JPS634379A (en) Pattern matching device
JPS6111890A (en) Forming method of reference pattern in picture recognition
JPH09128543A (en) Method and device for registering model image and object appearance inspecting device utilizing the same
JPS6136881A (en) Pattern discriminator