JPS60181853A - Disc cache controller - Google Patents
Disc cache controllerInfo
- Publication number
- JPS60181853A JPS60181853A JP59036897A JP3689784A JPS60181853A JP S60181853 A JPS60181853 A JP S60181853A JP 59036897 A JP59036897 A JP 59036897A JP 3689784 A JP3689784 A JP 3689784A JP S60181853 A JPS60181853 A JP S60181853A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- area
- virtual
- real
- target area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【発明の詳細な説明】
(発明の技術分野)
本発明は、ディスク・キャッシュ制御装置、特に磁気デ
ィスク装置に設けられたディスク・キャッシュ装置に、
実キャッシュ対象領域(実際にキャッシュ動作を行う領
域)と仮想キャッシュ対象M域(キャンシュ対象となっ
た回数等の情報のみを記録する領域)とを設け、該領域
内のデータがアクセスされるヒント率等求めて必要に応
じてヒツト率等・の7高い仮想キャッシュ対象領域を実
キャッシュ対象領域に切り換えるディスク・キャッシュ
制御装置に関するものである。Detailed Description of the Invention (Technical Field of the Invention) The present invention provides a disk cache control device, particularly a disk cache device provided in a magnetic disk device.
A real cache target area (area that actually performs caching operations) and a virtual cache target M area (area that records only information such as the number of cache targets) are provided, and the hint rate at which data in these areas is accessed is determined. This invention relates to a disk cache control device that determines the hit rate, etc., and switches a virtual cache target area with a high hit rate, etc., to a real cache target area as necessary.
(技術の背景と問題点)
磁気ディスク装置には9見掛は上のアクセスタイムを向
上させるためにディスク・キヤ・7シユ制御装置が設け
られている。(Technical Background and Problems) A magnetic disk drive is provided with a disk/cash control device in order to apparently improve the access time.
該ディスク・キャッシュ制御装置はアクセスタイムを可
及的に短縮するために、アクセスがあった場合にキャッ
シュメモリに記憶されているか否かの判別を行う領域と
1判別を行わない領域とを設けている。該判別を行う領
域がアクセスされた場合には、所定のテーブルを参照し
てキャッシュメモリに記1.aされていないことが判明
すれば該内容を読み出してキャッシュメモリに書き込み
1次回のアクセスに備えると共に上位装置に送出してい
る。一方1判別を行わない領域がアクセスされた場合に
は、前記所定のテーブルを参照することなく、ディスク
装置から読み出して上位装置に送出している。In order to shorten access time as much as possible, the disk cache control device is provided with an area for determining whether or not data is stored in the cache memory when accessed, and an area for not performing any determination. There is. When the area for which the determination is to be made is accessed, a predetermined table is referred to and the data is written in the cache memory. If it is determined that the content has not been accessed, the content is read out and written into the cache memory in preparation for the next access, and is sent to the host device. On the other hand, when an area in which no 1 determination is performed is accessed, the information is read from the disk device and sent to the host device without referring to the predetermined table.
しかし、前述の如くアクセスがあった場合に。However, if there is access as mentioned above.
キャッシュメモリに記憶されて、いるか否かの判別を行
う領域(実キャッシュ対象領域)は、上位装置から当該
領域を変更しない限り一定であるため。This is because the area (actual cache target area) stored in the cache memory and used to determine whether or not the cache exists remains constant unless the area is changed from the host device.
上位装置である中央処理装置等が実行するジョブが変わ
り、アクセスする領域が変化し、既に登録した実キャッ
シュ対象領域と異なることになった場合には、直接にデ
ィスク装置をアクセスしなければならないために、見掛
は上のアクセスタイムが長くなってしまうという問題点
があった。If the job executed by the central processing unit, etc., which is a higher-level device, changes and the area to be accessed changes and becomes different from the actual cache target area that has already been registered, the disk device must be directly accessed. However, there was a problem in that the access time was apparently long.
(発明の目的と構成)
本発明の目的は、前記問題点を解決することにあり、デ
ィスク・キャッシュ制御装置に実キャッシュ対象領域と
仮想キャッシュ対象領域とを設け。(Object and Structure of the Invention) An object of the present invention is to solve the above-mentioned problems, and to provide a disk cache control device with a real cache target area and a virtual cache target area.
該両頭域にアクセスしたヒソ+−IJ度等を夫々求め。The degree of Hiso+-IJ accessing the both head regions is determined respectively.
該ヒント頻度等に基づき前記領域を必要に応じて自動的
に切り換えることにより、処理すべきジョブ等に応じて
磁気ディスク装置の見掛は上のアクセスタイムを短縮す
ることにある。そのため2本発明のディスク・キャッシ
ュ制御装置は、磁気ディスク装置と上位装置との間に設
けられ、磁気ディスク装置に記憶されているデータの1
部をキャッシュメモリに保持するディスク・キャッシュ
制御装置において、前記キャッシュメモリに記憶させる
アドレス領域を登録した実エクステント・テーブル部と
、前記キャッシュメモリに記憶さゼない仮想のアドレス
領域を登録した少なくとも1つの仮想エクステント・テ
ーブル部と、前記実エクステント・テーブル部あるいは
仮想エクステント・テーブル部に登録されているアドレ
ス領域のデータがアクセスされた回数を夫々計数するア
クセスカウンタと、前記キャッシュメモリあるいは仮想
のキャッシュメモリに保持されているアドレス領域のデ
ータがアクセスされた回数を夫々計数するヒツトカウン
タと、前記アクセスカウンタおよび前記ヒツトカウンタ
の内容に基づき前記実エクステント・テーブル部と前記
仮想エクステント・テーブル部とを切り換える実/仮想
エクステント・テーブル切り換え部とを備えたことを特
徴としている。By automatically switching the areas as necessary based on the hint frequency, etc., the purpose of the magnetic disk device is to shorten the above access time depending on the job to be processed. Therefore, the disk cache control device of the present invention is provided between a magnetic disk device and a host device, and is capable of handling data stored in the magnetic disk device.
In the disk cache control device, the real extent table section stores an address area to be stored in the cache memory, and at least one virtual address area that is not stored in the cache memory is registered. a virtual extent table section, an access counter that counts the number of times data in an address area registered in the real extent table section or virtual extent table section is accessed, and a virtual extent table section; a hit counter that counts the number of times data in the held address area is accessed; and a real/real/extent table that switches between the real extent table section and the virtual extent table section based on the contents of the access counter and the hit counter. It is characterized by comprising a virtual extent table switching section.
(発明の実施例) 以下図面を参照しつつ本発明の詳細な説明する。(Example of the invention) The present invention will be described in detail below with reference to the drawings.
第1図は本発明が使用されるシステム構成図。FIG. 1 is a system configuration diagram in which the present invention is used.
第2図は本発明の1実施例、第3図は本発明の他の実施
例を示す。FIG. 2 shows one embodiment of the invention, and FIG. 3 shows another embodiment of the invention.
図中、1はディスク・キャッシュ制御装置、1−1はキ
ャッシュメモリ (CHM)、2−0.’ 2−1は磁
気ディスク制御装置(DKC)、3−0゜3−1は磁気
ディスク装置(DKU)、4−0゜4−1は中央処理装
置(CPU)、5−1.5−2.5−nはエクステント
・テーブル、6−1ないし6−4はカウンタ、7はイン
タフェース、8はタグデコーダ、9−1はユニットレジ
スタ、9−2はシリンダレジスタ、9−3はヘンドレジ
スタ、10はエクステント・デコーダ、11はマイクロ
プロセッサ、12はコントロール・ストレジ(C3,)
、13は対象/非対象判定回路、14はハツシュ回路、
’ 15はハツシュテーブル、16はエクステント・テ
ーブル・インデックスを表す。In the figure, 1 is a disk cache control device, 1-1 is a cache memory (CHM), 2-0. ' 2-1 is a magnetic disk control unit (DKC), 3-0° 3-1 is a magnetic disk unit (DKU), 4-0° 4-1 is a central processing unit (CPU), 5-1.5-2 .5-n is an extent table, 6-1 to 6-4 are counters, 7 is an interface, 8 is a tag decoder, 9-1 is a unit register, 9-2 is a cylinder register, 9-3 is a hend register, 10 is a extent decoder, 11 is a microprocessor, 12 is a control storage (C3,)
, 13 is a target/non-target determination circuit, 14 is a hash circuit,
' 15 represents a hash table, and 16 represents an extent table index.
第1図において1図中1はディスク・キャッシュ制御装
置(D CC)であって、磁気ディスク制御袋! (D
KC)2−0.2−1と磁気ディスク装置(DKU)3
−0.3−1との間に設けられているものである。該デ
ィスク・キャッシュ制御装置1には、キャッシュメモリ
(CHM)1”−1が設けられており、予め登録した
実キャッシュ対象領域のデータであってかつアクセス頻
度の高いデータが記1.qされている。このため、上位
装置である中央処理装置(CPU)4−0.4−1等か
ら所定領域のデータのアクセス要求があった場合に、当
該ディスク・キャッシュ制御卸装置1内のキャッシュメ
モリ1−1に記憶されている時には。In FIG. 1, numeral 1 in the figure is a disk cache control unit (DCC), which is a magnetic disk control bag! (D
KC) 2-0.2-1 and magnetic disk unit (DKU) 3
-0.3-1. The disk cache control device 1 is provided with a cache memory (CHM) 1''-1, in which data 1.q of the real cache target area registered in advance and frequently accessed data is stored. Therefore, when there is a request to access data in a predetermined area from a central processing unit (CPU) 4-0. When it is stored in -1.
該記憶されているデータを上位装置に送出するため、極
めてアクセスタイムを短縮することができる。一方、当
該ディスク・キャッシュ制御装置l内のキャンシュメモ
リf−1に記憶されていない時には、前記磁気ディスク
装置3−0.3−1等をアクセスして、読み出したデー
タを前記ディスク・キャンシュ制御装置のキャッシュメ
モリ1−1に例えばL RU (Least Rece
ntly Used method)の形で記憶させて
次回のアクセスに備えると共に」1位装置に送出してい
る。Since the stored data is sent to the host device, access time can be extremely shortened. On the other hand, when the data is not stored in the cache memory f-1 in the disk cache control device 1, the magnetic disk device 3-0.3-1 etc. is accessed and the read data is stored in the disk cache control device 1. For example, LRU (Least Receiver) is stored in the cache memory 1-1 of
ntly Used method) in preparation for the next access, and also sends it to the first-ranked device.
しかし、−上位装置からアクセス要求のあったデータの
全てが前述したディスク・キャッシュ制御装置のキャッ
シュメモリ1−1に記憶されるのではなく、前もって上
位装置から登録された領域(実キャッシュ対象領域)の
みがその対象とされる。However, - all of the data requested to be accessed from the higher-level device is not stored in the cache memory 1-1 of the disk cache control device mentioned above, but is an area registered in advance from the higher-level device (actual cache target area). Only those persons are subject to this.
このため、当該キャッシュメモリl−1に記1qされる
領域の設定を最適に行っても9例えば中央処理装置4−
0.4−1が処理するジョブ等の変化によってアクセス
する領域が前記実キャッシュ対象領域以外とな・った場
合には、その都度直接に磁気ディスク装置3−0.3〜
1をアクセスしなげればならず、アクセスタイムが大幅
に長くなってしまい、キャッシュが存在しない場合にほ
ぼ等しくなってしまうので、キャッシュ効果が充分得ら
れないというGs1問題点があった。For this reason, even if the area recorded in the cache memory l-1 is optimally set, for example, the central processing unit 4-
If the area to be accessed becomes other than the actual cache target area due to a change in the job processed by 0.4-1, the magnetic disk device 3-0.3~
1 has to be accessed, and the access time becomes significantly longer, which is almost the same as if there were no cache, so there was a problem with Gs1 that a sufficient cache effect could not be obtained.
そこで1本発明はキャッシュメモリ1−1が記4、aず
べき実キャッシュ対象領域と、該実キャッシュ対象領域
以外であってアクセスされたヒツト等の情報のみを収集
するための仮想キャッシュ対象領域とを設け、該両頭域
をヒツト等した情報に基づき必要に応じてキャッシュメ
モリ1−1が記憶すべき実キャッシュ対象領域と仮想キ
ャッシュ対象領域とを切り換えることにより、ジョブ等
に合わせて見掛&t J−のアクセスタイムを短縮する
こととしている。以下詳細に説明する。Therefore, the present invention provides that the cache memory 1-1 has a real cache target area, which should be a real cache target area, and a virtual cache target area other than the real cache target area for collecting only information such as accessed users. By providing an area for real cache and a virtual cache area to be stored in the cache memory 1-1 as necessary based on information such as hitting the double-headed area, the apparent &t J - The access time of - is to be shortened. This will be explained in detail below.
第2図において1図中5−1および5−2は夫々エクス
テン1−テーブルであって1本発明に係わる前述した実
キャンシ対象領域および仮想キャッシュ対象領域とが夫
々記憶されているテーブルである。該エクステントテー
ブル5−1.5−2に記憶される領域情報は磁気ディス
ク装置の起動時に見掛り上のアクセスタイムが最短にな
るべく」−位装置等から書き込んだり、あるいはディス
ク・キャッシュ制御装置自体が初期設定値を準備してい
る。In FIG. 2, reference numerals 5-1 and 5-2 are respectively extension 1-tables in which the above-described real cache target area and virtual cache target area according to the present invention are stored, respectively. The area information stored in the extent table 5-1.5-2 is written from a device, etc., or written by the disk cache control device itself to minimize the apparent access time when starting up the magnetic disk device. Preparing initial settings.
上位装置から磁気ディスク装置がアクセスされた際、前
記エクステントテーブル5−15−2を検索して、当該
実キャッシュ対象領域あるいは仮想キャッシュ対象領域
内にあることが判明した場合には、該領域がアクセスさ
れた情報を計数するためにカウンタ6−1あるいは6−
2の内容を“+1”インクレメントする。そして、更に
該アクセスされた領域のデータがキャッシュメモリ (
第1図図示1−1 )に記憶されている場合(ヒント)
には、ヒント回数を計数するためにカウンタ6−3ある
いは6−4の内容を“+1゛インクレメントする。When a magnetic disk device is accessed from a host device, if the extent table 5-15-2 is searched and it is found that the area is within the actual cache target area or virtual cache target area, the area is accessed. A counter 6-1 or 6-
Increment the contents of 2 by “+1”. Then, the data in the accessed area is stored in the cache memory (
If it is stored in Figure 1 (1-1) (hint)
In order to count the number of hints, the contents of the counter 6-3 or 6-4 are incremented by +1.
このようにして、実キャッシュ対象領域および仮想キャ
ッシュ対象領域がアクセスされた回数(キャッシュ対象
回数)および該両者の領域の夫々のヒント回数をめる。In this way, the number of times the real cache target area and the virtual cache target area are accessed (cache target count) and the number of hints for each of these two areas are calculated.
そして1例えばヒツト回数をキャッシュ対象回数で除算
したヒント回数比を夫々算出し、該ヒツト回数比が最も
大きい領域を実キャンシュ対象領域に切り換えることに
より。Then, for example, a hint frequency ratio is calculated by dividing the hit frequency by the cache target frequency, and the area with the largest hit frequency ratio is switched to the actual cache target area.
見掛は上のアクセスタイムを短縮している。以下信号の
流に沿って説明する。This apparently shortens the access time above. The following will explain the signal flow.
図中8はタグデコーダであって、磁気ディスク制御装置
(DKC)2−0.2−.1から出力された信号をイン
タフェースを介して受信し゛、アクセス先のアドレスを
解読して磁気ディスク装置3−0あるいは3−1のユニ
ット番号(U)、シリンダ番号(C)およびヘッド番号
(H)をデコードするためのものである。該デコードさ
れたユニット番号、シリンダ番号およびヘッド番号は各
図示ユニットレジスタ9−1.シリンダレジスタ9−2
およびヘッドレジスタ9−3に格納される。該各レジス
タに格納されたアドレス情報に基づき以下に述べる実キ
ャッシュ対象領域、仮想キャンシュ対象領域および図示
外のキャッシュメモリ1−1に格納されているか否か等
の検索が実行される。8 in the figure is a tag decoder, which is a magnetic disk controller (DKC) 2-0.2-. 1 via the interface, decodes the access destination address, and reads the unit number (U), cylinder number (C), and head number (H) of the magnetic disk device 3-0 or 3-1. It is for decoding. The decoded unit number, cylinder number and head number are stored in each illustrated unit register 9-1. Cylinder register 9-2
and is stored in the head register 9-3. Based on the address information stored in each register, a search is performed to determine whether the data is stored in a real cache target area, a virtual cache target area, and a cache memory 1-1 (not shown), which will be described below.
図中IOはエクステント・デコーダであって。In the figure, IO is an extent decoder.
前記エクステント・テーブル5−15−2に所定の実キ
ャッシュ対象領域および仮想キャッシュ対象領域を夫々
登録したり、読み出したりあるいは実キャッシュ対象領
域と仮想キャッシュ対象領域とを切り換えたり等するた
めの信号をデコードするものである。該エクステント・
デコーダによってデコードされた信号はマイクロプロセ
ッサ(MPU)11によって処理される。該処理を行う
ための制御プログラムはコントロール・ストレージ(C
3)12に格納されている。Decoding a signal for registering or reading a predetermined real cache target area and virtual cache target area in the extent table 5-15-2, or switching between the real cache target area and the virtual cache target area, etc. It is something to do. The extent/
The signal decoded by the decoder is processed by a microprocessor (MPU) 11. The control program for performing this processing is stored in control storage (C
3) Stored in 12.
図中13は対象/非対象判定回路であって、アクセス要
求のあったアドレス情報が実キャッシュ対象領域あるい
は仮想キャッシュ対象領域にあるか否かを判別するだめ
のものである。該対象/非対象判定回路13によって前
記ユニソ1−レジスタ9−1.シリンダレジスタ9−2
およびヘッドレジスタ9−3から読み出したアドレス情
報に対応する値がエクステントテーブル(実)5−1お
よびエクステントテーブル(仮想)5−2に存在するか
否かを検索し、存在した場合には該存在した回数を計数
するためにカウンタ(実)6−1あるいはカウンタ(仮
想)6−2を“′+1″インクレメントする。これによ
り、実キャッシュ対象領域あるいは仮想キャッシュ対象
領域がアクセスされた回数が夫々計数される。In the figure, reference numeral 13 denotes a target/non-target determining circuit, which is used to determine whether the address information requested for access is in the real cache target area or the virtual cache target area. The target/non-target determining circuit 13 selects the UNISO 1-register 9-1. Cylinder register 9-2
Then, it is searched whether or not the value corresponding to the address information read from the head register 9-3 exists in the extent table (real) 5-1 and the extent table (virtual) 5-2, and if it exists, the value corresponds to the address information read from the head register 9-3. The counter (actual) 6-1 or the counter (virtual) 6-2 is incremented by "'+1" to count the number of times the operation has been performed. As a result, the number of times the real cache target area or the virtual cache target area is accessed is counted.
図中14はハツシュ回路であって、アクセス要求先のデ
ータがキャッシュメモリ1−1に保持されているか否か
を判定するためのものである。該ハツシュ回路14は前
記ユニットレジスタ9−1゜シリンダレジスタ9−2お
よびへ・7ドレジスタ9−3から読み出したアドレス情
報に対応する値がハツシュテーブル15に記述されてい
るか否かを検索する。該ハツシュテーブル15には、キ
ャッシュメモリ1−1に保持されているデータのアドレ
スおよび前記仮想キャッシュ対象領域内であってかつヒ
ツトされたアドレスがLRUの形で記述されている。こ
のため、当該検索した結果、アクセス要求先のデータが
実動作を伴う実キャッシュ対象領域内のものである場合
には、その旨を磁気ディスク制御装置2−0.2−1に
通知すると共にカウンタ(実)6−3を“+1″インク
レメントする。一方、当該検索した結果、アクセス要求
先のデータが実動作を伴わない仮想キャッシュ対象領域
内のものである場合には、その旨を磁気ディスク制御装
置2−0.2−1に通知すると共にカウンタ(仮想)6
−4を“+1′インクレメントする。このように、実キ
ャッシュ対象領域あるいは仮想キャッシュ対象領域であ
ってかつキャッシュメモリ1−1あるいは仮想キャッシ
ュメモリに記憶されているデータがアクセスされた回数
。In the figure, reference numeral 14 denotes a hash circuit, which is used to determine whether or not the data to which an access request is made is held in the cache memory 1-1. The hash circuit 14 searches whether or not a value corresponding to the address information read from the unit register 9-1, cylinder register 9-2, and head register 9-3 is written in the hash table 15. In the hash table 15, addresses of data held in the cache memory 1-1 and hit addresses within the virtual cache target area are written in the form of LRU. Therefore, as a result of the search, if the data to which the access request is made is within the actual cache target area that involves actual operations, this is notified to the magnetic disk controller 2-0.2-1 and the counter is (Actual) Increment 6-3 by “+1”. On the other hand, as a result of the search, if the data to which the access request is requested is within the virtual cache target area that does not involve actual operation, this is notified to the magnetic disk controller 2-0.2-1 and the counter is (virtual) 6
-4 is incremented by "+1". In this way, the number of times data stored in the cache memory 1-1 or virtual cache memory in the real cache target area or virtual cache target area is accessed.
即ちヒツト回数を計数し、該ヒント回数を前述したカウ
ンタ(実)6−1およびカウンタ(仮想)6−2によっ
て計数された各領域のアクセス回数で除算することによ
り、いわゆるヒツト率をめることができる。そして、ア
クセス回数、ヒント回数およびヒ・7ト率等を考慮して
見掛は上のアクセスタイムを短縮するために使用すべき
領域を算出し、該領域が仮想キャッシュ対象領域である
場合には、該仮想キャッシュ対象領域を実キャッシュ対
象領域に切り換えると共に、実キャッシュ対象領域であ
ったものを仮想キャッシュ対象領域に切り換える。該切
り換えは例えば前記エクステントテーブル5−1.5−
2を格納した領域を指示するポインタの内容をマイクロ
プロセッサ11が入れ替えることによって行う。That is, the so-called hit rate is calculated by counting the number of hits and dividing the number of hints by the number of accesses to each area counted by the counter (actual) 6-1 and counter (virtual) 6-2. I can do it. Then, considering the number of accesses, the number of hints, the hit rate, etc., calculate the area that should be used to reduce the apparent access time, and if the area is the area targeted for virtual cache, , the virtual cache target area is switched to the real cache target area, and the real cache target area is switched to the virtual cache target area. For example, the switching may be performed using the extent table 5-1.5-
This is done by the microprocessor 11 replacing the contents of the pointer pointing to the area where 2 is stored.
第3図は複数の仮想キャッシュ対象領域を準備した場合
の実施例を示す。図中5−1.6ないし15は第2図図
示のものと同一あるいは停動のものである。FIG. 3 shows an embodiment in which a plurality of virtual cache target areas are prepared. In the figure, numerals 5-1.6 to 15 are the same as those shown in FIG. 2 or are stationary.
図中16はエクステント・テーブル・インデックスであ
って、前述した仮想キャッシュ対象領域を示すエクステ
ント・テーブル5−n(n=2゜3.4・・・)を複数
個設けたことによるページめくりを順次実行するための
ものである。該エクステント・テーブル5− nおよび
エクステント・テーブル・インデックス16を用いて複
数の仮想キャッシュ対象領域を設けたことによって、1
つの磁気ディスク装置3−0.3−1に仮想キヤ・ノシ
ュ対象領域を1つというように制約を受けることなく、
同一の磁気ディスク装置内で複数の領域に分割し、該分
割した各領域について前述したアクセス回数、ヒント回
数およびヒ・ノド率等の情報を夫々収集することが可能
となり、よりきめのこまかい制御が可能となる。この際
、各仮想キャッシュ対象領域毎にアクセス回数およびヒ
・ノド回数が図示カウンタ(仮想)6−2およびカウン
タ(仮想)6−4によって夫々計数され、夫々記憶され
る。Reference numeral 16 in the figure is an extent table index, which sequentially performs page turning by providing a plurality of extent tables 5-n (n=2°3.4...) indicating the virtual cache target areas mentioned above. It is for execution. By providing a plurality of virtual cache target areas using the extent table 5-n and the extent table index 16, one
without being constrained by having one virtual cache target area for one magnetic disk device 3-0.3-1.
It is now possible to divide the same magnetic disk device into multiple areas and collect information such as the number of accesses, number of hints, and hit-node rate mentioned above for each divided area, allowing for more fine-grained control. It becomes possible. At this time, the number of accesses and the number of accesses for each virtual cache target area are counted by the illustrated counter (virtual) 6-2 and counter (virtual) 6-4, respectively, and are stored.
尚、第2図および第3図図示カウンタ6−1ないし6−
4によって計数されたアクセス回数およびヒツト回数は
マイクロブロセ・ノサ11によって適宜5例えば1時間
毎に読み出されて、ヒ・ノド率等が算出されると共に、
必要に応じて実キヤ・ノシュ対象領域と所定の仮想キヤ
・ノシュ対象領域とを切り替えて、ディスク装置の見掛
は上のアクセスタイムを短縮するように制御している。In addition, the counters 6-1 to 6- shown in FIGS. 2 and 3
The number of accesses and the number of hits counted by 4 are read out by the microbrosé nosa 11 as appropriate 5, for example, every hour, and the hit rate etc. are calculated.
The actual cache nosh target area and the predetermined virtual cache target area are switched as necessary to control the disk device so as to shorten the apparent access time.
(発明の効果)
以上説明した如く2本発明によれば、ディスク・キャッ
シュ制御装置に実キャッシュ対象領域と仮想キャッシュ
対象領域とを設け、該両頭域をアクセスしたヒツト率等
を算出し、咳ヒント率等に基づき実キャッシュ対象領域
と任意の仮想キャッシュ対象領域とを自動的に切り替え
ているため。(Effects of the Invention) As explained above, according to the present invention, a disk cache control device is provided with a real cache target area and a virtual cache target area, and the hit rate etc. that accessed the both areas is calculated, and the cough hint This is because the real cache target area and any virtual cache target area are automatically switched based on the ratio, etc.
処理すべきジョブ等の変化に対応して磁気ディスク装置
の見掛は上のアクセスタイムを常に最小に保持すること
ができる。The apparent access time of the magnetic disk device can always be kept to a minimum in response to changes in jobs to be processed.
第1図は本発明が使用されるシステム構成図。
第2図は本発明の1実施例、第3図は本発明の他の実施
例を示す。
図中、1はディスク・キャッシュ制御装置、1−1はキ
ャッシュメモリ (CHM)、2−0.2−1は磁気デ
ィスク制御装置(DKC)、3−0゜3−1は磁気ディ
スク装置(DKU)、4−0゜4−1は中央処理装置(
CPU)、5−1.5−2.5−nはエクステント・テ
ーブル、6−1ないし6−4はカウンタ、7はインタフ
ェース、8はタグデコーダ、9−1はユニットレジスタ
、9−2はシリンダレジスフ、9−3はヘッドレジスタ
、10はエクステント・デコーダ、11はマイクロプロ
セッサ、12はコントロール・ストレジ(C3)、13
は対象/非対象判定回路、14はハツシュ回路、15は
ハツシュテーブル、16はエクステント・テーブル・イ
ンテ・ノクスを表す。
特許出願人 富士通株式会社
代理人弁理士 森1)寛(外1名)
湧 1 mFIG. 1 is a system configuration diagram in which the present invention is used. FIG. 2 shows one embodiment of the invention, and FIG. 3 shows another embodiment of the invention. In the figure, 1 is a disk cache controller, 1-1 is a cache memory (CHM), 2-0.2-1 is a magnetic disk controller (DKC), and 3-0°3-1 is a magnetic disk unit (DKU). ), 4-0°4-1 is the central processing unit (
5-1.5-2.5-n is an extent table, 6-1 to 6-4 are counters, 7 is an interface, 8 is a tag decoder, 9-1 is a unit register, 9-2 is a cylinder 9-3 is a head register, 10 is an extent decoder, 11 is a microprocessor, 12 is a control storage (C3), 13
14 represents a target/non-target determination circuit, 14 represents a hash circuit, 15 represents a hash table, and 16 represents an extent table index. Patent applicant Fujitsu Ltd. Representative Patent Attorney Hiroshi Mori (1 other person) Yu 1 m
Claims (1)
ッシュメモリに保持するディスク・キャッシュ制御装置
において、前記キャッシュメモリに記憶させるアドレス
領域を登録した実エクステント・テーブル部と、前記キ
ャッシュメモリに記憶させない仮想のアドレス領域を登
録した少なくとも1つの仮想エクステント・テーブル部
と、前記実エクステント・テーブル部あるいは仮想エク
ステント・テーブル部に登録されているアドレス領域の
データがアクセスされた回数を夫々計数するアクセスカ
ウンタと、前記キャッシュメモリあるいは仮想のキャッ
シュメモリに保持されているアドレス領域のデータがア
クセスされた回数を夫々計数するヒツトカウンタと、前
記アクセスカウンタおよび前記ヒツトカウンタの内容に
基づき前記実エクステント・テーブル部と前記仮想エク
ステント・テーブル部とを切り換える実/仮想エクステ
ント・テーブル切り換え部とを備えたことを特徴とする
ディスク・キヤ・7シユ制御装置。[Claims] Provided between a magnetic disk device and a host device. In a disk cache control device that stores a part of data stored in a magnetic disk device in a cache memory, there is a real extent table section that registers address areas to be stored in the cache memory, and a virtual extent table section that registers address areas to be stored in the cache memory. at least one virtual extent table section in which address areas are registered; and an access counter that counts the number of times data in the address area registered in the real extent table section or the virtual extent table section is accessed, respectively; a hit counter that counts the number of times data in an address area held in the cache memory or virtual cache memory is accessed; 1. A disk drive controller comprising: a real/virtual extent table switching section for switching between an extent table section and an extent table section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59036897A JPS60181853A (en) | 1984-02-28 | 1984-02-28 | Disc cache controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59036897A JPS60181853A (en) | 1984-02-28 | 1984-02-28 | Disc cache controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60181853A true JPS60181853A (en) | 1985-09-17 |
Family
ID=12482564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59036897A Pending JPS60181853A (en) | 1984-02-28 | 1984-02-28 | Disc cache controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60181853A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01177673A (en) * | 1988-01-08 | 1989-07-13 | Nec Corp | Document filing system |
-
1984
- 1984-02-28 JP JP59036897A patent/JPS60181853A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01177673A (en) * | 1988-01-08 | 1989-07-13 | Nec Corp | Document filing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5600817A (en) | Asynchronous read-ahead disk caching using multiple disk I/O processes adn dynamically variable prefetch length | |
JP3137554B2 (en) | Data transfer / management system and method | |
US6557081B2 (en) | Prefetch queue | |
US4972364A (en) | Memory disk accessing apparatus | |
JPH0147813B2 (en) | ||
JPH02281350A (en) | Cache memory management | |
JP2007011523A (en) | Data look-ahead method and computer system | |
JP2017117179A (en) | Information processing device, cache control program and cache control method | |
US7426644B1 (en) | System and method for handling device accesses to a memory providing increased memory access security | |
JPH04242848A (en) | System for controlling cache memory by running mode | |
US6865642B2 (en) | Method and apparatus for disk caching for an intermediary controller | |
JPS60181853A (en) | Disc cache controller | |
JP2943896B2 (en) | Computer system and disk data control method | |
JPS6014360A (en) | Disk cache controller | |
JPH0944315A (en) | Memory device and its method | |
JP2782842B2 (en) | Disk cache device | |
KR900006251B1 (en) | Magnetic disk controlling device | |
JPH07134634A (en) | Disk device | |
KR960008319B1 (en) | System equipped with processor and cache memory and method of controlling the said cache memory | |
JP3275833B2 (en) | Magnetic disk processing unit | |
JP2811678B2 (en) | Data processing device with cache memory | |
JPH01296334A (en) | Disk controlling system | |
JP3066623B2 (en) | Disk cache control method | |
JP2980327B2 (en) | Instruction processing unit | |
JPH04232548A (en) | System and method for processing cache memory |