JPS60181812A - Keyboard controller - Google Patents

Keyboard controller

Info

Publication number
JPS60181812A
JPS60181812A JP59035934A JP3593484A JPS60181812A JP S60181812 A JPS60181812 A JP S60181812A JP 59035934 A JP59035934 A JP 59035934A JP 3593484 A JP3593484 A JP 3593484A JP S60181812 A JPS60181812 A JP S60181812A
Authority
JP
Japan
Prior art keywords
repeat
key
logic
counter
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59035934A
Other languages
Japanese (ja)
Inventor
Yoshiaki Sagawa
寒川 善明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59035934A priority Critical patent/JPS60181812A/en
Publication of JPS60181812A publication Critical patent/JPS60181812A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To obtain a keyboard controller which can give an optimum interface to a system and an operator respectively by setting programmably the repeating speed for each key. CONSTITUTION:A processor unit 5 sets previously the repeating cycle value of a cursor key to a repeating cycle setting register 33 as a repeating cycle. The contents of the register 33 are loaded as the initial value of a repeat counter 34 after it is confirmed by a repeat key discriminating logic 32 that the pushed key is equal to the repeat key. Then the count-down operation of the counter 34 is started with the output of a timer 2. A code output logic 35 is started when the contents of the counter 34 is set at ''0''. In this case, if the cursor key is pushed continuously, the logic 35 produces a repeat code by the output of the logic 32 and delivers it to the unit 5.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、キー毎リピート速度を可変とするキーデート
制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a key date control device that makes the repeat speed for each key variable.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

従来、カーソルキーのようなリピート動作を伴なうキー
のリピート速度は、固定であり、又、どのリピートキー
もリピート速度が同じであった。ところで、例えば1ラ
イン表示のLCDで、ロールアップ、あるいはダウンの
動作と左右カーソル移動動作では、システム内における
処理速度が異なることは間知のとおりである。ところが
この処理速度が異なるにもかかわらず、い−ずれもリピ
ート速度が同じであったがために、速い方に合ハせると
システム処理が追従できず、キー人力情報が捨てられた
り、捷だ遅い方に合わせると、左右方向のカーソル移動
が遅くなり、第4レータに対しいらつきを生じさせるも
とになる。
Conventionally, the repeat speed of keys that involve repeat operations, such as cursor keys, has been fixed, and all repeat keys have the same repeat speed. By the way, it is well known that, for example, on a one-line display LCD, the processing speed within the system differs between a roll-up or down operation and a left/right cursor movement operation. However, even though these processing speeds are different, the repeat speed is the same in both cases, so when the faster one is combined, the system processing cannot keep up, resulting in key human input information being discarded or lost. If it is set to the slow side, the cursor movement in the left and right direction becomes slow, causing irritation to the fourth controller.

〔発明の目的〕[Purpose of the invention]

本発明は上述した欠点に鑑みてなされたものでを)す、
リピート速度をキー毎にプログラマブルに設定すること
により、システムとオ被レークに対しir)適なインタ
ーフェースを与えるキー日?−ド制御装置を提供するこ
とを目的とする。
The present invention has been made in view of the above-mentioned drawbacks.
Programmable repeat rate settings on a per-key basis provide an ir) suitable interface to the system and receiver? - The purpose of the present invention is to provide a control device.

〔発明の概要〕[Summary of the invention]

本げ1コ明は上記目的を実現するため、従来との極キー
ボード1lil制御装置が持つロジックに、更に、リピ
ートキー毎プロセ、サユニットにより、リピート周期が
設定されるレジスタを付加し、リピートカウンタが上記
レジスタに設定される値を初期値として得、タイマから
得られるリピートカウンタによって逐次値を更新し、該
カウンタの内容がある1直となったところでリピートコ
ードを生成しグロセソサユニ、トヘ出力する構成とした
In order to achieve the above purpose, the main point is to add a register in which the repeat cycle is set by the process and subunit for each repeat key to the logic of the conventional polar keyboard 1lil control device, and to create a repeat counter. obtains the value set in the above register as the initial value, updates the value sequentially by a repeat counter obtained from the timer, and when the contents of the counter reach a certain 1st shift, generates a repeat code and outputs it to the general manager. And so.

この様にリピート速度をプログラマブルにすることでシ
ステム及びオ被レークに灯し柔軟性の宣いインターフェ
ースを提供することが出来るO 〔発明の実施例〕 以下図面を使用して本発明に関し詳述する。
By making the repeat rate programmable in this way, it is possible to provide a flexible interface to the system and the server. .

第1図は本発明が実現される情報処理装置の構成例を示
すブロック図である。図において、1は、リピートキー
を含むキースイッチから成るキービードユニット(KB
)でアリ、キー、1?−ドコントローラ3を介してシス
テムパス6へ接続される。2は、上記リピートキーのリ
ピート周期、あるいはキーボードのスギャン間隔ヲ生成
するタイマー、且は、上記タイマー2から信号を得、上
記キービードユニット1をスキャンすると共にキーば一
ドユニット1からデータを受け、リピートキーであると
とを判別したり、ソフトウェアで必要とするコードに変
換したりするキーボードコントローラである。4は、本
装置の動作をコントロールするプログラムを記憶したり
、本装置内で作られたデータを記憶するメモリ、5は、
装置全体を制御するプロセッサユニット(CPU )で
あって、上記タイマー2キーd?−ドコントローラ3、
メモリ4はこのゾロセッサユニット5が持つパス6に共
通接続される。
FIG. 1 is a block diagram showing an example of the configuration of an information processing device in which the present invention is implemented. In the figure, 1 is a key bead unit (KB) consisting of a key switch including a repeat key.
) and ant, key, 1? - connected to the system path 6 via the card controller 3; 2 is a timer that generates the repeat cycle of the repeat key or the scan interval of the keyboard, and receives a signal from the timer 2, scans the key bead unit 1, and receives data from the key bead unit 1. This is a keyboard controller that determines whether a key is a repeat key or a repeat key, and converts it into the code required by software. 4 is a memory that stores programs that control the operation of this device and data created within this device;
A processor unit (CPU) that controls the entire device, and the timer 2 key d? - controller 3,
The memory 4 is commonly connected to the path 6 of this processor unit 5.

第2図は、第1図に示したキービードコントローラ正周
辺をさらに詳細に図示した本発明実施例である。図にお
いて、3ノはタイマー2出カケ受けて、ある一定周期で
キーピードユニット1のキーマトリクスをスキャンし、
押下式れたキーに対する入力を受け、そのコードを出力
するキースキャンロジックである。該キースキャンロジ
ック31によって生成される信号はリピートキー判断1
mノック32へ供給される。リピートキー判断ロジック
32は、上記キースキャンロジック3ノからキーデータ
を受けて、押下されたキーがリピートキーであるか否か
を判別するロジックである。該リピートキー判断ロジッ
ク32により生成される信号はプロセッサユニット5及
びリピートコード出力ロジック35へ供給される。
FIG. 2 is an embodiment of the present invention showing the key bead controller shown in FIG. 1 in more detail. In the figure, No. 3 scans the key matrix of keep unit 1 at a certain fixed period in response to the output of timer 2,
This is key scan logic that receives input for the pressed key and outputs the code. The signal generated by the key scan logic 31 is the repeat key judgment 1
It is supplied to the m knock 32. The repeat key determination logic 32 is a logic that receives key data from the key scan logic 3 and determines whether or not the pressed key is a repeat key. The signal generated by the repeat key determination logic 32 is supplied to the processor unit 5 and the repeat code output logic 35.

33は本発明より付加されるリピート周期設定レジスタ
である。リピート周期設定レジスタ33は、プロセッサ
ユニット5からの指示、あるいはあらかじめ本ロジック
内で設定された値により各リピートキーのリピート周期
が設定保持される。該リピート周期設定レジスタ33出
力はリピートカウンタ34へ供給される。リピートカウ
ンタ34はタイマ2からの出力を割数して、リピート周
期設定レジスタ33により定義されたある所定の値にな
った時にリピートコード出力ロジック15を起動する信
号を生成する。リピートコード出力ロジック35は、リ
ピートカウンタ34の一定周期の出力に対応して、各リ
ピートキーのリピートコードを出力するものである。
33 is a repeat cycle setting register added according to the present invention. The repeat cycle setting register 33 sets and holds the repeat cycle of each repeat key according to an instruction from the processor unit 5 or a value set in advance in this logic. The output of the repeat cycle setting register 33 is supplied to a repeat counter 34. The repeat counter 34 divides the output from the timer 2 and generates a signal that activates the repeat code output logic 15 when the divided value reaches a certain predetermined value defined by the repeat period setting register 33. The repeat code output logic 35 outputs a repeat code for each repeat key in response to the constant cycle output of the repeat counter 34.

以下、本発明の動作につき第1図、第2図を参照して詳
細に説明する。今、リピートキーの代聚例としてカーソ
ルキーを考える。タイマ2は常時動作しており、一定周
期で信号を出力し、その信号をキースキャンロジック3
1と、リピートカウンタ34に供給している。キースキ
ャンロジック31では、このタイマ2出方を使用して、
キーボードユニット1tl−構成するキーゼードマトリ
クス(図示せず)を常にスキャンしている。今、カーソ
ルキー゛口″を押下したとする。このときCC得られる
キースキャン情報とキーリターン情報とからカーソルキ
ー°“口”に対応したキーコードが出力される。リピー
トキー判断ロジック32では、上記出力がリピートキー
、すなわちこの場合、カーソルキーであることを判別す
るとともに、プロセッサユニット5へ通知し後の処理に
備える。
Hereinafter, the operation of the present invention will be explained in detail with reference to FIGS. 1 and 2. Now, consider the cursor key as an alternative example of the repeat key. Timer 2 is constantly operating and outputs a signal at regular intervals, which is then sent to key scan logic 3.
1 and is supplied to the repeat counter 34. In the key scan logic 31, using this timer 2 output method,
Keyboard unit 1tl - constantly scans the constituent keyboard matrix (not shown). Now, suppose that the cursor key "mouth" is pressed. At this time, the key code corresponding to the cursor key "mouth" is output from the key scan information and key return information obtained from the CC.The repeat key judgment logic 32 It is determined that the above output is a repeat key, that is, a cursor key in this case, and it is notified to the processor unit 5 in preparation for subsequent processing.

一方、プロセッサユニット5は、リピート周期としてあ
らかじめ、リピート周期設定レジスタ33にカーソルキ
ー日″のリピート周期1直を設定しておく。リピートキ
ー判断ロジック32にて、押下されたキーがリピートキ
ーであることが認識されるとリピート周期設定レジスタ
33の内容をリピートカウンタ34の初期値としてロー
ドし、タイマ2出力により、リヒートカウンタ340減
カウントが開始される。リピートカウンタ34の内容が
0“になったところで、コード出力ロジック35が起重
される。
On the other hand, the processor unit 5 sets the repeat cycle 1 shift of cursor key date in the repeat cycle setting register 33 in advance as the repeat cycle.The repeat key determination logic 32 determines that the pressed key is a repeat key. When this is recognized, the contents of the repeat cycle setting register 33 are loaded as the initial value of the repeat counter 34, and the reheat counter 340 starts decrementing by the timer 2 output.When the contents of the repeat counter 34 become 0" By the way, the code output logic 35 is raised.

この時、引続きカーソルキー”EI”が押下されていれ
ばリピートコード出力ロノノク35は、リピートキー判
断ロジック32出力より、リピートコードを生成し、さ
らにそれをプロセッサユニット5へ出力する。プロセッ
サユニット5は、リピート周期設定レジスタ33内容を
再びリピートカウンタ34の初期値としてロードし、リ
ピートカウンタ34の減カウント開始を指示する。尚、
リピートキーの周期が何種類かあれば、その種類の分だ
け、リピート周期設定レジスタ33を設けておくか、あ
るいは、都度プロセッサユニット5により、レジスタ内
容を更新することは言うまでもない。
At this time, if the cursor key "EI" continues to be pressed, the repeat code output rononok 35 generates a repeat code from the output of the repeat key judgment logic 32, and further outputs it to the processor unit 5. The processor unit 5 loads the contents of the repeat cycle setting register 33 again as the initial value of the repeat counter 34, and instructs the repeat counter 34 to start counting down. still,
If there are several types of repeat key cycles, it goes without saying that repeat cycle setting registers 33 are provided for each type, or the contents of the registers are updated by the processor unit 5 each time.

〔発明の効果〕〔Effect of the invention〕

以上説明の如く本発明忙よればキーの種類によって、リ
ピートの周期が異なるので、効率のよい操作が可能とな
る。又、リピートの周期をプログラム化することにより
、より柔軟性のあるキ一応答ができ、システム及びオイ
レータに最適なインターフェースを提供できる。
As described above, according to the present invention, the repeat cycle differs depending on the type of key, so efficient operation is possible. Furthermore, by programming the repeat cycle, more flexible key response can be achieved, providing an optimal interface for the system and oiler.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が使用される情報処理装置の構成例を示
すブロック図、第2図は本発明の実施911を示すブロ
ック図である。 3・・・キーホードコントローラ、31・・・キースキ
ャンロジック、32・・・リピートキー判断ロジック、
33・・・リピート周期設定レジスタ、34・・・リピ
ートカウンタ、35・・・リピートコート9出カロゾツ
ク。 出願人代理人 弁理士 鈴 江 武 章節1図 第2図
FIG. 1 is a block diagram showing a configuration example of an information processing apparatus in which the present invention is used, and FIG. 2 is a block diagram showing an implementation 911 of the present invention. 3...Keychain controller, 31...Key scan logic, 32...Repeat key judgment logic,
33...Repeat cycle setting register, 34...Repeat counter, 35...Repeat code 9 output count. Applicant's agent Patent attorney Takeshi Suzue Chapter 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] リピート機能を持ったキーを含むキーマトリクス構成の
キーボードユニットと、該キーボードユニットにおける
キーマトリクスのキースキャン間隔及びリピートキーの
リピート周期を生成出力するタイマと、該タイマから得
られる信号に基づき上記キー列?−ドユニットをスキャ
ンしてデータを得、リピートキーであることを判別する
第1のロジックと、リピートキー毎プロセッサ指示に基
づきリピート周期を示す値が設定されるレジスタと、該
レジスタの内容を初期呟として得、上記タイマから得ら
れる信号により逐次値が更新されるカウジタと、該カウ
ンタによる計数値が所定の値となったところでリピート
コードを生成し、上記プロセッザユニットへ出力する第
2のロジックとを具備することを特徴とするキーボード
制御装置。
A keyboard unit with a key matrix configuration including keys with a repeat function, a timer that generates and outputs the key scan interval of the key matrix and the repeat cycle of the repeat key in the keyboard unit, and the key string based on the signal obtained from the timer. ? - a first logic that scans the code unit to obtain data and determines that it is a repeat key; a register in which a value indicating a repeat cycle is set based on a processor instruction for each repeat key; and a register that initializes the contents of the register; a counter whose value is sequentially updated by a signal obtained from the timer, and a second logic which generates a repeat code when the counted value of the counter reaches a predetermined value and outputs it to the processor unit. A keyboard control device comprising:
JP59035934A 1984-02-29 1984-02-29 Keyboard controller Pending JPS60181812A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59035934A JPS60181812A (en) 1984-02-29 1984-02-29 Keyboard controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59035934A JPS60181812A (en) 1984-02-29 1984-02-29 Keyboard controller

Publications (1)

Publication Number Publication Date
JPS60181812A true JPS60181812A (en) 1985-09-17

Family

ID=12455850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59035934A Pending JPS60181812A (en) 1984-02-29 1984-02-29 Keyboard controller

Country Status (1)

Country Link
JP (1) JPS60181812A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61211720A (en) * 1985-03-18 1986-09-19 Sanyo Electric Co Ltd Repeat controlling system
JPS63317804A (en) * 1987-06-20 1988-12-26 Hioki Denki Kk Device containing function giving repeat processing to switch input
JPH01311312A (en) * 1988-06-10 1989-12-15 Ricoh Co Ltd Input device
JPH02102819A (en) * 1988-09-19 1990-04-16 Standard Prod Co:The Molding for car and manufacture thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61211720A (en) * 1985-03-18 1986-09-19 Sanyo Electric Co Ltd Repeat controlling system
JPS63317804A (en) * 1987-06-20 1988-12-26 Hioki Denki Kk Device containing function giving repeat processing to switch input
JPH01311312A (en) * 1988-06-10 1989-12-15 Ricoh Co Ltd Input device
JPH02102819A (en) * 1988-09-19 1990-04-16 Standard Prod Co:The Molding for car and manufacture thereof

Similar Documents

Publication Publication Date Title
US4609908A (en) Repeat control apparatus for a polling type serial interface keyboard apparatus
JPS60181812A (en) Keyboard controller
JPS62257524A (en) Display character output controller
JPS5265636A (en) Man machine interface type program unit
JPS5362946A (en) Data processor
JPS58192069A (en) Graphic japanese character learning machine
JPS6255186B2 (en)
JPH0816294A (en) Method and device for inputting character to information processor
JP2871787B2 (en) Integration counter
JPS5527919A (en) Time setting system
JPS6417129A (en) Control system for input/output interruption of virtual computer
JPS6148009A (en) Programmable controller
JPS6277666A (en) Buffer circuit
JPH01261718A (en) Keyboard for information processor
JPH07120166B2 (en) Sequence control device
JPH0697425B2 (en) Optimal error message automatic selection method
JPS61166631A (en) Microprogram control processor
JPS55140344A (en) Synchronization detection controlling system
JPS63170718A (en) Keyboard repeat controller
Bobkov Graphics protocol.
JPS62267855A (en) Character space setting system for document preparing device
JPS6346868B2 (en)
JPH0594559A (en) Keyboard input device equivalent system
JPH033019A (en) Timer
JPS6126165A (en) Input device of digital signal