JPS6015894A - Semiconductor memory - Google Patents

Semiconductor memory

Info

Publication number
JPS6015894A
JPS6015894A JP58122575A JP12257583A JPS6015894A JP S6015894 A JPS6015894 A JP S6015894A JP 58122575 A JP58122575 A JP 58122575A JP 12257583 A JP12257583 A JP 12257583A JP S6015894 A JPS6015894 A JP S6015894A
Authority
JP
Japan
Prior art keywords
transistor
initial
trs
transistors
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58122575A
Other languages
Japanese (ja)
Inventor
Yasuhiro Wakimoto
康裕 脇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58122575A priority Critical patent/JPS6015894A/en
Publication of JPS6015894A publication Critical patent/JPS6015894A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

PURPOSE:To attain the setting of an initial value efficiently in high speed by providing a difference to channel length of a transistor (TR) in the initial state after application of power supply to the initial setting by a program or resetting. CONSTITUTION:TRs 1-4 are formed respectively at a part where a diffusion region and polycrystalline silicon parts 4, 5 are crossed together. The channel length of the TRs 2 and 4 are shown respectively in L2 and L4. In the manufacture of an RAM cell, the channel lengths are formed differently so as to make threshold voltages Vth2 and Vth4 of the TRs 2 and 4 different from each other thereby setting the initial state of the RAM cell.

Description

【発明の詳細な説明】 囚 発明の技術分野 本発明は、メモリ特に初期状態を決定した半導体メモリ
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION TECHNICAL FIELD OF THE INVENTION The present invention relates to memories, particularly semiconductor memories with a determined initial state.

の)技術の背景と問題点 RAM(ランダム・アクセス・メモリ)のように電源オ
ン時の初期値が不定であるようなメモリにおいては、電
源がオンした後にリセットをかけて初期設定したり、あ
るいはプログラムによって初期設定することが一般に行
われている。しかし、マイクロコンピュータのような場
合には、電源がオンされ初めてメモリが周辺回路につな
がるのではなく、電源が入る以前にすでに周辺回路につ
ながれている場合が多い。このような場合、電源がオン
され、プログラムまたはリセットによって初期設定され
るまでに時間がかかるので、この間に不定の出力が発生
し、上記リセットが行われる才での間に周辺回路が非所
望な影響を受けることが生じる。このためにそのような
RAMで周辺回路の制御を行うような場合には、正確な
制御が期待できないという状態が発生し得る。
) Technology Background and Problems For memories such as RAM (random access memory) whose initial values are undefined when the power is turned on, it is necessary to reset the memory after the power is turned on, or to initialize the memory. Initial settings are generally performed by a program. However, in cases such as microcomputers, the memory is not connected to the peripheral circuits until the power is turned on, but is often already connected to the peripheral circuits before the power is turned on. In such a case, it takes time for the power to be turned on and initialized by a program or reset, so an undefined output is generated during this time, and the peripheral circuitry may be undesired while the above reset is being performed. Being affected occurs. For this reason, when controlling peripheral circuits using such a RAM, a situation may occur in which accurate control cannot be expected.

したがって、マイクロコンピュータに用いられるような
RAMやレジスタのようなメモリにおいては、電源がオ
ンされてからプログラムまたはリセットによって初期設
定されるまでの間をも保証してやることが必要となる。
Therefore, in memories such as RAM and registers used in microcomputers, it is necessary to guarantee the period from when the power is turned on until the initial settings are made by a program or reset.

(O発明の目的と構成 本発明の目的は、上述のような要求に答えるメモリを提
供することにあシ、このため本発明は、メモリセルを構
成する交差接続された一対のトランジスタの素子パラメ
ータを互いに異なるものとし、電源投入時の該メモリセ
ルの初期状態が特定の状態に定まる様にしたことを特徴
とするものである。
(Objective and Structure of the Invention The object of the present invention is to provide a memory that meets the above-mentioned requirements, and for this reason, the present invention provides a method for determining element parameters of a pair of cross-connected transistors constituting a memory cell. are different from each other, and the initial state of the memory cell when the power is turned on is determined to be a specific state.

[F])発明の実施例 以下、本発明を図面に基づいて説明する。[F]) Examples of the invention Hereinafter, the present invention will be explained based on the drawings.

第1図は、本発明メモリの一実施例を示すスタティック
RAMセルの基本フリップ・フロップを示す。このフリ
ップ・フロップは、MOSトランジスタT1およびT2
から成るインバータ1と、MOSl−ランジスタT3お
よびT4から成るインバータ2とから構成されている。
FIG. 1 shows the basic flip-flop of a static RAM cell representing one embodiment of the memory of the present invention. This flip-flop consists of MOS transistors T1 and T2
and an inverter 2 consisting of MOS transistors T3 and T4.

このクリップ・フロップにおいて、電源がオン、即ち電
源電圧VCCが上昇してくると、トランジスタT1およ
びT2はオンしているから、トランジスタT2およびT
4のいずれが先にオンするかによって、このフリップ・
フロップがどのような初期値を発生するかということが
決定される。通常は、トランジスタT2およびT4のチ
ャネル長に差は設ケラれていない、即ちアンバランスに
されていないので、どのような初期値を発生するかけ、
チャネル長のバラツキあるいは偶然の要素によって決定
される。
In this clip-flop, when the power is turned on, that is, when the power supply voltage VCC rises, transistors T1 and T2 are on, so transistors T2 and T
This flip depends on which of the four turns on first.
It is determined what initial value the flop will generate. Normally, there is no difference between the channel lengths of transistors T2 and T4, that is, they are not unbalanced, so what initial value is generated?
Determined by channel length variations or random factors.

しかし、本発明によれば、RAMを製造する段階におい
て、トランジスタT2およびT4のチャネル長に積極的
に差を設け、各トランジスタのしきい値電圧を異ならせ
ることによって必ず一定のトランジスタがオンするよう
にしている。
However, according to the present invention, at the stage of manufacturing the RAM, a difference is made between the channel lengths of the transistors T2 and T4, and the threshold voltage of each transistor is made different, so that a certain transistor is always turned on. I have to.

たとえば、トランジスタT2のチャネル長L2がトラン
ジスタT4のチャネル長L4よりも大きくなるように製
造すると、トランジスタT2のしきい値電圧Vth2は
トランジスタT4のしきい値電圧Vth4よシも大きく
なってトランジスタT2がオンしにくい状態となり、ト
ランジスタT4が先にオンすることとなる。トランジス
タT4がオンすると、トランジスタT3とT4とから構
成されるインバータ2がローレベルを出力し、トランジ
スタT1とT2とから構成されるインバータ1に正帰還
がかかつてトランジスタT4のオン状態はますます安定
することとなる。このようにして、フリップ・フロップ
は予め決められた初期値を有することができる。しかも
、この初期値を、後にプログラムまたはリセットによっ
て定められる初期値に一致させておけば、不定状態によ
る誤動作等を避けることができる。
For example, if the transistor T2 is manufactured so that the channel length L2 is larger than the channel length L4 of the transistor T4, the threshold voltage Vth2 of the transistor T2 becomes larger than the threshold voltage Vth4 of the transistor T4, and the transistor T2 becomes larger than the threshold voltage Vth4 of the transistor T4. The state is such that it is difficult to turn on, and the transistor T4 turns on first. When transistor T4 turns on, inverter 2 made up of transistors T3 and T4 outputs a low level, and positive feedback is generated to inverter 1 made up of transistors T1 and T2, making the on state of transistor T4 more and more stable. I will do it. In this way, the flip-flop can have a predetermined initial value. Moreover, by making this initial value match the initial value determined later by a program or reset, malfunctions due to undefined conditions can be avoided.

第2図は、上述のようなスタティックRAMセルの実際
のパターンを示す。この図は、1ビツトに相当する部分
のみを示し、図面を簡単にするため、ビットライン、ワ
ードライン、コンタクト、電極等は省略している。点線
で囲まれた部分3は拡散領域を示し、実線で囲まれた部
分4および5は多結晶ポリシリコン部分を示す。これら
拡散領域と多結晶ポリシリコ4b分と交差する部分(斜
線部分)に、トランジスタTI 、T2 、T3 、T
4がそれぞれ形成される。これらトランジスタは、第1
図に示すトランジスタに対応している。図中、トランジ
スタT2およびT4のチャネル長をそれぞれL2.L4
で示す。RAMセルの製造時に、こレラチャネル長に差
を設けて、各トランジスタT2bよびT4のしきい値電
圧Vth 2 、 Vth4を異ならせるようにするこ
とによって、このRAMセルの初期状態を設定すること
が可能になる0以上の説明では、トランジスタのチャネ
ル長を異ならせたがメモリセルな構成するトランジスタ
の他の素子パラメータを互いに異ならせて、フリップ・
フロップがアンバランスになる様にしても良い。またト
ランジスタの形成時にマスクパターンを変えて第3図の
C,Rを異らせるようにしてもよい。
FIG. 2 shows an actual pattern of static RAM cells as described above. This figure shows only a portion corresponding to one bit, and to simplify the drawing, bit lines, word lines, contacts, electrodes, etc. are omitted. A portion 3 surrounded by a dotted line represents a diffusion region, and portions 4 and 5 surrounded by a solid line represent polycrystalline silicon portions. Transistors TI, T2, T3, T
4 are formed respectively. These transistors
It corresponds to the transistor shown in the figure. In the figure, the channel lengths of transistors T2 and T4 are respectively L2. L4
Indicated by When manufacturing the RAM cell, the initial state of the RAM cell can be set by providing a difference in channel length and making the threshold voltages Vth 2 and Vth4 of each transistor T2b and T4 different. In the explanation of 0 or more that is possible, the channel length of the transistors is made different, but other element parameters of the transistors constituting the memory cell are made different from each other, and flip
It is also possible to make the flop unbalanced. Furthermore, C and R in FIG. 3 may be made different by changing the mask pattern when forming the transistor.

■ 発明の効果 上述したように、本発明メモリによれば、電源オン後か
らプログラムまたはリセットによる初期設定までの間の
初期状態を、トランジスタのチャネル長に差をもたせる
ことにより行うので、初期値設定を効率よく且つ高速で
行うことが可能となる。
■ Effects of the Invention As described above, according to the memory of the present invention, the initial state from the time the power is turned on until the initial setting by programming or resetting is established by creating a difference in the channel length of the transistors. can be carried out efficiently and at high speed.

また、チャネル長のアンバランスによシ設定される初期
状態を、プログラムまたはリセットによる初期状態に一
致させるので、年輩状態に基づく不安定性がなく、した
がってRAMやレジスタのようなメモリを有効に利用す
ることが可能となる。
In addition, since the initial state set due to channel length imbalance matches the initial state set by the program or reset, there is no instability due to the old state, and therefore memory such as RAM and registers can be used effectively. becomes possible.

特に本発明にかかるメモリはマイクロコンピュータ内の
レジスタ等に有効であり、マたシステムの起動時のみに
使用するプログラムを記憶するメモリとして使用すれば
、システム起動後にはそのプログラムが記憶されていた
領域を書替えて使用できるのでメモリの有効利用が可能
と彦る。
In particular, the memory according to the present invention is effective as a register in a microcomputer, and if it is used as a memory to store a program used only when the system is started, the memory where the program was stored will be used after the system is started. Since it can be rewritten and used, memory can be used effectively.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例であるR’AMセルを示す図
、策2図は第1図図示のRAMセルのパターンを示す図
である。第3図は他の実施例を示す。 図中、1および2はインバータ、3は拡散領域、4およ
び5は多結晶ポリシリコン部分、TI 、T2 。 T3 、T4はMOS)ランジスタをそれぞれ示す。 特許出願人 富士通株式会社 代理人弁理士 森 1) 寛(外1名)第1図 第3図
FIG. 1 is a diagram showing an R'AM cell according to an embodiment of the present invention, and FIG. 2 is a diagram showing a pattern of the RAM cell shown in FIG. FIG. 3 shows another embodiment. In the figure, 1 and 2 are inverters, 3 is a diffusion region, 4 and 5 are polycrystalline silicon portions, TI and T2. T3 and T4 represent MOS transistors, respectively. Patent applicant Fujitsu Ltd. Representative Patent Attorney Mori 1) Hiroshi (1 other person) Figure 1 Figure 3

Claims (1)

【特許請求の範囲】[Claims] メモリセルを構成する交差接続された一対のトランジス
タの素子パラメータを互いに異なるものとし、電源投入
時の該メモリセルの初期状態が特定の状態に定まる様に
したことを特徴とする半導体メモリ。
A semiconductor memory characterized in that a pair of cross-connected transistors constituting a memory cell have different element parameters so that the initial state of the memory cell when power is turned on is determined to be a specific state.
JP58122575A 1983-07-06 1983-07-06 Semiconductor memory Pending JPS6015894A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58122575A JPS6015894A (en) 1983-07-06 1983-07-06 Semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58122575A JPS6015894A (en) 1983-07-06 1983-07-06 Semiconductor memory

Publications (1)

Publication Number Publication Date
JPS6015894A true JPS6015894A (en) 1985-01-26

Family

ID=14839297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58122575A Pending JPS6015894A (en) 1983-07-06 1983-07-06 Semiconductor memory

Country Status (1)

Country Link
JP (1) JPS6015894A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5762729A (en) * 1993-08-31 1998-06-09 Nippon Light Metal Company Ltd. Aluminum alloy substrate for lithographic printing plate and process of producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5762729A (en) * 1993-08-31 1998-06-09 Nippon Light Metal Company Ltd. Aluminum alloy substrate for lithographic printing plate and process of producing same

Similar Documents

Publication Publication Date Title
US5566117A (en) Reliable self-refreshing operation in a dram type of semiconductor memory device
US6021067A (en) Circuit of sensing a fuse cell in a flash memory
JP2007109401A (en) Mode register and nonvolatile semiconductor memory apparatus
JPS62173692A (en) Semiconductor integrated circuit
JPS6015894A (en) Semiconductor memory
US5592416A (en) Electronic storage circuit
JPH0510758B2 (en)
JPS60111391A (en) Output circuit of semiconductor
JPS60170967A (en) Semiconductor integrated circuit
JPH0315350B2 (en)
JPS5836435B2 (en) semiconductor memory circuit
JP4068194B2 (en) MOS transistor and method for controlling potential of MOS transistor
KR19990015873A (en) Array power supply voltage generation circuit and sense amplifier driving method of semiconductor memory device
JPH10132909A (en) Method and circuit for setting various test modes using external pins, and device with the circuit
JPS5847795B2 (en) semiconductor storage device
JP3582974B2 (en) Semiconductor memory device
JP2003177147A (en) Voltage level detection circuit
JP2711856B2 (en) High voltage detection circuit for semiconductor memory and method of manufacturing the same
JP2002110814A (en) Semiconductor integrated circuit device and its manufacturing method
JPH06168591A (en) Semiconductor storage
JPH048668Y2 (en)
JP3019040B2 (en) Mask ROM
JP3159308B2 (en) Clock signal input buffer circuit
JPH0160792B2 (en)
JPH11224500A (en) Semiconductor memory