JPS60149272A - Data transmission method of display device - Google Patents

Data transmission method of display device

Info

Publication number
JPS60149272A
JPS60149272A JP59005389A JP538984A JPS60149272A JP S60149272 A JPS60149272 A JP S60149272A JP 59005389 A JP59005389 A JP 59005389A JP 538984 A JP538984 A JP 538984A JP S60149272 A JPS60149272 A JP S60149272A
Authority
JP
Japan
Prior art keywords
display
data
signals
unit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59005389A
Other languages
Japanese (ja)
Inventor
Yuji Watanabe
祐司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59005389A priority Critical patent/JPS60149272A/en
Priority to CA000471291A priority patent/CA1239468A/en
Priority to AU37291/85A priority patent/AU576807B2/en
Priority to KR1019850000065A priority patent/KR930007170B1/en
Priority to US06/689,599 priority patent/US4682239A/en
Priority to EP85300245A priority patent/EP0149550B1/en
Priority to DE8585300245T priority patent/DE3587110T2/en
Publication of JPS60149272A publication Critical patent/JPS60149272A/en
Priority to AU21537/88A priority patent/AU602236B2/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify the assembling and control processes of a display device as well as the transmission of signals by dividing many display cells every prescribed units to form a display unit containing those divided cells arrayed 2-dimensionally and transmitting continuously the drive data for each display unit. CONSTITUTION:The video signals supplied from a camera 101, a VTR102 and a tuner 103 are selected by an input changeover switch 104 and applied to a decoder 105 to deliver three primary color signals. These color signals are converted into digital signals by A/D converters 106R-106B, and scanning lines are converted into a prescribed number of pieces by memories 171R-171B and 172R-172B equivalent to a field. These outputs of conversion are selected by a data selector 108 and processed by a multiplexer 109 and an optical converter 110. Then many display cells are divided every prescribed units, and these divided cells are supplied continuously to horizontal arrays 401-403 of units arrayed 2-dimensionally. This simplifies the assembling and control processes of a display device as well as the transmission of signals.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多数の表示セルを2次元的に配列し、これら
の表示セルを夫々所望のデータで駆動して所望のi!!
!I像の表示を行うようにした表示装置のデータ伝送方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention arranges a large number of display cells two-dimensionally and drives each of these display cells with desired data to obtain a desired i! !
! The present invention relates to a data transmission method for a display device that displays an I image.

背景技術とその問題点 多数の表示セルを2次元的に配列し、これらの表示セル
を夫々所望のデータで駆動して所望の画像の表示を行う
ようにした表示装置が提案されている。
BACKGROUND ART AND PROBLEMS There has been proposed a display device in which a large number of display cells are two-dimensionally arranged and each of these display cells is driven with desired data to display a desired image.

このような装置に使用される表示セルとして、本願出願
人は先に以下のようなものを提案した。
As a display cell used in such a device, the applicant of the present application previously proposed the following.

第1図、第2図、第3図及び第4図は、夫々表示セルを
示すilE面図、そのA−A線上の断面図、そのB−B
線上の断面図及び1部破断とした斜視図を示す。同図中
、11)は前面パネル(l^)と背面板(Ill)と側
板(IC)からなるガラス管体を示し、このガラス管体
+11内に螢光体層からなる複数の螢光表示セグメント
(21((2R)、(2G)、(2B))と、各表示セ
グメントに対応する複数のカソード(K)((KR)、
(KG)、(KB))及び第1グリツド(制御電極)C
01)((、GIR)、(G IG )、(GIB))
と、共通の第2グリツド(加速電極(G2)が配される
。螢光表示セグメント(2)は前面パネル(1^)の内
面に螢光体層を被着して形成されるものであり、この場
合赤発光、緑発光、青発光の3つの螢光表示セグメント
(2R)(2G)、(2B)が形成される。具体的には
第5図に示すように前面パネル(l^)の内面に枠状に
導電層であるカーボン層(3)が印刷され、その枠状内
の各空所に対応して各表示セグメントとなる夫々赤の螢
光体層(2R) 、緑の螢光体層(2G)及び青の螢光
体層(2B)が一部カーボン層(3)上にまたがるよう
にして印刷によって形成され、その前面に中間1i (
41を介して例えばアルミニウムよりなるメタルバック
層(5)が被着形成される。この各螢光体層による表示
セグメント(2R)、(2G)、(2B)に夫々対向す
るように背面パネル(IB)の内側に夫々ワイヤカソー
ド(KR)、(KG)、(Ks)とその各ワイヤカソー
ド(KR)、(Kci )、(KR)に対向して夫々第
1グリツド(G IR)、(G IG )、(G IB
 )が配され、更に3つの第1グリツド(G IR)、
(G 1a )、(G hs )に共通に第2グリツド
(G2)が配置される。各ワイヤカソード(K)は例え
ばタングステンヒータの表面に電子放出物質となる炭酸
塩を塗布して形成される。
FIGS. 1, 2, 3, and 4 are a plane view showing the display cell, a sectional view taken along line A-A, and a line B-B.
A cross-sectional view along the line and a partially broken perspective view are shown. In the same figure, 11) indicates a glass tube consisting of a front panel (l^), a back plate (Ill), and a side plate (IC), and inside this glass tube +11 there are multiple fluorescent displays consisting of a phosphor layer. segments (21 ((2R), (2G), (2B)) and a plurality of cathodes (K) ((KR),
(KG), (KB)) and first grid (control electrode) C
01) ((, GIR), (G IG ), (GIB))
and a common second grid (acceleration electrode (G2)).The fluorescent display segment (2) is formed by depositing a phosphor layer on the inner surface of the front panel (1^). In this case, three fluorescent display segments (2R), (2G), and (2B) for red, green, and blue light are formed.Specifically, as shown in Fig. 5, the front panel (l^) A carbon layer (3), which is a conductive layer, is printed on the inner surface of the frame in the form of a frame, and a red phosphor layer (2R) and a green phosphor layer, which become each display segment, correspond to each empty space within the frame. A light layer (2G) and a blue phosphor layer (2B) are formed by printing so as to partially overlap the carbon layer (3), and an intermediate layer 1i (
A metal back layer (5) made of, for example, aluminum is deposited via 41. Wire cathodes (KR), (KG), and (Ks) are installed inside the back panel (IB) so as to face the display segments (2R), (2G), and (2B) formed by the phosphor layers, respectively. Opposite each wire cathode (KR), (Kci), (KR) are the first grids (GIR), (GIG), (GIB), respectively.
), and three first grids (GIR),
A second grid (G2) is arranged in common between (G 1a ) and (G hs ). Each wire cathode (K) is formed, for example, by coating the surface of a tungsten heater with carbonate, which is an electron-emitting substance.

各ワイヤカソード(KfL)、(KO)、(Kl )は
夫々背面パネル(IB)の両側に配置した一対の導電性
支持部(6)、(7)に架張される。一方の支持部(6
)はワイヤカソードの一端を固定するものであり、他方
の支持部(7)にはスプリング部(7a)が設けられて
このスプリング部(7a)に各ワイヤカソードの他端が
固定される。これによって温度上昇によ・ってワイヤカ
ソードが伸びても、その伸びをスプリング部(7a)に
よって吸収し、ワイヤカソードは弛むことがない。各第
1グリツド(G IR)、(G IG )、(G IB
 )は各ワイヤカソードに対向するように円筒面を有し
たかまぼこ状に形成され、その円筒面に長手方向に沿っ
て所定ピッチをおいて多数のスリット+81が設けられ
る。このスリット(8)はワイヤカソード(K)から放
射される電子の透過孔である。第2グリツド(G2)は
各第1グリツド(GIR)、(C; to )、(G 
1B )に対応した部分に第1グリツドのスリット(8
)と同じ対応位置にスリット(9)を形成して構成され
る。この場合第2グリツド(G2)のスリット部分(9
R)、(9G)、(9B)は各対応する第1グリツド(
G IR)、(G IG )、(’ G 111 )と
同心円的な円筒面を有するように構成することができる
。この場合にはワイヤカソードからの電子ビームが第1
グリツド及び第2グリツドのスリット(8)、(9)を
通過して直線的に放射され、スリットの長手方向に関し
て広げられる。一方、第2グリツドとしては第6図に示
す様にそのスリット(9)が形成される部分を水平に形
成してもよい。この時には電子ビームは点線(30”)
で示すように第2グリツドを透過してスリットの長手方
向に関して多少内側に曲げられるように放射される。
Each wire cathode (KfL), (KO), (Kl) is strung between a pair of conductive supports (6), (7) respectively arranged on both sides of the back panel (IB). One support part (6
) is for fixing one end of the wire cathode, and the other support part (7) is provided with a spring part (7a), and the other end of each wire cathode is fixed to this spring part (7a). As a result, even if the wire cathode stretches due to a rise in temperature, the stretch is absorbed by the spring portion (7a) and the wire cathode does not loosen. Each first grid (G IR), (G IG), (G IB
) is formed in a semicylindrical shape with a cylindrical surface facing each wire cathode, and a large number of slits +81 are provided on the cylindrical surface at a predetermined pitch along the longitudinal direction. This slit (8) is a hole through which electrons emitted from the wire cathode (K) can pass. The second grid (G2) is connected to each of the first grids (GIR), (C; to ), (G
1B) in the part corresponding to the slit (8) of the first grid.
) is formed by forming a slit (9) at the same corresponding position. In this case, the slit part (9) of the second grid (G2)
R), (9G), and (9B) are the corresponding first grids (
G IR ), (G IG ), and (' G 111 ) can be configured to have a concentric cylindrical surface. In this case, the electron beam from the wire cathode is
It radiates linearly through the grid and the slits (8), (9) of the second grid and is spread out in the longitudinal direction of the slits. On the other hand, as shown in FIG. 6, the second grid may have a horizontal portion where the slit (9) is formed. At this time, the electron beam is on the dotted line (30”)
As shown in the figure, the radiation passes through the second grid and is bent somewhat inward in the longitudinal direction of the slit.

一方、各螢光表示セグメント(2R)、(2G)1、、
? (2B)を囲むように導電性材よりなるセパレータ
a〔が配置される。このセパレータα〔は、カソードか
らの電子ビームが第1又は第2グリツド(G1)、(G
2)に当ってそれよりの2次電子(31) (第6図番
11G)が隣接する螢光表示セグメントを発光しないよ
うにこれを阻止するためのシールドと、夫々のワイヤカ
ソード(K)からの電子ビーム(30)が対応する螢光
表示セグメント(2)の全体に照射されるように電子ビ
ームを広げる作用いわゆる拡散レンズの形成とを兼ね、
同時に各螢光表示セグメントに高電圧例えば10k V
を与えるための給電手段としても用いられるものである
。このセパレータalは組立てに際してはガラス管体(
υの表面パネル(1^)と側板(IC)との間で支持さ
れフリットによって固定される。即ちセパレータ(Im
は第7図に示すように各螢光表示セグメントが囲まれる
ように3つに仕切られた棒状態をなして、その上端部の
一方の相対向する両側に夫々外方に突出する支持用爪(
11)が設けられ、更に他方の相対向する両側に夫々高
圧(アノード電圧)を供給するためのアノードリード(
12)が導出される。
On the other hand, each fluorescent display segment (2R), (2G) 1,
? A separator a made of a conductive material is arranged to surround (2B). This separator α is such that the electron beam from the cathode is connected to the first or second grid (G1), (G
2), a shield is provided to prevent the secondary electrons (31) (No. 11G in Figure 6) from emitting light from the adjacent fluorescent display segments, and a shield is provided from each wire cathode (K). The electron beam (30) serves to spread the electron beam so that the entire corresponding fluorescent display segment (2) is irradiated, and to form a so-called diffusion lens.
At the same time a high voltage e.g. 10kV is applied to each fluorescent display segment.
It is also used as a power supply means to provide power. When assembling this separator al, the glass tube body (
It is supported between the front panel (1^) of υ and the side plate (IC) and fixed by a frit. That is, the separator (Im
As shown in FIG. 7, each fluorescent display segment is surrounded by a bar partitioned into three parts, and one of the upper ends of the bar has supporting claws protruding outward from each other on opposite sides. (
11) are provided, and further anode leads (
12) is derived.

またセパレータの側部には位置決め用の弾性屈曲片(1
3)が切起される。従って、セパレータ顛をガラス管体
の側板(IC)内に上方より挿入した時、第8し1に示
すように丁度支持用爪(11)が側板(IC)の上礒血
に当接してセパレータが支持されると同時に、屈曲部(
13)が側板(IC)内壁に当接してセパレータが中央
に位置するようになされる。更にこのセパレータ顛の上
端部には内方に折曲する突部(14)が設けられ、その
突部(I4)の面に突起(15)が設けられる。この突
起(15)はセパレータaIを側板(IC)内に収納し
、側板(IC)上に表面パネル(IA)を重ね合わせて
封止する時に丁度カーボン層(3)に接触する(第9図
参照)。
Also, on the side of the separator there is an elastic bending piece (1 piece) for positioning.
3) is excised. Therefore, when the separator frame is inserted into the side plate (IC) of the glass tube body from above, the supporting claw (11) just comes into contact with the upper hemorrhoid of the side plate (IC), as shown in No. 8 and 1, and the separator is removed. is supported, and at the same time the bent part (
13) is brought into contact with the inner wall of the side plate (IC) so that the separator is located at the center. Further, a protrusion (14) bent inward is provided at the upper end of the separator frame, and a protrusion (15) is provided on the surface of the protrusion (I4). This protrusion (15) comes into contact with the carbon layer (3) just when the separator aI is housed in the side plate (IC) and the front panel (IA) is overlaid and sealed on the side plate (IC) (Fig. 9). reference).

これによってアノードリード(12)よりの高圧が各螢
光表示セグメント(2R)、(2G)、(2B)に共通
に供給されるようになる0組立てられた状態において、
高圧が印加されるアノードリード(12)は表面パネル
(IA)と側板(IC)の上端面との間の封止部を通っ
て外部に導出される。又、ワイヤカソード(K)のリー
ド、第1グリツド(G1)のリード、第2グリツド(G
2)のリードは夫々背面板(IB)と側板(IC)の下
端面との間の封止部を通って外部に導出される。なお、
カソード(K)、第1グリツド(G1)及び第2グリツ
ド(G2)の各リードは支持を兼ねるために複数本ずつ
導出される。例えば各第1グリツド(G IR)、(G
 1a )、(G 111 )は夫々両面に2本ずつ合
計4本ずつのリード(16Gz )、(17Gt )、
(18Gt )が導出される。又第2グリツド(G2)
は背面パネルの四隅部に対応するように4本のリード(
19G2 )が導出される。又、カソード(K)のリー
ド(20F)は各両支持部材(6)、(刀より夫々複数
本ずつ左右に導出される。そして各カソードのリード(
20F)は夫々支持部材(6)及び(7)毎に共通接続
され、又容箱1グリッド(G1) 、第2グリツド(G
2)も夫々対応したリードが共通接続される。
This allows the high voltage from the anode lead (12) to be commonly supplied to each fluorescent display segment (2R), (2G), (2B) in the assembled state.
The anode lead (12) to which high voltage is applied is led out through the sealing portion between the front panel (IA) and the upper end surface of the side plate (IC). In addition, the wire cathode (K) lead, the first grid (G1) lead, and the second grid (G
The leads of 2) are guided to the outside through the sealing portion between the back plate (IB) and the lower end surface of the side plate (IC). In addition,
A plurality of leads of each of the cathode (K), first grid (G1), and second grid (G2) are led out in order to also serve as support. For example, each first grid (GIR), (G
1a), (G 111) have two leads on each side for a total of four leads (16Gz), (17Gt),
(18Gt) is derived. Also, the second grid (G2)
has four leads (
19G2) is derived. Also, a plurality of leads (20F) of the cathode (K) are led out to the left and right from each of the supporting members (6), respectively.
20F) are commonly connected to each supporting member (6) and (7), and the container box 1 grid (G1) and the 2nd grid (G
In 2), the corresponding leads are commonly connected.

ガラス管体(1)は前面パネル(IA)と側板(IC)
と背面板(IB)を相互にフリッ) (22)で封止し
て構成される。背面板(Ill>には排気用のチップオ
フ管(21)がフリットで固定される。
The glass tube body (1) has a front panel (IA) and a side panel (IC).
and the back plate (IB) are sealed with each other by flipping (22). A tip-off pipe (21) for exhaust is fixed to the back plate (Ill) with a frit.

次に斯る構成の動作を説明する。赤、緑及び青の各色の
螢光表示セグメント(2R)、(2G)、(2B)には
アノードリード(12)を通じて例えば10k V程度
のアノード電圧が供給される。又容箱1グリッド(G 
IR)、(G IG )、(G 1B )には夫々例え
ばO■〜30Vの電圧が印加され又、第2グリツド(G
2)には例えば300Vの電圧が印加される。ワイヤカ
ソード(KR)、(Ko )、(KB)は1本当り60
〜70mW程度である。この構成においてはアノード側
と@2グリッド(G2)は電圧が固定されており、第1
グリツド(G1)に与える電圧によって選択的にオン、
オフ表示するものである。即ち第1グリツド(G1)に
0■が印加された時にはカソード(K)からの電子ビー
ムがカットオフされて、その対応する表示セグメント(
2)は発光表示されない。そして第1グリツド(G1)
に例えば30Vが印加されるとカソード(K)からの電
子ビームは第1グリツド(G1)を通り第2グリツド(
G2)で加速されて対応する表示セグメント(2)の螢
光体を叩きこれを発光表示させる。
Next, the operation of such a configuration will be explained. An anode voltage of, for example, about 10 kV is supplied to the red, green, and blue fluorescent display segments (2R), (2G), and (2B) through the anode lead (12). Matata box 1 grid (G
IR), (G IG ), and (G 1B ) are each applied with a voltage of, for example, 0~30V, and the second grid (G
For example, a voltage of 300V is applied to 2). Wire cathode (KR), (Ko), (KB) is 60 per wire.
It is about 70 mW. In this configuration, the voltage on the anode side and @2 grid (G2) is fixed, and the
Selectively turned on by voltage applied to grid (G1),
It should be displayed off. That is, when 0■ is applied to the first grid (G1), the electron beam from the cathode (K) is cut off, and the corresponding display segment (
2) is not displayed with light emission. And the first grid (G1)
For example, when 30V is applied to the
G2) and hits the phosphor of the corresponding display segment (2) to cause it to emit light.

この時第1グリツド(G1)に印加する電圧(30V)
のパルス幅(印加時間)を制御することにより発光輝度
が制御される。そして第6図で示すようにカソード(K
)からの電子ビームはセパレータαωによって広げられ
て表示セグメント(2)の全面に照射される。又、カソ
ードからの電子ビームが第1グリツド、第2グリツドに
当り第1グリツド、第2グリツドからの2次電子(31
)が発生するが、この2次電子(31)はセパレータa
lによって阻止されて隣接する表示セグメント(2)を
叩くことがない。この様にして第1グリツドの電圧を選
択的に制御することによって各表示セグメント(2R)
、(2G)、(2B)が選択的に高輝度で発光表示され
るものである。
At this time, the voltage (30V) applied to the first grid (G1)
Emission brightness is controlled by controlling the pulse width (application time) of . Then, as shown in Figure 6, the cathode (K
) is spread by the separator αω and irradiated onto the entire surface of the display segment (2). Also, the electron beam from the cathode hits the first grid and the second grid, and the secondary electrons (31
) is generated, but this secondary electron (31) is transferred to the separator a
l prevents hitting the adjacent display segment (2). By selectively controlling the voltage of the first grid in this manner, each display segment (2R)
, (2G), and (2B) are selectively displayed with high luminance.

この螢光表示セル(40)では、全体が薄型に構成され
、しかもカソード、各第1グリツド、第2グリツド等の
低電圧側のリードはガラス管体(1)の背面板(IB)
側より導出され、高圧側のアノードリード(12)は前
面パネル(IA)側より導出されるので、放電、配線時
の危険が回避され、安定した発光表示が得られる。
This fluorescent display cell (40) has a thin structure as a whole, and the leads on the low voltage side of the cathode, the first grid, the second grid, etc. are connected to the back plate (IB) of the glass tube (1).
Since the anode lead (12) on the high-voltage side is led out from the front panel (IA) side, dangers during discharge and wiring are avoided, and a stable light-emitting display can be obtained.

そして、特に各螢光表示セグメント(2)を囲むように
アノード電圧が印加されたセパレータ(101が配され
るので、このセパレータα〔によって拡散レンズが構成
され、第1グリツド(G1)だけ曲率をもたせ、第2グ
リツド(G2)は平坦であっても(第6図の場合)カソ
ード(K)からの電子ビームは横方向(スリット方向)
に拡がり、表示セグメント(2)の全面に照射される。
In particular, since a separator (101) to which an anode voltage is applied is arranged so as to surround each fluorescent display segment (2), a diffusing lens is constituted by this separator α, and the curvature is reduced by the first grid (G1). Even if the second grid (G2) is flat (in the case of Figure 6), the electron beam from the cathode (K) is lateral (slit direction).
The light spreads over the entire surface of the display segment (2).

同時にセパレータ側によって、第1グリツド又は第2グ
リツドからの2次電子が阻止され、カットオフされた隣
接の表示セグメントを発光させることがない。
At the same time, secondary electrons from the first grid or the second grid are blocked by the separator side and do not cause the adjacent cut-off display segments to emit light.

尚、カラー表示を行なう場合(例えば9300°糸白色
画面の場合)輝度混合比は青が約7%、赤が約13%、
緑が約80%である。又、ワイヤカソードを電子源とし
て使用する時、寿命をもたせるために温度制限領域で使
用する場合が多い。そのために緑のカソードを他のカソ
ードよりも発光輝度を上げるためにはカソードの本数を
増やすことで解決できる。例えば緑のカソード(Ka)
を2本にし赤、青用のカソード(KR)及び(KB)は
各1本とする。これによって例えば緑の総電子量は他の
赤、青のそれよりも多くなりカラー表示が可fiIとな
る。面、当然他の赤及び青のカソードも複数本用いるこ
とによって寿命を長くする効果がある。この様に緑のカ
ソードの本数を他より増すことによって輝度を上げるこ
とができ良好なホワイトバランスを得ることができる。
In addition, when performing color display (for example, in the case of a 9300° white screen), the brightness mixing ratio is approximately 7% for blue, approximately 13% for red,
Approximately 80% is green. Furthermore, when a wire cathode is used as an electron source, it is often used in a temperature restricted region in order to extend its life. Therefore, in order to increase the luminance of the green cathode compared to other cathodes, it is possible to solve this problem by increasing the number of cathodes. For example, the green cathode (Ka)
Two cathodes are used, and one each for red and blue cathodes (KR) and (KB). As a result, the total amount of electrons for green, for example, becomes larger than those for red and blue, making color display possible. Of course, using a plurality of other red and blue cathodes also has the effect of lengthening the life. In this way, by increasing the number of green cathodes compared to the others, the brightness can be increased and a good white balance can be obtained.

このことはカソードに対して無理なローディングがかか
らず螢光表示セルの寿命を長くすることができる。実際
は2本を0.8〜11程度離して取り付けるものであり
、電子放出量は電子反発効果のために1本の時の2倍に
はならないが7割〜8割の増加は期待できる。尚、緑の
輝度を上げるためにはカソードの本数を増すかわりに例
えば螢光体層の面積を赤及び青のそれよりも広くするこ
とで達成することもできる。
This eliminates excessive loading of the cathode and can extend the life of the fluorescent display cell. In reality, two wires are installed at a distance of about 0.8 to 11, and although the amount of electron emission will not be twice that of one wire due to the electron repulsion effect, it can be expected to increase by 70 to 80 percent. Incidentally, instead of increasing the number of cathodes, increasing the brightness of green can also be achieved by, for example, making the area of the phosphor layer wider than that of red and blue.

又、ワイヤカソードは温度制限領域で使用するために即
ちオキサイドカソードのカソードローディングを数十分
の−で使用し赤く見えない様にしているために1本当り
のカソードからの電子放出量は少ない。これを解決する
方法としては例えばタングステンワイヤを螺旋状にまい
て実質的にオキサイドの表面積を増加させることが考え
られるけれども螺旋の長さが長い場合にはカソードの弛
み或いは振動等が発生ずる恐れがある。この様な点を考
えてワイヤカソードとしては第10図及び第11図に示
す様な構成が考えられる。この例では商温材料である例
えばタングステン、モリブレン等の芯線(35)を設け
、この芯線(35)の表面にへ1203等の絶縁物(3
6)を被着し、その上にヒータとなるタングステン線(
37)を螺旋状に巻き、Il!ll!旋状部分に電子放
出物質(38)例えば炭酸塩を吹き付は或いは電着等で
付着させて直熱型のカソード(34)を構成する。この
場合、芯線(35)はその両端が夫々一方の支持部(6
)と他方の支持部(7)のスプリング部(7a)にスポ
ット溶接等で固着され、張力がかけられた状態で架張さ
れ、タングステン線は一方の支持部(6)と他方の第2
の支持部(6′)間にスポット溶接等で固着される。
In addition, since the wire cathode is used in a temperature-limited region, that is, the cathode loading of the oxide cathode is used at a temperature of several tens of minutes, so that it does not appear red, the amount of electrons emitted from each cathode is small. One possible solution to this problem is, for example, to wind a tungsten wire in a spiral to substantially increase the surface area of the oxide, but if the length of the spiral is long, there is a risk that the cathode may loosen or vibrate. be. Taking these points into consideration, the wire cathode can be constructed as shown in FIGS. 10 and 11. In this example, a core wire (35) made of a commercial temperature material such as tungsten or molybrene is provided, and an insulating material (35) such as 1203 is provided on the surface of this core wire (35).
6) and a tungsten wire (
37) into a spiral, and Il! ll! An electron emitting substance (38) such as carbonate is deposited on the spiral portion by spraying or electrodeposition to form a directly heated cathode (34). In this case, the core wire (35) has both ends connected to one support portion (6).
) and the spring part (7a) of the other support part (7) by spot welding, etc., and are stretched under tension.
The support part (6') is fixed by spot welding or the like.

この構成では絶縁物(36)を付着させた芯線(35)
上にIl!ll旋状にカソードを巻き付けその芯線(3
5)をスプリング部で架張することによって螺旋間のシ
ョート、螺旋部分の熱的変形等の問題点を取り除くこと
ができる。そして実質的なオキサイド表面積が増加し、
また、第11図に示すようにカソードの両端と中央との
温度差も少なくなり均一な温度分布領域(A)が広くな
ることと相俟って電子放出量の増加が図られ、従って全
体として1本当りのカソードからの許容電流量の増加を
図ることができる。曲線(1)は温度分布を示す。
In this configuration, the core wire (35) has an insulator (36) attached to it.
Il on top! ll Wrap the cathode in a spiral shape and connect its core wire (3
By stretching 5) with a spring part, problems such as short-circuit between the spirals and thermal deformation of the spiral parts can be eliminated. and the substantial oxide surface area increases,
In addition, as shown in Figure 11, the temperature difference between both ends and the center of the cathode is reduced, and the uniform temperature distribution area (A) becomes wider, which together with the aim of increasing the amount of electron emission. It is possible to increase the allowable current amount from each cathode. Curve (1) shows the temperature distribution.

このようにして表示セルが形成される。そしてこの場合
に、複数の螢光表示セグメントを夫々取り囲むように表
示セグメントと同じ高圧が供給されるセパレータを配し
たことにより、拡散レンズが形成され、カソードからの
電子ビームが横方向に広がって表示セグメントの全面に
照射される。
In this way, display cells are formed. In this case, by arranging separators that are supplied with the same high voltage as the display segments so as to surround each of the multiple fluorescent display segments, a diffusion lens is formed, and the electron beam from the cathode spreads laterally to display the display. The entire surface of the segment is irradiated.

従って高輝度の発光表示が得られる。またセパレータに
よって、制御電極又は加速電極からの2次電子が阻止さ
れカットオフされた隣接の表示セグメントを発光させる
−ことがなく、安定した発光表示が行える。
Therefore, a high-intensity luminescent display can be obtained. In addition, the separator blocks secondary electrons from the control electrode or the accelerating electrode and prevents the cut-off adjacent display segment from emitting light, allowing stable light-emitting display.

さらに上述の表示セルを用いて表示装置を形成する場合
には以下のようにされる。
Furthermore, when forming a display device using the above-described display cell, the following procedure is performed.

すなわち、上述した様な表示セル(40)は第12図に
示すようにユニットケース(4I)に複数個例えば縦6
×横4 = 24(11i1組込まれて1つのユニット
が構成される。ところでこの複数の表示セルをユニット
ケースに組込む時には樹脂等でモールドし固定すること
が行なわれる。しかしながらこの表示セルのアノード電
圧が10k V程度と高いために固定が不完全であると
表面側の汚れ等を取るために表面から力が加わると剥れ
る恐れがある。又、経時変化で同様な故障が考えられる
。従って表示セルを確実にユニットケースに固定する必
要がある。このために表示セル(40)としてはそのガ
ラス管体(1)の全面パネル(IA)が側板(IC)よ
りも外方に張り出す様に形成する。この場合第13図A
に示す様に全周に亘って張り出してもよく或いは第13
図Bに示す様に一方向のみ張り出す様にしてもよい。一
方、ユニットケース(41)は第14図に不ず様にその
前面板(42)に表示セル(40)が臨む複数、この場
合24個の窓孔(43)を設け、その各窓孔(43)の
縁部裏面に表示セルの全面パネル(IA)の周辺部が嵌
合される段部(44)を形成して構成する。そして、表
示セル(40)をその前向パネル(、IA)がユニット
ケースの透孔(43)に臨むように前面板(42)の裏
面にはめ込んで裏面より樹脂モード等の固定部材(45
)によって固定する。この時前面パネル(1八)が外方
に張り出しているためにこの張り出し部(50)におい
て固定部材(45)とユニットケースの前面板(42)
間で挟持され全体として表示セル(40)がユニットケ
ース(41)に強固に固定される。又、必要に応じて第
15図及び第16図に示すように軸(52)を中心に回
動自在の係止片(53)を設けて、ごの係止片(53)
とユニットケースの前面板(42)間で表示セルの前面
パネル(1八)の張り出し部(50)を挟持する。その
後樹脂モード等で固定すれば更に確実な固定ができる。
That is, as shown in FIG. 12, a plurality of display cells (40) as described above are arranged in a unit case (4I), for example, six vertically.
× horizontal 4 = 24 (11i1 are assembled to form one unit. By the way, when these plural display cells are assembled into a unit case, they are molded and fixed with resin etc. However, the anode voltage of this display cell is Since the voltage is about 10kV, if the fixation is incomplete, there is a risk that it will peel off when force is applied from the surface to remove dirt etc.Also, similar failures may occur due to deterioration over time.Therefore, the display cell It is necessary to securely fix the display cell (40) to the unit case.For this purpose, the display cell (40) is formed so that the entire panel (IA) of the glass tube body (1) protrudes outward from the side panel (IC). In this case, Figure 13A
It may extend all the way around as shown in
As shown in Figure B, it may be made to project only in one direction. On the other hand, as shown in FIG. 14, the unit case (41) is provided with a plurality of window holes (43), 24 in this case, through which the display cells (40) face on its front panel (42), and each of the window holes ( A stepped portion (44) into which the peripheral portion of the entire surface panel (IA) of the display cell is fitted is formed on the back side of the edge of the display cell (43). Then, the display cell (40) is inserted into the back side of the front plate (42) so that its front panel (IA) faces the through hole (43) of the unit case, and the fixing member (45) such as resin mode is inserted from the back side.
) to fix it. At this time, since the front panel (18) protrudes outward, the fixing member (45) and the unit case front plate (42)
The display cell (40) as a whole is firmly fixed to the unit case (41) by being sandwiched therebetween. In addition, if necessary, as shown in FIGS. 15 and 16, a locking piece (53) that is rotatable around the shaft (52) is provided, and the locking piece (53)
The projecting portion (50) of the front panel (18) of the display cell is held between the front panel (42) of the unit case and the front panel (42) of the unit case. After that, you can fix it even more securely by fixing it in resin mode or the like.

また、高輝度の表示セルであるために螢光体層の塗布さ
れた前面パネル側は冷却する必要がある。このため表示
セルをユニットケースに装着する時にユニットケースの
前面板(42)の段部(44)と前面パネル(1^)と
の間に例えばシリコンゴム等のバッキング(54)を介
装し、更に前面に例えばポリカーボネート等よりなる透
明板(55)を配し、この透明板(55)と前面パネル
(1^)とユニットケースの窓孔(43)で形成される
空間に冷却液(56)を充填させる。勿論この時ユニッ
トケースの前面板(42)には各窓孔(43)に連通ず
る冷却液導入溝(57)が設けられる。あるいはファン
を設けて空冷してもよい。
Furthermore, since the display cell has high brightness, the front panel side coated with the phosphor layer needs to be cooled. For this reason, when attaching the display cell to the unit case, a backing (54) made of silicone rubber or the like is interposed between the step (44) of the front plate (42) of the unit case and the front panel (1^). Furthermore, a transparent plate (55) made of, for example, polycarbonate is placed on the front, and a cooling liquid (56) is placed in the space formed by this transparent plate (55), the front panel (1^), and the window hole (43) of the unit case. Fill it with. Of course, at this time, the front plate (42) of the unit case is provided with coolant introduction grooves (57) that communicate with the respective window holes (43). Alternatively, a fan may be provided for air cooling.

更にこのユニットを多数配列することによって巨大画像
の表示装置が形成される。すなわち上述のユニットを例
えば縦7×横5−35個組合せてブロックを形成し、こ
のブロックを横5個並べてサブモジュールを形成し、こ
のサブモジュールを縦9×横4−36個組合せる。これ
によって例えば縦25m×横40mの大型表示装置を形
成することができる。尚この場合のセルの総数は、 36x 5 x 35x 24= 151.20tMで
ある。又、画素数はこれの3倍の約45万個である。
Furthermore, by arranging a large number of these units, a giant image display device can be formed. That is, the above-mentioned units are combined, for example, 7 vertically by 5-35 horizontally to form a block, 5 blocks are arranged horizontally to form a sub-module, and these sub-modules are combined 9 vertically by 4-36 horizontally. As a result, a large display device measuring, for example, 25 m in length x 40 m in width can be formed. Note that the total number of cells in this case is 36 x 5 x 35 x 24 = 151.20 tM. Furthermore, the number of pixels is approximately 450,000, which is three times this number.

又、第17図は装置の全体の正面図(A)及び断面図(
B)を示す。この全体は例えば高さ42m。
In addition, Fig. 17 shows a front view (A) and a cross-sectional view (A) of the entire device.
B) is shown. This whole thing is, for example, 42 meters high.

幅47mの建築物であって、この建築物の上部は表示部
とされ、この部分に各階の高さが2,688mの9階分
の階床が設けられる。この各階床にサブモジュールが横
に4個ずつ設けられる。又、下部には催事用の舞台、控
室あるいは表示及び舞台の運営のための中央制御室等が
設けられる。
The building has a width of 47 m, and the upper part of the building is used as a display area, and this part has nine floors with each floor having a height of 2,688 m. Each floor is provided with four submodules horizontally. In addition, a stage for special events, a waiting room, and a central control room for display and operation of the stage are provided at the bottom.

このようにして表示装置が形成される。そしてこの場合
に、上述のように例えば24個の表示セルでユニットを
構成し、このユニットを用いて組立てを行うようにした
ので、装置の取扱いが簡便になり、組立ても容易になる
。尚ユニットは、上述の例で縦横が約400111に構
成されている。
A display device is thus formed. In this case, as described above, the unit is configured with, for example, 24 display cells, and this unit is used to perform the assembly, which makes the device easy to handle and easy to assemble. In the above example, the unit has a length and width of about 400111.

ところがこの装置において、各表示セルの表示信号の伝
送を行う場合に、約45万個の画素に対してこれを並列
に行うのは不可能である。そこで走査方式にて伝送を行
うことになるが、上述のようにユニット構成にされてい
るために、従来のライン順次の走査では各ユニット間の
横方向の接続が多く必要となり、設置等の作業が極めて
煩雑になる。
However, in this device, when transmitting display signals for each display cell, it is impossible to transmit the display signals for approximately 450,000 pixels in parallel. Therefore, transmission will be performed using the scanning method, but because it is configured as a unit as described above, conventional line sequential scanning requires many horizontal connections between each unit, which requires installation and other work. becomes extremely complicated.

又、上述のように巨大な装置であるために、伝送をアナ
ログ信号で行うと、クロストークや時間軸エラー等の誤
りを生じ易い。そこでデジタル信号での伝送が考えられ
るが、一般に伝送路としてフラットケーブルを使用する
と、伝送スピードは300kHz程度に押えられてしま
う。一方1画面全体に信号を送る時間は1/30秒に限
られている。
Furthermore, since it is a huge device as described above, if analog signals are used for transmission, errors such as crosstalk and time axis errors are likely to occur. Therefore, transmission using digital signals is considered, but if a flat cable is generally used as a transmission path, the transmission speed is limited to about 300 kHz. On the other hand, the time to send a signal to the entire screen is limited to 1/30 seconds.

発明の目的 本発明はこのような点にかんがみ、信号の伝送が簡単に
行えると共に、組立てや補修の作業も容易に行えるよう
にするものである。
OBJECTS OF THE INVENTION In view of the above points, the present invention is intended to facilitate signal transmission as well as assembly and repair work.

発明の概要 本発明は、多数の表示セルを2次元的に配列し、これら
の表示セルを夫々所望のデータで駆動して所望の画像の
表示を行うようにした表示装置のデータ伝送方法であっ
て、上記多数の表示セルを所定の個数ずつ分割して夫々
上記2次元的に配列された表示ユニットを形成し、上記
駆動のためのデータをこの表示ユニットごとに連続して
伝送し、この伝送されたデータを順次切換えて上記表示
セルを駆動すると共に、−の上記表示ユニットへの上記
データの伝送の終了後に隣接の上記表示ユニットへのデ
ータの伝送が連続して行われるようにした表示装置のデ
ータ伝送方法であって、これによれば信号の伝送が簡単
になると共に、組立てや補修の作業も容易になる。
Summary of the Invention The present invention provides a data transmission method for a display device in which a large number of display cells are two-dimensionally arranged and each of these display cells is driven with desired data to display a desired image. The plurality of display cells are divided into a predetermined number to form the two-dimensionally arranged display units, and data for the drive is continuously transmitted to each display unit, and the transmission The display device drives the display cells by sequentially switching the displayed data, and continuously transmits the data to the adjacent display unit after the data is transmitted to the negative display unit. This data transmission method simplifies signal transmission and also facilitates assembly and repair work.

実施例 第18図において、力/う(101) 、VTR(10
2>、チューナ(103)等の信号源からの映像信号が
入力切換スイッチ(104)で選択される。この映像信
号は例えばNTSC方式のコンポジット信号であり、こ
の信号がデコーダ(105)に供給されて、赤、緑、青
の3原色信号とされる。これらの3原色信号がそれぞれ
AD変換回路(106R)、(106G)、(106B
)に供給されて、例えば8ビツトパラレルのデジタル信
号とされる。
In FIG. 18 of the embodiment, power/U (101), VTR (10
2>, a video signal from a signal source such as a tuner (103) is selected by an input changeover switch (104). This video signal is, for example, a composite signal of the NTSC system, and this signal is supplied to a decoder (105) and converted into three primary color signals of red, green, and blue. These three primary color signals are sent to AD conversion circuits (106R), (106G), and (106B), respectively.
) and is converted into, for example, an 8-bit parallel digital signal.

これらのデジタル信号が夫々1フィールド分のメモリ 
(171R) (171G) (171B)と(172
R) (172G)(172B)とに交互に供給される
。これらのメモリにて、夫々5本の走査線から4本の走
査線を形成する走査線変換が行われ、更に変換された例
えば各フィールド189本の走査線に対し°ζ、3本ご
とに1ずつ計63(X8ビットパラレル)の出力が取り
出される。
Each of these digital signals stores one field of memory.
(171R) (171G) (171B) and (172
R) (172G) and (172B) alternately. In these memories, scan line conversion is performed to form four scan lines from five scan lines, respectively, and further conversion is performed, for example, for each field of 189 scan lines, °ζ, 1 every 3 scan lines. A total of 63 (x8 bit parallel) outputs are taken out.

ここで取り出す順序は、上述のユニットごとに信号が完
結するように行われる。即ち第19図に示すように隣接
する2つのユニットがあった場合に、−のフィールドに
おいて一方のメモリから夫々番号を附した順番で各セル
に対応した画素のデジ7、タルが順次取り出され、左側
のユニットの3走査線(201〜204 ) (205
〜208 ) (209〜212)に対応した画素デー
タの取り出しが完了した後に右側のユニットの3走査線
(213〜216 ) (217〜220 ) (22
1〜224)に対応した画素のデータの取り出しが行わ
れ、順次右側のユニットへ移動される。尚、ダッシュを
附した間の走査線は飛越走査によって次のフィールドに
他方のメモリから取り出される。
The order of extraction here is such that the signal is completed for each unit as described above. That is, when there are two adjacent units as shown in FIG. 19, the digital 7 and tal of pixels corresponding to each cell are sequentially taken out from one memory in the order of numbers assigned to each cell in the - field, 3 scan lines (201-204) (205) of the left unit
~208) (209~212) After the extraction of pixel data corresponding to
1 to 224) is taken out and sequentially moved to the right unit. Note that the scanning lines between the dashes are taken out from the other memory into the next field by interlaced scanning.

これらの各画素のデータが、各メモリ (171R)(
171G) (171B)または(172R) (17
2G> (172B)から夫々同時に取り出される。又
、取り出しは3本ごとの63が同時に行われる。この取
り出されたデータがデータセレクタ(10B)に供給さ
れる。
The data of each of these pixels is stored in each memory (171R) (
171G) (171B) or (172R) (17
2G> (172B) at the same time. Moreover, every three pieces 63 are taken out at the same time. This extracted data is supplied to the data selector (10B).

このデータセレクタ(108)にて、各フィールドごと
に書き込み中でない側のメモリから赤、緑、青のデータ
が点順次になるように選択が行われて、63(X8ビツ
トパラレル)のデータ信号が形成される。これらのデー
タ信号がマルチプレクサ(109)に供給されて夫々8
ビツトパラレルの信号がシリアルに変換され、変換され
た信号が光変換器(110)に供給されて光信号にされ
る。
This data selector (108) selects red, green, and blue data for each field from the memory on the side that is not being written dot-sequentially, and 63 (x8 bit parallel) data signals are generated. It is formed. These data signals are supplied to a multiplexer (109) to
The bit-parallel signal is converted into a serial signal, and the converted signal is supplied to an optical converter (110) to be converted into an optical signal.

このようにして形成された、63の3走査線分ずつの光
信号が夫々光フアイバーケーブル(301)(302)
 ・・・ (363)を通じて表示装置の各ユニットの
水平配列(401) (402) ・・・ (463)
の中央の位置に伝送される。
The optical signals of 63 three scanning lines formed in this way are sent to the optical fiber cables (301) and (302), respectively.
... (363) through the horizontal arrangement of each unit of the display device (401) (402) ... (463)
is transmitted to a central location.

更に例えば−格上側のユニットの水平配列(401)に
おいて、光フアイバーケーブル(301)からの光信号
が光電変換器(Illに供給され°ζ電気信号に復元さ
れる。この復元されたデータ信号がデマルチプレクサ(
112)に供給されてシリアルの信号が8ビツトパラレ
ルに変換される。このデータ信号がパスライン(113
)を通じて水平に配列された例えば100個のユニット
(114z ) (1142)・・・ (114soo
 )に並列に供給される。
Further, for example, in the horizontal arrangement (401) of the units on the upper side, an optical signal from an optical fiber cable (301) is supplied to a photoelectric converter (Ill) and restored to an electrical signal.This restored data signal is Demultiplexer (
112), and the serial signal is converted into 8-bit parallel signal. This data signal is connected to the pass line (113
), for example, 100 units (114z ) (1142)... (114soo
) in parallel.

又、光電変換器(111)からの信号が同期分離回路(
115)に供給されて、所定パターン等による同期信号
が分離される。この同期信号がタイミング発生回路(1
16)に供給されて、第20図Aに示すようなフィール
ドごとに反転するフレームパルス(FP)、第20図B
に示すようなフレームパルスの半周期(1フイールド)
の間に255サイクルが形成されるユニットクロック(
UCIO1第20図第2承 ルの間に38サイクルが形成される画素クロック(EC
K) 、第20図りに示すようなフレームパルスの反転
ごとに1画素クロック分形成されるスタートパルス(s
 s p>が発生される。このフレームパルス、ユニッ
トクロック及び画素クロックが上述のデータ信号と共に
パスライン(113)を通じて各ユニット( 1141
) ( 1142 ) ・・・( 114soo )に
並列に供給され、スタートパルスが1番目のユニット(
 114t )に供給される。
Also, the signal from the photoelectric converter (111) is sent to the synchronous separation circuit (
115), and a synchronization signal according to a predetermined pattern or the like is separated. This synchronization signal is used by the timing generation circuit (1
16) and inverts every field as shown in FIG. 20A, FIG. 20B
Half period of frame pulse (1 field) as shown in
unit clock (255 cycles are formed during
The pixel clock (EC
K), the start pulse (s
s p> is generated. This frame pulse, unit clock and pixel clock are transmitted to each unit (1141) through a path line (113) together with the above-mentioned data signal.
) (1142) ... (114soo) in parallel, and the start pulse is supplied to the first unit (
114t).

これと同様のことが63の各水平配列において行われる
Something similar is done in each of the 63 horizontal arrays.

そしてこれらのユニットにおいて、内部の信号系は第2
1図のように構成される。図において、38ステージの
シフトレジスタ(121)が設けられ、上述のタイミン
グ発生回路(11B )からの画素クロック(ECK)
がレジスタ(121)のクロック端子に供給されると共
に、スタートパルス(SSP)がレジスタ(121)の
データ端子に供給される。
In these units, the internal signal system is
It is configured as shown in Figure 1. In the figure, a 38-stage shift register (121) is provided, and a pixel clock (ECK) from the above-mentioned timing generation circuit (11B) is provided.
is supplied to the clock terminal of the register (121), and a start pulse (SSP) is supplied to the data terminal of the register (121).

これによってレジスタ(121)の各ステージからは第
20図Eに示すような順次シフトする信号S1、S2 
・・・S38が得られる。これらの信号のSi−33G
が夫々各セル(201)〜(212)の1iIj素(2
01R) (201G) (201B) (202R)
 (202G) (202B)・・・ ( 2121?
) ( 212G) ( 212B)と、各セル( 2
01’ )〜(212’) (201’R) (201
’G) (201’B)(202’R )(202’G
 ) (202’B )・・・(212’R)(212
’[) (212’B)とに供給される。尚、図中一点
鎖線内は同じ回路である。
As a result, from each stage of the register (121), signals S1 and S2 are sequentially shifted as shown in FIG. 20E.
...S38 is obtained. Si-33G of these signals
are the 1iIj elements (2
01R) (201G) (201B) (202R)
(202G) (202B)... (2121?
) (212G) (212B) and each cell (2
01' ) ~ (212') (201'R) (201
'G) (201'B) (202'R) (202'G
) (202'B)...(212'R) (212
'[) (212'B). Note that the circuits inside the dashed dotted lines in the figure are the same.

又、パスライン(113)からの第20図Fに示すよう
なデータ信号が画素(201R)〜−(212’B )
 に並列に供給される。又、フレームノ<)レス(F 
P)が画素(201R)〜(212B)に供給されると
共に、インバータ(122)で位相反転されて画IA 
(201’R )〜(212″B)に供給される。更に
レジスタ(121)からの信号S3@がDフリ・ノブフ
ロ・ノフ”(123)に供給されて、第20図Gに示す
ような次のユニ・ノドに供給されるスタートパルス(S
SP’)が形成される。
Also, data signals as shown in FIG. 20F from the pass line (113) are transmitted to pixels (201R) to -(212'B).
are supplied in parallel. Also, frame no <)less (F
P) is supplied to the pixels (201R) to (212B), and the phase is inverted by the inverter (122) to create the image IA.
(201'R) to (212''B).Furthermore, the signal S3@ from the register (121) is supplied to the D-free-knob-fro-nof'' (123), and the signal as shown in FIG. 20G is supplied. Start pulse (S
SP') is formed.

そして更に各画素において、内部の信号系は第22図の
ように構成される。図において、8ビ・ノドのラッチ回
路(131 ’)が設けられ、/zlスライン(113
 )からのデータ信号がデータ端子に供給される。又、
フレームパルス(F P)また番よその位相反転信号と
、信号81〜33gの内の1つカベテンド回路(132
)に供給され、このアンド出力力くラッチ回路(131
)の制御端子に供給される。更しこ8ビツトのダウンカ
ウンタ(133)が設置られ、ラッチ回路(131)の
出力がプリセット端子にイ共給される。又、シフトレジ
スタ(121)力箋らのロードパルス(信号5311)
がカウンタ(133)のロード端子に供給されると共に
、ユニ・ノドクロ・ツク(U C K)がカウンタ(1
33)のクロック端子に供給される。このカウンタ(1
33)の内容力(オール0でないことを示す出力信号が
取り出され、前述の第1グリツドの駆動信号とされる。
Further, in each pixel, the internal signal system is configured as shown in FIG. In the figure, an 8-bit latch circuit (131') is provided, and a /zl line (113') is provided.
) is provided to the data terminal. or,
Frame pulse (F P) or another phase inverted signal and one of the signals 81 to 33g
), and this AND output power is supplied to the latch circuit (131
) is supplied to the control terminal of the A further 8-bit down counter (133) is installed, and the output of the latch circuit (131) is fed to the preset terminal. Also, the load pulse (signal 5311) of the shift register (121)
is supplied to the load terminal of the counter (133), and the uni-nodokuro-tsuk (UCK) is supplied to the counter (133).
33). This counter (1
33) is extracted and used as the drive signal for the first grid.

又、オールOでないことを示す信号がインパーク(13
4)で位相反転されてカウンタ(133)のカウント禁
止端子に供給される。
Also, the signal indicating that it is not all O is impark (13
4), the phase is inverted and the signal is supplied to the count inhibit terminal of the counter (133).

従ゲにれらのユニット及び画素におG1て、信号S1〜
S36のタイミングでパスライン(113 )からのデ
ータが夫々対応する画素のう・ノチII!回路(131
)にラッチされ、信号5311のタイミンク゛でカウン
タ(133)にプリセットされ、このカウンタ(133
)がオール0になるまでダウンカウントされることによ
り、カウンタ(133)では各データに応じたPWM信
号が形成される。ここでカウンタ(133)はユニット
クロック(U CK)によってダウンカウントされ、ユ
ニットクロックは1フィールド間に255サイクルある
ので、データの最大値で1フイールドが連続点灯され、
以下無点灯まで256階調が得られる。このPWM信号
にて各画素の第1グリツドが駆動される。
Signals S1 to G1 are sent to these units and pixels in the secondary gate.
At the timing of S36, the data from the pass line (113) is transferred to each corresponding pixel Nochi II! Circuit (131
), and is preset to the counter (133) at the timing of the signal 5311, and this counter (133
) is counted down until it becomes all 0, thereby forming a PWM signal in accordance with each data in the counter (133). Here, the counter (133) is counted down by the unit clock (UCK), and since the unit clock has 255 cycles between one field, one field is lit continuously at the maximum value of data,
From then on, 256 gradations are obtained up to no lighting. The first grid of each pixel is driven by this PWM signal.

更に信号3m!1のタイミングで次のユニットのスター
トパルスが形成され、以後水平に配列された100個の
ユニットについて順次同様の動作が行われる。なお各ユ
ニットへのデータのランチはユニットクロック(UCK
)の2サイクル期間で行われ、水平配列の100個のユ
ニットに対しては200サイクルで完了する。そこで残
りの55サイクルを使って同期信号等の特別な制御信号
を伝送することができる。
Furthermore, the signal is 3m! A start pulse for the next unit is generated at timing 1, and the same operation is performed sequentially for the 100 horizontally arranged units. Note that data is launched to each unit using the unit clock (UCK).
), and completes in 200 cycles for 100 units in a horizontal array. The remaining 55 cycles can then be used to transmit special control signals such as synchronization signals.

又、次のフィールドにおいてフレームパルス(F P)
が反転されることにより、飛越走査の他方の画素につい
て同様の動作が行われる。そしてこのとき、前の画素に
ついても繰り返しプリセットパルスが供給されることに
よって各画素ではフィールドごとに2度同じ表示が行わ
れる。
Also, in the next field, the frame pulse (FP)
By inverting , a similar operation is performed for the other pixel in interlaced scanning. At this time, the preset pulse is repeatedly supplied to the previous pixel, so that the same display is performed twice in each field in each pixel.

これにより水平に配列された100個のユニットで表示
が行われる。更にこれが垂直方向の63個のユニットに
対して並列に行われることによって全体の画像の表示が
行われる。
As a result, display is performed using 100 units arranged horizontally. Furthermore, by performing this in parallel for 63 units in the vertical direction, the entire image is displayed.

こうして例えば縦25m×横40mの巨大な画像が表革
されるわけであるが、上述の装置によれば、各ユニット
ごとにデータが連続して伝送され、−の表示ユニットへ
のデータの伝送の終了後に隣接の次の表示ユニットへの
伝送が行われるようにしたので、各ユニットにおいて表
示動作が完結される。このためユニット間の配線は、前
のユニットから次のユニットへスタートパルス(S S
 P)を伝送する1ラインのみで済み、接続を極めて簡
単に行うことができる。尚、データ信号等はパスライン
との間を多連のコネクタで接続すればよい。
In this way, a gigantic image measuring, for example, 25 m in height x 40 m in width is displayed, but according to the above-mentioned device, data is transmitted continuously for each unit, and the data transmission to the - display unit is delayed. After the display is completed, the display is transmitted to the next adjacent display unit, so that the display operation is completed in each unit. For this reason, wiring between units requires a start pulse (SS) from the previous unit to the next unit.
Only one line for transmitting P) is required, making the connection extremely simple. Note that data signals and the like may be connected to the pass line using multiple connectors.

従って、ユニットの取り付け、交換等を行う際に、作業
が簡単になり、組立てや補修が容易になる。即ち例えば
1個のユニットが故障した場合に、代替のユニットを持
参して、故障したユニットと交換すればよい、その際に
接続するライン数が少ないので、交換を迅速かつ容易に
行うことができる。又、接続漏れ等による事故のおそれ
も減少する。
Therefore, when installing or replacing the unit, the work becomes simple, and assembly and repair become easier. In other words, for example, if one unit breaks down, all you have to do is bring in a replacement unit and replace it with the faulty unit.Since there are fewer lines to connect at that time, replacement can be done quickly and easily. . Furthermore, the risk of accidents due to connection leakage, etc. is also reduced.

又、応急には、3Bのカウントのできるカウンタを持参
して、スタートパルスの入力と出力との間に接続するだ
けで、他の部分には影響なく、故障したユニットを除く
ことができる。更にユニットの検査においても、信号が
ユニット内で完結するので好適である。
In addition, as an emergency, by simply bringing a counter capable of counting 3B and connecting it between the input and output of the start pulse, the failed unit can be removed without affecting other parts. Furthermore, it is suitable for unit inspection because the signal is completed within the unit.

更に、各ユニットの水平配列ごとにパラレルにデータを
伝送するようにしたので、伝送スピードが低下され、例
えばフラットケーブル(パスライン)でのデータの伝送
スピードは、 8 60x 255 M −= 290.7 kllzとな
って、許容範囲(300kHz)以下となる。
Furthermore, since data is transmitted in parallel for each horizontally arranged unit, the transmission speed is reduced. For example, the data transmission speed with a flat cable (pass line) is 8 60 x 255 M - = 290.7 kllz, which is below the allowable range (300kHz).

又、データの伝送は1フレ一ム間に飛越走査の2フィー
ルド分が送られ、各画素には1フレームに1回のみデー
タが書替えられるが、表示は各フィールドごとに繰り返
し行われ、表示の周波数は60112となるので、フリ
ッカ−の発生は押えられる。
In addition, two fields of interlaced scanning are sent per frame, and data is rewritten to each pixel only once per frame, but display is repeated for each field, and the display Since the frequency is 60112, the occurrence of flicker can be suppressed.

発明の効果 本発明によれば、信号の伝送が簡単になると共に、組立
て補修の作業も容易にすることができた。
Effects of the Invention According to the present invention, signal transmission is simplified, and assembly and repair work is also facilitated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第17図は本願出願人が先に提案した表示装置
の説明のための図、第18図は本発明の一例のブロック
図、第19図〜第22図はその説明のための図である。 (101)〜(103)は信号源、(104)はスイッ
チ、(105)はデコーダ、(106R) (1061
;)(106B)はAD変換回路、(17111) (
171G) (171B)(172R) (172ε)
 (172B)はメモリ、(10B)はデータセレクタ
、(109)はマルチプレクサ、(110)は光変換器
、(111)は光電変換器、(112)はデマルチプレ
クサ、(113)はパスライン、(1141) (11
42) ・・・ (114too )はユニット、(1
15)は同期分離回路、(116)はタイミング発生回
路、(121)はシフトレジスタ、(122)はインバ
ータ、(123)はDフリップフロップ、(131)は
ラッチ回路、(132)はアンド回路、(133)はダ
ウンカウンタ、(134)はインバータ、(201)〜
(212)はセル、(201R)〜(212B)は画素
、(301)〜(363)は光フアイバーケーブル、(
401)〜(463)はユニットの水平配列である。 第1図 貞 第2図 第3図 第5図 第6図 1δ 第9図 第17図 A
Figures 1 to 17 are diagrams for explaining a display device previously proposed by the applicant, Figure 18 is a block diagram of an example of the present invention, and Figures 19 to 22 are diagrams for explaining the display device. It is a diagram. (101) to (103) are signal sources, (104) is a switch, (105) is a decoder, (106R) (1061
;) (106B) is an AD conversion circuit, (17111) (
171G) (171B) (172R) (172ε)
(172B) is a memory, (10B) is a data selector, (109) is a multiplexer, (110) is an optical converter, (111) is a photoelectric converter, (112) is a demultiplexer, (113) is a pass line, ( 1141) (11
42) ... (114too) is a unit, (1
15) is a synchronous separation circuit, (116) is a timing generation circuit, (121) is a shift register, (122) is an inverter, (123) is a D flip-flop, (131) is a latch circuit, (132) is an AND circuit, (133) is a down counter, (134) is an inverter, (201) ~
(212) is a cell, (201R) to (212B) are pixels, (301) to (363) are optical fiber cables, (
401) to (463) are horizontal arrays of units. Figure 1 Sada Figure 2 Figure 3 Figure 5 Figure 6 Figure 1δ Figure 9 Figure 17A

Claims (1)

【特許請求の範囲】[Claims] 多数の表示セルを2次元的に配列し、これらの表示セル
を夫々所望のデータで駆動して所望の画像の表示を行う
ようにした表示装置のデータ伝送方法であって、上記多
数の表示セルを所定の個数ずつ分割して夫々上記2次元
的に配列された表示ユニットを形成し、上記駆動のため
のデータをこの表示ユニットごとに連続して伝送し、こ
の伝送されたデータを順次切換えて上記表示セルを駆動
すると共に、−の−ト記表示ユニットへの上記データの
伝送の終了後に隣接の上記表示ユニットへのデータの伝
送が連続して行われるようにした表革装置のデータ伝送
方法。
A data transmission method for a display device in which a large number of display cells are two-dimensionally arranged and each of these display cells is driven with desired data to display a desired image, the method comprising: is divided into a predetermined number to form the two-dimensionally arranged display units, data for the drive is continuously transmitted to each display unit, and the transmitted data is sequentially switched. A data transmission method for a leather display device, which drives the display cell and continuously transmits data to the adjacent display unit after the transmission of the data to the display unit is completed. .
JP59005389A 1984-01-13 1984-01-13 Data transmission method of display device Pending JPS60149272A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP59005389A JPS60149272A (en) 1984-01-13 1984-01-13 Data transmission method of display device
CA000471291A CA1239468A (en) 1984-01-13 1985-01-02 Video display system
AU37291/85A AU576807B2 (en) 1984-01-13 1985-01-03 Field-interlaced video matrix dispaly
KR1019850000065A KR930007170B1 (en) 1984-01-13 1985-01-08 Video display system
US06/689,599 US4682239A (en) 1984-01-13 1985-01-08 Very large video display apparatus which can be constructed of a number of modular units
EP85300245A EP0149550B1 (en) 1984-01-13 1985-01-14 Video display systems
DE8585300245T DE3587110T2 (en) 1984-01-13 1985-01-14 VIDEO DISPLAY SYSTEMS.
AU21537/88A AU602236B2 (en) 1984-01-13 1988-08-25 Video display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59005389A JPS60149272A (en) 1984-01-13 1984-01-13 Data transmission method of display device

Publications (1)

Publication Number Publication Date
JPS60149272A true JPS60149272A (en) 1985-08-06

Family

ID=11609803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59005389A Pending JPS60149272A (en) 1984-01-13 1984-01-13 Data transmission method of display device

Country Status (1)

Country Link
JP (1) JPS60149272A (en)

Similar Documents

Publication Publication Date Title
KR930000454B1 (en) Display apparatus
KR930006835B1 (en) Video display apparatus
KR930007170B1 (en) Video display system
US5010411A (en) Video display system
US4683491A (en) Display system comprising a plurality of display cells arranged in an X-Y matrix and a plurality of horizontal-extending blinds disposed adjacent the upper edges of the display cells in the rows of the matrix
JPS60149272A (en) Data transmission method of display device
JPH0693162B2 (en) Image display device
JPS60158779A (en) Display
JPS60158778A (en) System for transmitting data on display device
JPS60225881A (en) Display unit
JPS60225880A (en) Display unit
JPS60225883A (en) Display panel
JPS60225879A (en) Display unit
JPH0652463B2 (en) Stereoscopic display device
JPS60225878A (en) Display unit
JPS60225877A (en) Display unit
JPS60225882A (en) Display unit
JPH0260117B2 (en)
JPH02116274A (en) Picture display device
JPS61264644A (en) Image display device
JPS6264029A (en) Picture display device
JPS60235334A (en) Picture display device
JPS634536A (en) Image display device
JPS63131430A (en) Stretching method for wiry cathode
JPS6012576A (en) Large color display unit