JPS60144685A

JPS60144685A - 半導体放射線位置検出装置

Info

Publication number: JPS60144685A
Application number: JP24905083A
Authority: JP
Inventors: Yoshihiko Kumazawa; 熊澤　良彦
Original assignee: Shimadzu Corp; Shimazu Seisakusho KK
Current assignee: Shimadzu Corp; Shimazu Seisakusho KK
Priority date: 1983-12-31
Filing date: 1983-12-31
Publication date: 1985-07-31
Anticipated expiration: 2009-03-02
Also published as: JPH0616108B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明は、半導体放射線位置検出装置の改良に関する
もので、この半導体放射線位置検出装置は、たとえば核
医学診断で通常使用されているシンチレーションカメラ
やエミッションＣ’Ｔ装置（コンピュータ断層撮影装置
）のように特定の工１＝　ＪＬ／　Ｗの放射線の２次元
的位置を検出することによって特定のＲＩ核種の分布イ
メージを得るのに有用であり、あるいは他に理工学の分
野等で使用される。

（ロ）従来技術従来の２次元的な半導体放射線位置検出装置は、たとえ
ば検出画素がｎＸｎの行列配置の場合その１つ１つの画
素にプリアンプを設けてはｎが大きいと非常に高価で複
雑となるため、一般に直交短冊型電極方式（Ｃｈｅｃｋ
ｅｒ−Ｂｏａｒｄ−Ｔｙｐｅ）のように、各行、各列毎
に信号線を共、油化して、各行毎および各列毎に共通に
信号を取り出すようにしている。この場合、各行、各列
毎にプリアンプを設ける方法（すなわちプリアンプ数は
２ｎ個）のほかに、抵抗電荷分割方式や遅延線による時
間差測定方式のようにプリアンプをさらに減少させる方
法（たとえばプリアンプ数は４個）などがある。

この中で、各行、各列毎にプリアンプを設ける方式が本
質的に空間分解能が最も優れているが、従来では、一般
にプリアンプのほかに波形成形増幅器とディスクリミネ
ータ（波高弁別をなすものでシングルチャネルアナライ
ザを使用することもできる）も各行、各列毎に必要とな
り、あまりｎが大きい場合には回路の複雑化と高コスト
化を招くという欠点がある。

つぎに、この各行、各列毎にプリアンプを設ける方式の
半導体放射線位置検出装置の従来例について説明する。

ここでは説明の便宜上検出画素が１６Ｘ１６のマトリク
スの場合であるとする。第１図は、代表的な直交短冊型
電極方式（Ｃｈｅｃｋｅ　ｒ−Ｂｏａｒｄ−Ｔｙｐｅ）
を用いた半導体検出部を示し、放射線検出用半導体基板
ｌは基板ｌはＧｅやＳｉの元素半導体かＣｄＴｅや）ｉ
　ｇ　Ｉ　２等の化合物半導体よりなり、接地側電極（
仮想的接地の場合も含む）２１〜２１６とバイアス印加
側電極３１〜３１６の互いに対向する平行平板電極では
さまれ、ガンマ線等の測定すべき放射線は図示されてい
ないコリメータを通してどちらか一方の電極面（第１図
ではバイアス印加側電極面）から入射される（特に通常
良く用いられる平行多孔コリメータの場合は上記電極面
に対して垂直な方向から入射される）、なお、半導体基
板１は、Ｇｅ、Ｓｉ、ＣｄＴｅ等では高純度半導体の空
乏層またはリチウムイオン等で補償した真性領域でなり
、各電極２１〜２１６．３１〜３１６はｐ　またはｎ　
層を有するが、ＨｇＩ　ｘの場合は絶縁性が高いため基
板ｌが結晶自身であり、各電極２１〜２１６．３１〜３
１６はＰｄ、Ｇｅ等の蒸着やアカダック塗布等で形成さ
れている。

接地側電極はＸ方向に分割された１６個の短冊状電極２
１〜２１６で構成され、各電極２１〜２１６は直流結合
により対応するプリアンプ６ａｌ〜６ａ１６の各々に接
続され、これらから電圧出力ＶＸＩ−ＶＸ１６の各々が
得られる。接地側電極２１〜２１６は実際に抵抗を通し
て接地されてもまたはプリアンプ６ａｌ〜６ａ１６によ
り仮想的に接地されてもよい、バイアス印加側電極は、
Ｘ方向と直交するＹ方向に分割された１６（ＩＩの短冊
状電極３１〜３１６で構成され１、各電極３１〜３１６
はそれぞれ対応するバイアス抵抗４１〜４１６を通して
高圧電源に接続されており、また、各コンデンサ５１〜
５１６を通して対応するプリアンプ６ｂｌ〜６ｂ１６に
交流結合でそれぞれ接続され、電圧出力ＶＹＩ−ＶＹ１
６の各々が得られる。したがって、半導体基板ｌ内のど
こかで放射線が吸収されると、その放射線のエネルギに
比例する量の多数の電子−正孔対が生じ、電子群と正孔
群は各々反対方向に移動し、最も近い位置の電極（つま
り電極２１〜２１６のいずれかと電極３１〜３１Ｂのい
ずれか）に接近し、到着する。プリアンプ６ａ１〜６ａ
ｌＢ、６ｂｌ　〜６ｂ１６はたとえば電荷感度型プリア
ンプであり、その出力段に電圧増幅段または波形整形電
圧増幅段を含んでいてもよい。上記放射線に起因して、
その入射位置に最近接の電極２ｉ、３ｊ（但しｉ。

ｊは１≦１．ｊ≦１６の整数）には電荷が誘起され、そ
の結果対応するプリアンプ６ａｉ、６ｂｉから電圧信号
が出力されることにより、上記放射線の入射位置を識別
することができる。

各プリアンプ出力ＶＸＩ−ＶＸ１６、ｖＹｌ〜ＶＹ１６
の処理回路は従来では第２図のように構成されていた。

この第２図で、Ｘ方向の位置情報を有する各プリアンプ
の出力ＶＸＩ−ＶＸ１６は、対応する各波形整形増幅器
７ａｌ〜７ａ１６に入力され、出力信号ＶＥＩ−ＶＥ１
６がそれぞれ得られる。各ディスクリミネータ８ａｌ〜
８ａ１６は、コンパレータ等で構成され、入力された信
号ＶＥＩ〜ＶＥ１Ｂが予め設定されたスレッショルド電
圧ＶＴＲを越えるときのみデジタルパルス信号Ｐｘｌ−
ＰｘｌＢをそれぞれ出力する。

このデジタルパルス信号Ｐｘｌ−Ｐｘ１６はＯＲ回路９
ａ、ラッチ回路１１ａおよびアナログ・マルチプレクサ
１５の制御側に人力される。デジタルパルス信号Ｐｘｌ
−Ｐｘ１６のうち少なくとも１つ以上が出力されたとき
ＯＲ回路９ａからパルス信号Ｔｌｘが出力され、この信
号Ｔｌｘは同時計数およびタイミング制御回路ｌＯに入
力され、通常は対応する信号Ｔ２ｘがすみやかにこの同
時計数およびタイミング制御回路１０よリラッチ回路１
１ａに伝達されてこのラッチ回路１１ａの内容を固定す
る（ラッチ回路１１ａはＤ型ラッチ回路またはＤ型フリ
ップフロップで４１ｊＩ＃Ｊされる）。

１ａ定されたラッチ回路１１ａの出力は、エンコーダ１
２ａに入力されてコード化された後にラッチ回路１３ａ
に入力される一方、同時計数およびタイミング制御回路
ｌＯにも入力され、デジタルパルス信号Ｐｘｌ−Ｐｘ１
６のうち２個以上が同時に出力されていないかどうかを
識別する（たとえばパリティ争ジェネレータ／チェッカ
ーＩＣ等を利用して識別する）。

同様に、Ｙ方向の位置情報を有する各プリアンプの出力
ＶＹＩ〜ＶＹＩＢは対応する波形整形増幅器７ｂｌ〜７
ｂ１６に入力され、得られた各信号ＶＥＩ’〜ＶＥ１６
’はそれぞれ対応する各ディスクリミネータ８ｂｌ〜８
ｂ１６に入力され、」二記スレッショルド電圧ＶＴＲを
越えるときのみデジタルパルス信号ｐｙｉ−ｐｙｔ６が
それぞれ出力される。このデジタルパルス信号Ｐｙｌ〜
Ｐｙ１６はＯＲ回路９ｂ、ラッチ回路１１ｂに入力され
、デジタルパルス信号Ｐｙｌ−Ｐｙ１６のうち少なくと
も１つ以上が出力されたときＯＲ回路９ｂからパルス信
号Ｔ１ｙが出方され、この信号Ｔｌｙは同時計数および
タイミング制御回路１０に入力され、通常は対応する信
号Ｔ２３１がすみやかにこの同時計数およびタイミング
制御回路１０よりラッチ回路１１ｂに伝達されてこのラ
ッチ回路１１ｂの内容を固定する。固定されたラッチ回
路１１ｂの出力は、エンコーダ１２ｂに入力されてコー
ド化された後にラッチ回路１３ｂに入力される一方、同
時計数およびタイミング制御回路１０にも入力され、デ
ジタルパルス信号Ｐｙ１〜Ｐｙ１６のうち２個以上が同
時に出力されていないかどうかを識別する。

また、アナログ・マルチプレクサエ５のデータ側には信
号ＶＥＩ〜ＶＥ１６が入力され、このアナログ−マルチ
プレクサ１５は、ディスクリミネータ８ａｌ〜８ａ１６
の各々のうちパルス信号を出力したディスクリミネータ
に対応する波形整形増幅器つまり波形整形増幅器７ａｌ
〜７ａ１６のいずれかの出力信号のみを、後続の主増幅
器１６に通すアナログ・スイッチで構成されており。

信号ＶＥＩＮＶＥ１６の各信号を単純に加算して主−幅
器１６に入力する場合に比べて雑音を減少させる（すな
わちエネルギ分解能の低下を防ぐ）働きをする。

主増幅器１６の出力であるエネルギ信号Ｚは、波高分析
器１７に入力され、予め設定された１個または複数個の
エネルギ範囲（窓）内に含まれているか否かが判定され
、含まれているときは信号Ｓを同時計数およびタイミン
グ制御回路ｌＯに入力する。

この同時計数およびタイミング制御回路ｌＯでは、 ■信号Ｐｘｌ−Ｐｘ１６のうち１個だけが出力されてい
ること、 ■信号ｐｙｔ−ｐｙｔｅのうち１個だけが出力されてい
ること、 ■信号Ｔｌｘに関する信号と、信号Ｔｌｙに関する信号
とが一定の時間範囲内で同時であること（すなわち同時
計数）、 ■信号Ｓが波高分析器１７から出力されていること、の４つの条件が満たされているか否かの判定を行ない、
これらが全て満たされているとき信号Ｔ３が出力されて
ラッチ回路１３ａ、１３ｂの内容を固定し、さらに一定
時間後にアンプランク信号が出力され、ＣＲＴ表示装置
１８に入力される。固定されたラッチ回路１３ａ、１３
ｂの各出力Ｄｉｇ、ＸおよびＤｉｇ、Ｙはデジタル位置
信号であり、それぞれＤ／Ａ変換器およびドライバ１４
ａ、１４ｂでアナログ位置信号Ｘ、　Ｙｌに変換され、
ＣＲＴ表示装置１８へ人力され、２次元のイメージが表
示される。

なお、この第２図では説明を簡略化するために省略した
が、ラッチ回路１３ａ、１３ｂにおいて、上記エンコー
ダ１２ａ、１２ｂの出力であるコード化信号は上位ビッ
ト部に入力し、乱数発生！（たとえばカウンタ等を利用
して構成できる）の出力を下位ビット部に入力して、両
方合わせてＤ／Ａ変換することにより、画素毎にイメー
ジが集中することを防いで、見易いものとすることが実
際には必要である。

同時計数およびタイミング制御回路ｌＯでは。

信号Ｔｌｘ　（またはＴ１３りが入力されて信号Ｔ２ｙ
（またはＴ２Ｖ）が生じる場合、その後に続いて起きた
別の事象に起因する信号Ｔｌｘ　（またはＴｉｙ）が入
力されても前事象に関する処理時間の間は受けイ１けを
禁止、すなわち後の信号に関して信号Ｔ２ｘ　（または
Ｔ２Ｖ）を発生しないように構成され、また信号Ｇをア
ナログ・マルチプレクサ１５に与えてスイッチ状態を一
定時間の間固定するように構成される。さらに、上記４
条件のいずれか１つでも満たされない場合には直ちにリ
セット状態に戻るように構成されているものとする。

（ハ）目的この発明は、前述のような各行毎および各列毎にプリア
ンプを設けるタイプにおいて、行数、列数が多い場合に
回路を簡素化するとともにその結果低コスト化すること
ができる半導体放射線位置検出装置を提供することを目
的とする。

（ニ）構成この発明による半導体放射線位置検出装置では、放射線
検出用半導体基板を互いに対向する２つの電極ではさん
でなる検出画素を複数個マトリクス的に配列し、これら対向電極のうちの一方より行毎に共通に設けたプ
リアンプを介して行毎の出方を取り出すとともに他方よ
り列毎に共通に設けたプリアンプを介して列毎の出力を
取り出し。

取り出された行毎の出方を複数個ずつグループ化して複
数個のブロックに分け、各ブロック内の複数個の出力を
加算手段を介して共通の１個の波高弁別手段に導き、各
ブロック毎に設けられる波高弁別手段からの出ノＴをエ
ンコーダに送り、このエンコータによりどのブロックの
出力であるかを表わすコード信号を得、且つ各ブロック
内で４＝Ｊされた番号が同じである出力同士を加算手段
を介して共通の１個の波高弁別手段に導き、各番号毎に
設けられる波高弁別手段からの出力をエンコーダに送り
、このエンコーダによりどの番号の出力であるかを表わ
すコード信号を得、これら２つのコード信号によりどの
行で出力が生じたかを識別するようにし。

列毎の出力も同様にブロックに分はコード信号によりど
の列で出力が生じたかを識別するようにし、且つ上記対向する電極のうちの一方からの出力と他方か
らの出力とが所定の時間範囲内で同時であるか否かを検
出し、さらに上記対向電極の少なくとも一方の側から得たエネ
ルギ信号が１個以」二の所定のエネルギ範囲に入ってい
るか否かを識別するようにしたことを特徴とする。

（ホ）実施例第３図はこの発明の一実施例を示すものであるが、第２
図の回路においてＸ方向とＹ方向の信号処理がエネルギ
信号の関係を除いて同じであったのと同様に、以下に述
べる実施例でもＸ方向とＹ方向の信号処理は同じである
とし、簡単化のため第３図ではＸ方向の信号処理に関し
てのみ図示している。また、主増幅器１６および波高分
析器１７の部分は第２図の場合と同様であり、ラッチ回
路１３ａ、１３ｂ以降も第２図の場合と同様である。第
３図は、特に、Ｘ方向の位置情報を有する各プリアンプ
出力ｖｘ１〜ＶＸ１６を４ずつにまトメ、■ｘ１〜ＶＸ
４のブロック、ＶＸ５〜ｖｘ８のブロック、ＶＸ９〜Ｖ
Ｘ１２のブロック、ＶＸ１３〜ＶＸ１６のブロックの４
つのブロックに分けた場合の例を示している。

第１のブロック内の信号ＶＸＩ−ＶＸ、４は加算器１０
０ａｌに入力され、その加算出力が波形整形増幅器１０
７ａｌに入力され、出力信号ＶＥＩＵが得られる。同様
に、第２のブロック内の信号ＶＸ５〜ＶＸ８．第３のブ
ロック内の信号ＶＸ９〜ＶＸ１２および第４のブロック
内の信号ＶＸＩ３〜ＶＸ１６は、それぞれ対１８する加
算器１００ａ２，１００ａ３および１００ａ４を経て対
応する波形整形増幅器１０７ａ２，１０７ａ３および１
０７ａ４に入力され、出力信号ＶＥ２ｕ、ＶＥ３ｕおよ
びＶＥ４ｕがそれぞれ得られる。また、各ブロック内の
第１番の信号ＶＸＩ　、ＶＸ５　、ＶＸ９およびＶＸＩ
３のグループは加算器１００ａ１′にも入力され、その
加算出力は波形整形増幅器１０７ａｌ’に入力され、出
力信号ＶＥＩＩが得られる。同様に、各ブロック内の第
２番の信号ＶＸ　２　、　ＶＸ６　、　ＶＸ　１　ｏオ
よびＶＸＩ４、第３番の信号ＶＸ３　、ＶＸ７　、ＶＸ
Ｉ　ｌおよびＶＸＩ５、オＪ：ヒ第４番の信号ＶＸ４　
、ＶＸ８　、ＶＸＩ２およびＶＸＩ６の各グループは、
それぞれ附記：する加算器１００ａ２　’　、１００ａ
３　’および１００　ａ　４　’を経て対応する波形整
形増幅器１０７ａ２　’　、１０７ａ３°および１０７
ａ４′に入力され、各出力信号ＶＥ２１　、ＶＢ２１８
よびＶＢ４１が得られる。

ディスクリミネータ１０８ａｌ−１０８ａ４　。

１０８ａｌ’−１０８ａ４’の各々は、人力された信号
ＶＥ１ｕ−ＶＥ４ｕ、ＶＥＩＩ−ＶＢ４１のそれぞれが
予め設定されたスレッショルド電圧ＶＴＲを越えるとき
のみデジタルパルス信号Ｐｘ１　ｕ−Ｐｘ４ｕ　、Ｐｘ
ｌ　１−Ｐｘ４１をそれぞれ出力する。信号Ｐｘｌｕ−
Ｐｘ４ｕはＯＲ回路１０９ａ、ラッチ回路１１１　ａ５
よびアナログ・マルチプレクサ１１５の制御側に入力さ
れ、信号Ｐｘｌｌ−Ｐｘ４１はＯＲ回路１０９ａ’　、
ラッチ回路１１１ａ″およびアナログ・マルチプレクサ
１１５′の制御側に入力される。信号Ｐｘｌｕ〜Ｐｘ４
ｕのうち少なくとも１個以上の信号が出力されたときは
ＯＲ回路１４）９ａからパルス信号ＴＩｘｕが出力され
、この信号Ｔｆ　ｘｕは同時計数およびタイミング制御
回路１１０に入力され、通常は対応する信号Ｔ　２　ｘ
　ｕがすみやかに該回路１１０よりラッチ回路１１１ａ
に伝達されてラッチ回路１１１ａの内容を固定する。同
様に信号Ｐｘ１１−Ｐｘ４１のうち少なくとも１個以上
の信号が出力されたときはＯＲ回路１０９ａ’からパル
ス信号Ｔｌｘｌが出力され、この信号Ｔｌｘｌは同時計
数およびタイミング制御回路１１０に入力され、通常は
対応する信号Ｔ２ｘｌがすみやかに該回路１１０よりラ
ッチ回路１１１ａ’に伝達されてラッチ回路１１１ａ’
の内容を固定する。固定されたラッチ回路１１１ａ、１
ｌｌａ’の出力は、それぞれ対応するエンコーダ１１２
ａ、ｌ　１２ａ’に入力されてコード化される。エンコ
ーダ１１２ａからのコード信号はラッチ回路１３ｍの上
位ビット部に、またエンコーダ１１２ａ’からのコード
信号はラッチ回路１３ａの下位ビット部にそれぞれ入力
される。またラッチ回路１１１ａ、１ｌｌａ’の出力は
同時計数およびタイミング制御回路１１０にも入力され
、信号Ｐｘｌｕ〜Ｐｘ４ｕのうち２個以上の信号が同時
に出力されていないかどうか、また信号Ｐｘｌｌ−Ｐｘ
４１のうち２個以上の信号が同時に出力されていないか
どうか、の識別がなされる。

Ｙ方向に関しても同様であり、信号Ｔｌｙｕ。

Ｔｌｙ　ｌ　、Ｔ２ｙｕ、Ｔ２ｙｌｃ７）各々はＸ方向
に関する信号Ｔｌｘｕ、Ｔｌｘｌ、Ｔ２ｘｕ、Ｔ２ｘｌ
の各々に対応し、またディスクリミネータ１０８ｂｌ−
１０８ｂ４，１０８ｂｌ’　〜１０８ｂ４′の各デジタ
ルパルス信号Ｐｙｌｕ−Ｐｙ４ｕ、Ｐｙｌｌ−Ｐｙ４１
はＸ方向に関する信号Ｐｘｌ　ｕ　ＮＰｘ４ｕ、Ｐｘｌ
　ｌ　〜Ｐｘ４１の各々に対応して存在する。

また、アナログ・マルチプレクサ１１５．１１５゛のデ
ータ側には信号ＶＥ１ｕ−ＶＥ４ｕ、ＶＥｌｌ　ＮＶＥ
４１がそれぞれ入力され、信号Ｐｘｌｕ−Ｐｘ４ｕおよ
び信号Ｐｘｌｌ−Ｐｘ４１によってそれぞれ選択された
信号のみが通過させられる。さらに、アナログ中マルチ
プレクサ１１５．１１５“の各出力は加算器１０１で加
算された後に主増幅器１６に入力される。主増幅器１６
と波高分析器１７は第２図の場合と同様で、信号Ｓが同
時計数およびタイミング制御回路ｌｌｏに入力される。

同時計数およびタイミング制御回路１１０では、 ■信号Ｐｘｌｕ−Ｐｘ４ｕのうち１個だけが出方されて
いること、 ■信号Ｐｘｌｌ−Ｐｘ４１のうち１個だけが出力されて
いること、 ■信号Ｐｙｌｕ−Ｐｙ４ｕのうち１個だけが出力されて
いること、 ■信号Ｐ３Ｆ　１１−Ｐ７４１のうち１個だけが出力さ
れていること。

■信号Ｔｌｘｕ、Ｔｌｘｌ　、ＴｌｙｕおよびＴｌｙｔ
に関する各タイミング信号が、４個全てについて、一定
の時間範囲内で同時であること（すなわち同時計数）、 ■信号Ｓが波高分析器１７から出力されていること、の６つの条件の全てが満足されているときに、信号Ｔ３
が出力され、ラッチ回路１３ａ、１３ｂの内容を固定し
、さらに一定時間後にアンプランク信号が出力される。

なお、ラッチ回路１３ａ、１３ｂ、Ｄ／Ａ変換器および
ドライバ１４ａ、１．４ｂ、およびＣＲＴ表示装置１８
に関しては第２図と同様である。また連続して信号Ｔｌ
ｘｕ（またはＴｌｘｌ　、Ｔｌｙｕ、−Ｔｌｙｌ）が発
生したときの処理、すなわち後事象に関する受け付けの
禁止や、信号Ｇおよびリセット処理に関しては第２図と
同様である。

以上は説明の便宜上、１６Ｘ１６のマトリクスの場合に
ついて説明したが、他の配列の場合にも同様に適用でき
ることは勿論である（行の数と列の数が異なっていても
よい）、たとえば２５６×２５６のマトリクスの場合に
も適用でき、このように数の多い場合には特に効果的で
ある。すなわち、従来（第２図）では２５６Ｘ２＝５１
２個の波形整形増幅器とディスクリミネータとが必要で
あるが、この発明によれば１６Ｘ１６＝２５６により、
１６個ずつの１６のグロックに分け、１６Ｘ２Ｘ２＝６
４個でよくなる。

また、上記の説明は１つの実施例を示すもので、趣旨を
逸脱しない範囲で構成的に種々の変更が可能である。

たとえば、第３図では波形整形増幅器からディスクリミ
ネータの範囲全体に関してブロック分けして共通化する
ようにしているが、波形整形増幅器の後半部分とディス
クリミネータの範囲に関して、またはディスクリミネー
タのみの範囲に関して、ブロック分けして共通化するよ
うにしてもよい。また、第３図では加算器１０１が独立
して示されているが、アナログ・マルチプレクサ１１５
．１１５’は加算器の入力部にアナログスイッチを伺加
して構成できるため、加算器１０１はアナログ・マルチ
プレクサ１１５．１１５°と合成できる。また、エネル
ギ信号Ｚは、第３図では、両アナログ・マルチプレクサ
１１５．１１５゛の出力の和に関連して作られているが
、アナログ・マルチプレクサ１１５．１１５°の一方の
みの出力を使用してもよいし、またアナログ・マルチプ
レクサ出力を使用せず単純にＶＥｌｕ−ＶＥ４ｕおよび
／またはＷＥ　ｌ　ｌ　−ＶＥ　ｌ　ｌを加算してもよ
い。ざらにＹ方向に関する波形整形増幅器の各出力をエ
ネルギ信号に利用することもできる。各ディスクリミネ
ータに与えるスレッショルド電圧ＶＴＲは、第３図では
全て共通になっているが。

Ｘ方向とＹ方向とで区別したり、各ブロック毎のディス
クリミネータ１０８　ａ　ｌ　−１０８ａ　４と、ブロ
ック内凹一番号のディスクリミネータ１０８ａｌ’〜１
０８ａ４’とで区別してもよい。また、スレッショルド
電圧ＶＴＨを波高分析器１７に与えるエネルギ窓の下限
レベルに依存して変化させるよう構成することもできる
。さらに、ディスクリミネータの代りにシングルチャネ
ルアナライザを等を用いてもよい。

また、第１図に示した例とは異なる半導体検出部を使用
してもよい。たとえば、第１図に示したような基板ｌを
複数個配列し、同一のＸまたはＹ座標を示す各電極を、
異なる基板間で互いに接続するよう構成してもよい。な
お、第１図では隣接する電極間のクロストークを防ぐた
めに電極分割部に溝を形成しているが、このような溝を
形成せず電極部分のみ分割するようにしてもよい。また
、各半導体基板が陽極と陰極とを１個ずつ有し、このよ
うな基板を複数個配列し、同一のＸ（またはＹ）座標を
示す各陽極を互いに接続するとともに同一のＹ（または
Ｘ）座標を示す各陰極を互いに接続するという構成をと
ることもできる。一般には、一方の電極面側から放射線
を入射させるが、電極面に対して平行な方向から放射線
を入射するような構成の半導体検出部に対しても適用可
能である。

また、第１図等の半導体検出部をリング型または六角形
状に配置することにより多層スライスのエミツションＣ
Ｔ装置に適用することも可能である。

（へ）効果この発明によれば、回路が簡単になり、そのため部品数
、配線量および基板数の減少が図れ、その結果低コスト
化が可能で、しかも装置全体の小型化もできる。

【図面の簡単な説明】

第１図は代表的な半導体検出部の模式図、第２図は従来
の回路部のブロック図、第３図はこの発明の一実施例に
かかる回路部のブロック図であｌ・・・放射線検出用半
導体基板２１〜２１６．３１〜３１６・・・電極６ａｌ　〜６ａ
１６，６ｂｌ　〜６ｂ１６−・プリアンプ７ａｌ　〜７ａ１６，７ｂｌ　〜７ｂ１６，１０７ａ１
−１０７ａ４，１０７ａｌ’　〜１０７ａ４”−波形整
形増幅器８ａｌ　〜８ａ１６，８ｂｌ　〜８ｂ１６，１０８ａ１
−１０８ａ４，１０８ａｌ　’　〜１０８ａ４°・・・
ディスクリミネータ１００ａｌ−１００ａ４，１００ａｌ　’　〜１００ａ
４”、ｌｏｔ・・・加算器１７・・・波高分析器

Claims

【特許請求の範囲】

（１）放射線検出用半導体基板を互いに対向する２つの
電極ではさんでなる検出画素を複数個マトリクス的に配
列し、これら対向電極のうちの一方より行毎に共通に設けたプ
リアンプを介して行毎の出力を取り出すとともに他方よ
り列毎に共通に設けたプリアンプを介して列毎の出力を
取り出し、取り出された行毎の出力を複数個ずつグループ化して複
数個のプロ・ンクに分け、各ブロック内の複数個の出力
を加算手段を介して共通の１個の波高弁別手段に導き、
各ブロック毎に設けられる波高ｉｔ別千手段らの出力を
エンコーダに送り、このエンコーダによりどのブロック
の出方であるかを表わすコード信号を得、且つ各プロ・
ンク内で付された番号が同じである出力同士を加算手段
を介して共通の１個の波高弁別手段に導き、各番号毎に
設けられる波高弁別手段からの出力をエンコーダに送す
、このエンコーダによりどの番号の出力であるかを表わ
すコード信号を得、これら２つのコード信号によりどの
行で出力が生じたかを識別するとともに、取り出された列毎の出力を複数個ずつグループ化して複
数個のブロックに分け、各ブロック内の複数個の出力を
加算手段を介して共通の１個の波高弁別手段に導き、各
ブロック毎に設けられる波高弁別手段からの出力をエン
コーダに送り、このエンコーダによりどのブロックの出
力であるかを表わすコード信号を得、且つ各ブロック内
で伺された番号が同じである出力同士を加算手段を介し
て共通の１個の波高弁別手段に導き、各番号毎に設けら
れる波高弁別手段からの出力をエンコーダに送り、この
エンコータによりどの番号の出力であるかを表わすコー
ド信号を得、これら２つのコード信号によりどの列で出
力が生じたかを識別するようにし、且つ上記対向する電極のうちの一方からの出力と他方か
らの出力とが所定の時間範囲内で同時であるか否かを検
出し、さらに上記対向電極の少なくとも一方の側から得たエネ
ルギ信号が１個以上の所定のエネルギ範囲に入っている
か否かを識別するようにした半導体放射線位置検出装置
。
（２）ｎ、ｍを任意の正の整数としたとき、上記行また
は列の数を２　とし、上記の出力を２′Ｗ′個ずつにグ
ループ化して２″個のブロックに分け、得られたｎビッ
トのコード信号でどのブロックかを識別し、且つ得られ
たｍビットのコード信号でブロック内の番号を表わし、
上記ｎビットのコード信号を上位ビット、ｍビットのコ
ード信号を下位ビットとするようにしたことを特徴とす
る特許請求の範囲第１項記載の半導体放射線位置検出装
置。