JPS60138921A - Inspecting device of pattern shape - Google Patents

Inspecting device of pattern shape

Info

Publication number
JPS60138921A
JPS60138921A JP58246398A JP24639883A JPS60138921A JP S60138921 A JPS60138921 A JP S60138921A JP 58246398 A JP58246398 A JP 58246398A JP 24639883 A JP24639883 A JP 24639883A JP S60138921 A JPS60138921 A JP S60138921A
Authority
JP
Japan
Prior art keywords
pattern
shape
output
reticle
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58246398A
Other languages
Japanese (ja)
Other versions
JPS6356702B2 (en
Inventor
Tomohide Watanabe
渡辺 智英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58246398A priority Critical patent/JPS60138921A/en
Publication of JPS60138921A publication Critical patent/JPS60138921A/en
Publication of JPS6356702B2 publication Critical patent/JPS6356702B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

PURPOSE:To obtain a superior pattern shape inspecting device by a method wherein the two dimentional deformations of pattern areas set by dividing into blocks of the plural number are corrected in regard to every respective block, and correction of error is enabled to be executed exactly at any pattern deformation. CONSTITUTION:A pattern shape inspecting device 1 has a reticle 2 constructed of an image sensor, a solid-state image pickup element for example, and to check the shape, and a picture input part 3 to output the video signal thereof. Output of the input part 3 is supplied to a shape comparing judgement part 5 after quantized (converted into a binary value) according to a quantization circuit 4. Design pattern data of integrated circuits compiled in a data file 6 are converted previously into format data according to a large size computer 7, and moreover the data thereof are converted into dots according to a dot conversion part 8 to be supplied to the judgement part 5. The judgement part 5 has the function to judge the shape of the reticle 2 according to output of the circuit 4, and to detect the abnormal pattern of the reticle 2 by comparing the shape of the reticle thereof and the design pattern of the integrated circuit supplied from the dot conversion part 8.

Description

【発明の詳細な説明】 〜゛シとの発明は、半導体集積回路のパターン形成技術
や、写真製版技術等に係るもので、特にこれらの技術に
よって形成されたパターン形状の検査装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The inventions 1 to 2 relate to pattern forming techniques for semiconductor integrated circuits, photolithography techniques, and the like, and particularly to apparatuses for inspecting pattern shapes formed by these techniques.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般に、集積回路のパターン描画に使用されるレチイク
ル等のフォトマスク(以下、フォトマスクの一例である
レティクルについて記す)は、半導体集積回路のパター
ン形成KW求される超精密性を充分満足できる画像性能
(形状精度)を備えていることが要求されている@しか
じな逅ら、描かれた・り一部が種々の要因によシ設鹸し
た・す〜ンデータと異なることがある。
In general, photomasks such as reticles used for pattern drawing of integrated circuits (hereinafter, a reticle, which is an example of a photomask), have image performance sufficient to satisfy the ultra-precision required for pattern formation KW of semiconductor integrated circuits. However, a portion of the drawn surface may differ from the set data due to various factors.

例え[、第1図に示すような設計ノリーンに対し、仁の
パターンが形成されなかったシ、第2図(a) ヨ(@
)に示すように、Iリーンの一部の欠損1付着二、部分
的な拡大や縮小、およびずれ等が生ずる−従って、形成
されたパターンが設計パターンデータに対して忠実に描
かれたか否かを検乞のため、従来はレティクルをX−Y
ステージ上に載置し、これをITVカメラで撮像してそ
の出力を2値化してから、予めドツト変換しておいた集
積回路の設計パターンのホーマットデータと比較するこ
とによシ、レティクルの形状検査を行なっている。
For example, for the design shown in Figure 1, no pattern was formed, Figure 2 (a).
), some defects, 1 adhesion, 2 partial enlargement or reduction, and deviations of I-lean occur.Therefore, it is difficult to determine whether the formed pattern was drawn faithfully to the design pattern data. Conventionally, the reticle was
The shape of the reticle can be determined by placing it on a stage, imaging it with an ITV camera, converting the output into binarization, and comparing it with the format data of the integrated circuit design pattern that has been dot-converted in advance. We are conducting an inspection.

しかし、第3図に示すように設計したパターンRPに対
し、描かれ九ノ4ターンKPIC図示するような二次元
的な変形があった場合、これらのツクターンRP、KP
を単純に比較することはできない。従って、パターンエ
リア全体の変形は、パターン形状の検査に先だち予め変
形誤差を測定しておき、この誤差に基づいて設計パター
ンデータあるいは被検査パターンデータを補正しながら
検査する。すなわち、第4図に示すように被検査ノぐタ
ーンエリアKPの外側に1このノ4ターンエリアKPの
描画時に基準マークM、、Ml 、M、を描いておき、
基準マークMlを中心座標としてx、y、θをめ、設計
パターンデータと比較し、X方向の長さ誤差Δ′″x、
y方向の長さ誤差ΔYおよび直角度胆差Δθをめる。そ
して、ノ母ターンエリアKP丙のパターン形状の検査時
に、上記誤差データΔX、ΔY、Δθを基に二次元的な
変形を補正してパターン形状の検査を行なう。
However, if the pattern RP designed as shown in Figure 3 has a two-dimensional deformation as shown in the drawn nine-four-turn KPIC diagram, these four-turn RP,
cannot be simply compared. Therefore, the deformation of the entire pattern area is inspected by measuring the deformation error in advance before inspecting the pattern shape, and correcting the design pattern data or the pattern data to be inspected based on this error. That is, as shown in FIG. 4, reference marks M, , Ml, M, are drawn outside the turn area KP to be inspected when drawing the turn area KP.
Set x, y, and θ using the reference mark Ml as the center coordinate, compare it with the design pattern data, and calculate the length error Δ′″x in the X direction,
Calculate the length error ΔY in the y direction and the squareness difference Δθ. When inspecting the pattern shape of the main turn area KP, two-dimensional deformation is corrected based on the error data ΔX, ΔY, and Δθ, and the pattern shape is inspected.

しかし、上記のようなパターン形状の検査方法では、第
5図(JL)〜(C)に示すように、X方向あるいはY
方向の伸縮や直角度が低下して平行四辺形に変形した場
合蹟は正確な補正を行なうことができるが、第6図(&
)に示すように台形に変形したシ、第6図(b) 、 
(0)に示すようにタル型やコマ型に変形したシ、これ
らの変形が重畳された場合には正確な補正が困難である
However, in the pattern shape inspection method described above, as shown in FIGS. 5 (JL) to (C),
If the shape is transformed into a parallelogram due to directional expansion/contraction or reduction of perpendicularity, accurate correction can be made, but as shown in Figure 6 (&
) as shown in Figure 6(b), which has been deformed into a trapezoid.
As shown in (0), it is difficult to make accurate corrections when these deformations are superimposed.

上記第6図(b) 、 (e)に示したタル型やコマ型
の歪は、光学レンズを通して転写し九ノ4ターンではこ
の光学レンズの収差によって発生し易い。
The barrel-shaped and coma-shaped distortions shown in FIGS. 6(b) and 6(e) above are likely to occur due to aberrations of the optical lens when the image is transferred through an optical lens and is transferred through a 9/4 turn.

上述したパターン形成時における変形は誤差の大小はあ
ってもさけられるものではなく、半導体集積回路ノリ―
ンにおいては、二次元的に多少変形しても充分に回路動
作は可能であるため、第゛′6図(a)〜(a)のよう
なパターン変形においても誤差の補正が行なえるノ9タ
ーン形状の検査装置が望まれている。
The above-mentioned deformation during pattern formation cannot be avoided, even if the error is large or small, and is a problem with semiconductor integrated circuit technology.
Since the circuit can operate satisfactorily even if the pattern is slightly deformed two-dimensionally, errors can be corrected even when the pattern is deformed as shown in Figures 6(a) to 9(a). A turn-shaped inspection device is desired.

〔発明の目的〕[Purpose of the invention]

この発明は上記のような事情に鑑みてなされたもので、
その目的とするとヒろは、いかなるパターン変形におい
ても誤差の補正が正確に行なえるすぐれたパターン形状
検査装置を提供することである。
This invention was made in view of the above circumstances,
The main objective is to provide an excellent pattern shape inspection device that can accurately correct errors in any pattern deformation.

〔発明の概要〕[Summary of the invention]

すなわち、この発明においては、上記の目尻を達成する
ために、複数の基準マークを備え蘂1; 設計ノリーンのホーマットデータをドツトに!換するド
ツト変換部と、上記設計パターンに基づいて形成された
被検査パターンを撮像するイメージセンサと、このイメ
ージセンサの出カ★所定のレベルで量子化する量子化回
路と、上i被検査29−7に形成された基準=−2と上
−ドツト変換部との出力に基づいて複数のプロー形°を
各ブロック毎に補正する補正手段と、この補正手段の出
力に基づいて上記ドツト変換部の出力を補正し、この補
正出力と上記量子化回路の出力とを比較してパターン形
状を検査する比較判定部とによってパターン形状検査装
置を構成したものである。
That is, in this invention, in order to achieve the above-mentioned corner of the eye, a plurality of reference marks are provided. an image sensor that images the pattern to be inspected formed based on the design pattern; a quantization circuit that quantizes the output of the image sensor at a predetermined level; a correction means for correcting the plurality of probe shapes for each block based on the reference=-2 formed at -7 and the output of the upper dot conversion section, and the dot conversion section based on the output of the correction means. A pattern shape inspection device is constituted by a comparison/judgment section that corrects the output of the quantization circuit and compares the corrected output with the output of the quantization circuit to inspect the pattern shape.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例について図面を参照して説明
する。
An embodiment of the present invention will be described below with reference to the drawings.

第7図は、パターン形状検査装置の概略構成を示すブロ
ック図である。このパターン形状検査装置Jは、形状チ
ェックを行うレティクル2を光学系によってイメージセ
ンサ、例えば固体撮像素子に写像せしめてそのビデオ信
号を出力する画像入力部3を有している。画像入力部3
の出力は量子化回路4で量子化(2値化)されてから形
状比較判断部6に供給されるようKなっている。
FIG. 7 is a block diagram showing a schematic configuration of the pattern shape inspection device. This pattern shape inspection apparatus J includes an image input section 3 that maps a reticle 2 whose shape is to be checked onto an image sensor, for example, a solid-state image sensor, using an optical system and outputs a video signal thereof. Image input section 3
The output of K is quantized (binarized) by the quantization circuit 4 and then supplied to the shape comparison/judgment section 6.

形状比較判断部5には、データファイル6にめ大型計算
機7でフォーマットデータに変換してから更忙これをド
ツト変換部8でドツト変換したものが供給されるように
なっている。形状比較判断部5は、量子化回路4の出力
によってレティクル2の形状を判定し、これとドツト変
換部8から供給された集積回路の設計パターンとを比較
してレティクル2の異常A?パターン検出する機能を有
している。形状比較判断部5で検出されたレティクル2
の異常パターンは、異常/4タ一ン表示部9に表示され
るようになっている。
The shape comparison/judgment section 5 is supplied with a data file 6 which is converted into format data by a large computer 7 and then converted into dots by a dot conversion section 8. The shape comparison/judgment section 5 determines the shape of the reticle 2 based on the output of the quantization circuit 4, and compares this with the design pattern of the integrated circuit supplied from the dot conversion section 8 to determine whether the reticle 2 has an abnormality A? It has a pattern detection function. Reticle 2 detected by shape comparison/judgment section 5
The abnormal pattern is displayed on the abnormal/four-tap display section 9.

ここで、前記レティクル2は、第8図に示す如(X−Y
ステージ10IIC載置されている。X−Yステージ1
0の下方には光源11と集光レンズ12が、設けられて
おり、光源1)から発せられた光はレティクル2を透過
して、自動焦点調整機構13によって焦点調整された拡
大レンズ14で集光された後、画像入力部3に設けられ
た例えばCCD (Chargs Coupled I
)evice )ラインセンサー等の固体撮像素子Ja
K入射さぎてレティクル2の横方向(以下X座標と記す
)の所定位置の像を写像するようになっている。
Here, the reticle 2 is arranged as shown in FIG.
It is placed on stage 10IIC. X-Y stage 1
A light source 11 and a condensing lens 12 are provided below the light source 1), and the light emitted from the light source 1) passes through a reticle 2 and is focused by a magnifying lens 14 whose focus is adjusted by an automatic focus adjustment mechanism 13. After being exposed to light, for example, a CCD (Chargs Coupled I) provided in the image input section 3
)evice )Solid-state image sensor Ja such as line sensor
After the K incidence, an image at a predetermined position in the lateral direction (hereinafter referred to as the X coordinate) of the reticle 2 is mapped.

前述の光源11等で構成された光学系が写像するX−Y
ステニジ10上のレティクル2の位置は、中央演算装置
150指令を受けて作動するレーデ測長制御部1’6に
よって、X−Yステージ10のX座標方向及びY座標方
向の移動量を測定することによシ検出されるようになっ
ている。
X-Y mapped by the optical system composed of the above-mentioned light source 11 etc.
The position of the reticle 2 on the stage 10 is determined by measuring the amount of movement of the X-Y stage 10 in the X-coordinate direction and the Y-coordinate direction by a radar length measurement control section 1'6 that operates in response to a command from the central processing unit 150. It is now detected by the user.

このレーザ測長制御部16は、第9図忙示す如くレーデ
−トランスデユーサ−16&からレーデを発振し、との
レーデをビームペンダ16bで屈折させてビームスプリ
ッタ16 c K導tk、ビームスノリ、り16cでX
方向とY方向の2つのビームに分けて各々のビームをプ
レーンミラーインターフェロメータ16dを介してX−
Yステージ100グレーンミラー16・に導いて反射さ
せた後、この反射ビームをプレーンミラフェロメータ1
6dで干渉させてx−Y各々 。
As shown in FIG. 9, this laser length measurement control unit 16 oscillates a radar from a radar transducer 16&, refracts the radar with a beam pender 16b, and connects the beam splitter 16c, beam splitter, beam splitter 16c, X at 16c
The beams are divided into two beams in the X- and Y-directions and sent through a plane mirror interferometer 16d.
After being guided to the Y stage 100 grain mirror 16 and reflected, this reflected beam is transferred to the plane mira ferometer 1.
Interfering with 6d, x-Y each.

のレシーバ−161に供給し、光学系が写像し?いる状
態のX−Yステージ10のX座標及びY座標を検出する
ようになっている・ このようにしてレーザ測長制御部L1で得られたX座標
値及びY座標値と、中央演算装置16からレーザ測長制
御部16に供給される光学系が写像すべき所定のX設定
座標値とY設定座標値とによって、X座標及びY座標に
おける読取値の位置のずれが演算される。このx−Y両
読取位置のズレ量は、X−Yステージ制御−17に伝送
され、第10図に示す如(X、Y6各のステージ制御部
17m、11bからX、Y両モータードライバー17 
c m 11 dを介してX、Y両ドライブモーター1
7e、111に伝送されるとともに、中央演算装置15
のインタフェース15hから供給されるX−Yステージ
10の送シ情報とによって所定のX設定座標の位置出し
とY設定座標の位置出し及び指定座標間のX−Yステー
ジ10の定速連続送シを行うよう忙なっている。尚、X
−Yステージ10の位置の制御は手動送り情報Z9によ
らて本行AsようKなっている。
is supplied to the receiver 161, and the optical system maps it to the receiver 161. The X-coordinate and Y-coordinate of the X-Y stage 10 in the state where the The positional deviation of the read value in the X and Y coordinates is calculated based on the predetermined X coordinate value and Y coordinate value to be mapped by the optical system, which are supplied from the optical system to the laser length measurement control unit 16 . The amount of deviation between the X-Y reading positions is transmitted to the X-Y stage control 17, and as shown in FIG.
X and Y drive motors 1 via cm 11 d
7e, 111, and the central processing unit 15
With the feeding information of the X-Y stage 10 supplied from the interface 15h of I'm busy doing that. Furthermore, X
-Y The position of the stage 10 is controlled in accordance with the manual feed information Z9.

このようにレティクル202次元情報(写像)は、第1
1図忙示す如<x−yステージ10を所定速度でY方向
に移動させるとと4に、これと同期して固体撮像素子3
aをスキャンさせて固体撮像素子3aの所定ピット幅に
対応するレティクル20面積を写像し、同様の操作をX
方向忙ついて固体撮像素子3aのスキャン幅(4)が僅
に重渣るようにしてx−Yステージ10を移動させるこ
とによシ行われるようになっている。
In this way, the two-dimensional information (mapping) of the reticle 20
As shown in Figure 1, when the x-y stage 10 is moved in the Y direction at a predetermined speed, the solid-state image sensor 3 is moved in synchronization with this.
A is scanned to map the area of the reticle 20 corresponding to the predetermined pit width of the solid-state image sensor 3a, and the same operation is performed with
This is done by moving the x-y stage 10 in such a way that the scan width (4) of the solid-state image pickup device 3a becomes slightly heavier in the direction.

例えば、固体撮像素子3aとして1728bitのCC
Dラインセンサーを用いて写像を行った場合、このCC
Dラインセンサーの補正幅が±50bitであシ、写像
時のX方向のずれ量が零の場合そのスキャン幅は第12
図(a) K示す如く、50〜1678bitである。
For example, as the solid-state image sensor 3a, a 1728-bit CC
When mapping is performed using a D-line sensor, this CC
If the correction width of the D line sensor is ±50 bits, and the amount of deviation in the X direction during mapping is zero, the scan width is 12th.
As shown in Figure (a) K, it is 50 to 1678 bits.

そしてずれ量がX方向に29 bitであった場合、C
CDラインセンサーの補正され賃スキャン幅は30〜1
658bitである。また、Y方向のずれ量忙対しては
、同図(b)に示す如くこのずれ量に基づいてCODラ
インセうになっている。
If the deviation amount is 29 bits in the X direction, C
The corrected scan width of the CD line sensor is 30 to 1
It is 658 bits. Furthermore, as for the amount of deviation in the Y direction, the COD line is determined based on this amount of deviation, as shown in FIG. 2(b).

更に、X座標における読取位置のずれ量は、゛ レーザ
測長制御部16から補正制御部18、シリアル・量ラレ
ル変換転送部20量子化回路4を経て画像入力部3のセ
ンサー制御部3bに供給される。センサー制御部3bは
この信号に基づいて第13図に示す如く、固体撮像素子
3aのスキャン制御を行い、x−yステージJOの走行
に伴う揺らぎ誤差を補正するようKなっているO このようにしてセンサー制御部3bによってスキャン制
御された固体撮像素子JaK写像されたレティクル2の
ビデオ信号は、画像入力部3から量子化回路4に供給さ
れて量子化された後、シリアルパラレル変換転送部20
を介してバッファメモリ21Vc供給されるようになっ
ている。
Furthermore, the amount of deviation of the reading position in the be done. Based on this signal, the sensor control section 3b performs scan control of the solid-state image sensor 3a, as shown in FIG. 13, to correct fluctuation errors caused by the movement of the x-y stage JO. The video signal of the reticle 2 imaged by the solid-state image sensor JaK, which is scan-controlled by the sensor control unit 3b, is supplied from the image input unit 3 to the quantization circuit 4, where it is quantized, and then sent to the serial-parallel conversion transfer unit 20.
The buffer memory 21Vc is supplied through the buffer memory 21Vc.

シリアルパラレル変換転送部20では、量子イヒされた
写像のビデオ信号がシストレジスタに入力され、X−Y
ステージ101fC載置されたレティクル2のX方向の
読取行の射影が形成される。この読取行の射影信号は、
!14図に示す如く、画像人力バッファメモリ21に書
き込まれる。画像人力バッファメモリ21に書き込まれ
た射影信号は、中央演算装置15によって読み出すこと
ができるとともに、表示制御部22を介してパターン表
示部23に表示されるようになっている。
In the serial-parallel conversion transfer unit 20, the video signal of the quantum-enhanced mapping is input to the system register, and the X-Y
A projection of the reading line in the X direction of the reticle 2 placed on the stage 101fC is formed. The projection signal of this read line is
! As shown in FIG. 14, the image is written into the image buffer memory 21. The projection signal written in the image manual buffer memory 21 can be read out by the central processing unit 15 and displayed on the pattern display section 23 via the display control section 22.

一方、ドツト変換部8でドツト変換された設計パターン
データは、画像入力部3の連続読出し動作忙対応させる
ため2ブロツクの設計データバッファメモリ24m 、
24bに書き込まれるようになっている。この設計デー
タバッファメモリ24m、24bに書き込まれた内容は
、中央演算装置15によって読み出すことができるとと
もに1表示制御部25を介してパターン表示部26に表
示されるようになっている。
On the other hand, the design pattern data dot-converted by the dot conversion section 8 is stored in a two-block design data buffer memory 24m, in order to accommodate the continuous readout operation of the image input section 3.
24b. The contents written in the design data buffer memories 24m and 24b can be read by the central processing unit 15 and displayed on the pattern display section 26 via the 1-display control section 25.

また、設計データバッファメモリ24a。Also, a design data buffer memory 24a.

24bに書き込まれた設計パターンデータは、読出しパ
ラレルシリアル変換部27に設けられたシフトレジスタ
を介してエクスクル−シブオア回路28の一方の出力端
に供給されるようになっている。エクスクル−ジブオア
回路28の他方の入力端VCは、量子化回路4で量子化
されたレティクル2の写像のビデオ信号が入力される。
The design pattern data written in 24b is supplied to one output end of the exclusive OR circuit 28 via a shift register provided in the read parallel/serial converter 27. The other input terminal VC of the exclusive-or circuit 28 receives the video signal of the mapping of the reticle 2 quantized by the quantization circuit 4 .

そして、このエクスクル−ノブオア回路28では設計パ
ターンデータとレティクル2p写像ビデオ信号のエクス
クル−ジグオアが演算され、その演算値は異常パターン
検出部29に供給されてレティクル2の形状の異常箇所
が−出される。異常パターン検出部29で検出さm−た
レティ′クル2の異常・母ターンは、中央演算i置J5
IICよって読み出されパターン表示部2:6に表示さ
れるよう妃なっている。
Then, this exact-knob-or circuit 28 calculates the exclusive-or of the design pattern data and the reticle 2p mapping video signal, and the calculated value is supplied to the abnormal pattern detection section 29 to detect abnormal locations in the shape of the reticle 2. . The abnormality/mother turn of the m-reticle 2 detected by the abnormal pattern detection unit 29 is determined by the central calculation i position J5.
The pattern is read out by the IIC and displayed on the pattern display section 2:6.

尚、量子化回路4の動作、レーデ測長制御赫16の動作
、X−Yステージ制御部17の動什、シリアル・パラレ
ル変換転送部20の動作、読びエクスクルーンプオア回
路28の動作は、固体撮像素子3aの動作と同期して行
われるようになっている。
The operation of the quantization circuit 4, the operation of the radar length measurement control unit 16, the operation of the X-Y stage control section 17, the operation of the serial/parallel conversion transfer section 20, and the operation of the read exclude or circuit 28 are as follows. , is performed in synchronization with the operation of the solid-state image sensor 3a.

上記のような構成において、X−Yステージio上に載
置されたレティクル2を撮像する際に生ずる誤差は、レ
ティクル2の撮像を行なう前に、第15図に示すように
パターンエリアKPの内外にXI + Ylなる間隔で
、xY方向それぞれに5行、5列に配設した基準マーク
M11−M55の位置を検出することによシ算出される
。例えば、第15図における常−≠P点Zでの誤差は、
次式(1)によってめられる。
In the above configuration, the error that occurs when imaging the reticle 2 placed on the It is calculated by detecting the positions of reference marks M11 to M55 arranged in five rows and five columns in the x and Y directions at intervals of XI + Yl. For example, the error at the point Z of -≠P in Fig. 15 is:
It is determined by the following equation (1).

首だ、基糸マークの中間点Qにおける変形誤差でまる。The neck is rounded off by the deformation error at the midpoint Q of the base thread mark.

なお、パターン変形の複雑さや誤差の許容精度等に応じ
て基準マークの配列数やその間隔を設定する。
Note that the number of arrays of reference marks and their intervals are set depending on the complexity of pattern deformation, tolerance for error, etc.

このようにして得られた誤差(ツクターン変形誤差・・
リーンの回転誤差)から点QにおけるX成分の補正値R
xQおよびY−成分の補正値RY。
The error obtained in this way (Tsukutan deformation error...
Lean rotation error) to the correction value R of the X component at point Q
xQ and Y-component correction value RY.

は次式で表わされる。is expressed by the following formula.

RXQ = −(Sx+ΔXQ) RYQ ==−ΔYQ ただし、点0は基準マーク22の設計座標値点Pは 〃
 実測座標値 SxはX−Yステージ109Y方向移動の際におけるゆ
らぎ量でありx座標設 定値九対するずれとふれを合せたもの である。(第13図参照) とのX成分の補正値RxQとY成分の補正値RYQは、
X−Yステージ10にレティクル2を載置してX−Yス
テージ10の位置をX−Yステージ制御部17で制御し
ながら任意の位置の撮像を行った際に、レーデ測長制御
部16で得第16図(&)及び同図(b) K示す如く
補正制御1gで演算することによシ得られる。
RXQ = -(Sx+ΔXQ) RYQ ==-ΔYQ However, point 0 is the design coordinate value of the reference mark 22. Point P is
The measured coordinate value Sx is the amount of fluctuation when the X-Y stage 109 moves in the Y direction, and is the sum of the deviation and deviation with respect to the x-coordinate set value 9. (See Figure 13) The correction value RxQ of the X component and the correction value RYQ of the Y component are as follows.
When the reticle 2 is placed on the X-Y stage 10 and the position of the X-Y stage 10 is controlled by the X-Y stage control section 17 and an image is taken at an arbitrary position, the radar length measurement control section 16 As shown in FIG. 16(&) and FIG. 16(b) K, this can be obtained by calculating with the correction control 1g.

このよう圧して4られた両補正値RXQ * RYQを
補正制御部18から画像入力部3のセンサー制御部3b
に供給することによシ、第12図(Jl)及び(b)に
示したごとくX成分の補正値RXQに関しては固体、撮
像素子3aの読取シ開始ビット番地を指定して撮像位置
を左右にずらして自動補正される。またY成分の補正値
RYQに関しては固体撮像素子3aのスΦヤン位置を上
下にずらして自動補正される。
Both correction values RXQ * RYQ thus obtained are transferred from the correction control section 18 to the sensor control section 3b of the image input section 3.
As shown in FIGS. 12 (Jl) and (b), as for the correction value RXQ of the It will be automatically corrected by shifting. Further, the correction value RYQ of the Y component is automatically corrected by vertically shifting the yang position of the solid-state image sensor 3a.

このようにしてx−Yステージ10に載置されたレティ
クル2の写像は極めて正確な像として2値化されて画像
人力バッファメモ921に書き込まれる。そして必要に
応じて中央演算装置15で指令することによシバターン
表示部23で表示することができる。
The mapping of the reticle 2 placed on the x-y stage 10 in this manner is binarized as an extremely accurate image and written into the image manual buffer memo 921. Then, if necessary, the central processing unit 15 issues a command to display the information on the Shibata-turn display section 23.

一方、データファイル6に一集録されている設鯉舊、’
?;’l’−ンのデータは、ドツト変換されて設計デー
タバッファメモリ24a、24bK書き込まれている。
On the other hand, the set carp that is recorded in data file 6, '
? ;'l'-n data is dot-converted and written into the design data buffer memories 24a and 24bK.

従って、この設計データバッファメモリ34 a + 
24 bと画像人カパッファメモリ2ノの書き込み情報
(写像された像と設計データの値)とを中央演算装置1
5で読み出し、エクスクル−シブオア回路28で両者の
演算を行って異常パターン検出部29でレティクル2の
異常/fターンを検出することができる。この異常/母
ターンはパターン表示部26によって表示され目視によ
って確認することができる。
Therefore, this design data buffer memory 34 a +
24 b and the written information (values of the mapped image and design data) in the imager memory 2 are sent to the central processing unit 1.
5, the exclusive OR circuit 28 performs both calculations, and the abnormal pattern detection section 29 can detect an abnormality/f turn of the reticle 2. This abnormality/mother turn is displayed on the pattern display section 26 and can be confirmed visually.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明によれば、いかなる)4タ
ーン変形においても誤差の補正が正確。
As explained above, according to the present invention, errors can be corrected accurately in any four-turn deformation.

に行なえるすぐれたパターン形状検査装置が得られる。This provides an excellent pattern shape inspection device that can be used to inspect patterns.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図はそれぞれ、設計・リーンと :形成し
たノリーン形状の一例を示すノリーン乎 1面図、第3
図はノ4ターンエリアの二次元的な変 □形゛:炉観明
するための図、第4図はパターンエリアの変形を補正す
るための従来の方法を説明するための図、第5図および
第6図はそれぞれパターンエリアの変形した状態を説明
するだめの図、第7図はこの発明の一実施例に係るパタ
ーン形状検査装置の概略構成を示すブロック図、第8図
は同実施例における撮像系の構成を示すブロック図、第
9図は同実施例におけるレーザ測長制御部の構成を示す
ブロック図、第10図は同実施例におけるX−Yステー
ジ制御部の構成を示すブロック図、第11図は同実施例
における固体撮像素子の走査方向を説明するための図、
第1.12図は同実施例におけるX成分及びY成分の誤
差の補正を説明するための図、第13図は同実施例にお
けるX−YステージのY方向の走行に伴なうゆらぎ誤差
の補正方法を説明するため?”図、第14図は同実施例
の撮像信号と設計パ)−ンデータとの比較回路の構成を
示すブロック図、第15図は同実施例におけるパターン
歪の補正方法を説明するための図、第16図は同実施例
忙おけるレティクルのX成分およびY成分の補正値の算
出方法を説明するための図である。 1111〜M55・・・基準マーク、8・・・ドツト変
換部、3a・・・固体撮像素子(イメージセンサ)、4
・・・量子化回路、5・・・形状比較判定部。 出願人代理人 弁理士 鈴 江 武 彦第2図 第3図
Figures 1 and 2 are a first view and a third view of a Noreen shape showing an example of the designed and formed Noreen shape, respectively.
The figure shows the two-dimensional deformation of the pattern area. and FIG. 6 are diagrams for explaining the deformed state of the pattern area, FIG. 7 is a block diagram showing a schematic configuration of a pattern shape inspection apparatus according to an embodiment of the present invention, and FIG. 8 is a diagram showing the same embodiment. 9 is a block diagram showing the configuration of the laser length measurement control section in the same embodiment. FIG. 10 is a block diagram showing the configuration of the X-Y stage control section in the same embodiment. , FIG. 11 is a diagram for explaining the scanning direction of the solid-state image sensor in the same embodiment,
Figure 1.12 is a diagram for explaining the correction of errors in the X component and Y component in the same embodiment, and Figure 13 is a diagram for explaining the fluctuation error due to the movement of the X-Y stage in the Y direction in the same embodiment. To explain the correction method? 14 is a block diagram showing the configuration of a circuit for comparing an image pickup signal and design pattern data in the same embodiment, and FIG. 15 is a diagram for explaining a pattern distortion correction method in the same embodiment. Fig. 16 is a diagram for explaining the method of calculating the correction values of the X and Y components of the reticle in the same embodiment.1111-M55...Reference mark, 8...Dot converter, 3a・・Solid-state image sensor (image sensor), 4
. . . quantization circuit, 5 . . . shape comparison and determination section. Applicant's agent Patent attorney Takehiko Suzue Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 複数の基準マークを備えた設計パターンのホーマットデ
ータをドツトに変換するドツト変換部と、上記設計i4
?ターンに基づいて形成された被検査ノリーンを撮像す
るイメージセンサと、。 このイメージセンサの出力を所定のレベルで量:芋イ、
f□フイ、。□1.8.ゆ。AI−>Kl□ 形成された基準マークと上記ドツト変換部との1出力に
基づいて複数のグー、りに分割設定した□・リーン−リ
アの二次元的変形を各ブ・・り毎1に補正する補正手段
と、この補正手段の出カン基づいて上記ドツト変換部の
出力を補正し、と1の補正出力と上記量子化回路の□出
力とを比較し1て・リーン形状を検査する比較判定部と
を具備:□ したことを特徴とするノ母ターン形状検査装置。1
[Claims] A dot conversion section that converts format data of a design pattern including a plurality of reference marks into dots, and the above design i4.
? an image sensor that captures an image of a nolin to be inspected formed based on the turn; Amount of output of this image sensor at a predetermined level:
f□Fui. □1.8. hot water. AI->Kl□ The two-dimensional deformation of Lean-Rear, which is set to be divided into multiple groups based on the formed reference mark and one output from the dot conversion section, is performed for each group. A correction means for correcting, correcting the output of the dot conversion section based on the output of this correction means, and comparing the correction output of 1 and the □ output of the quantization circuit to inspect the lean shape. A main turn shape inspection device characterized by comprising: a determination section; 1
JP58246398A 1983-12-27 1983-12-27 Inspecting device of pattern shape Granted JPS60138921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58246398A JPS60138921A (en) 1983-12-27 1983-12-27 Inspecting device of pattern shape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58246398A JPS60138921A (en) 1983-12-27 1983-12-27 Inspecting device of pattern shape

Publications (2)

Publication Number Publication Date
JPS60138921A true JPS60138921A (en) 1985-07-23
JPS6356702B2 JPS6356702B2 (en) 1988-11-09

Family

ID=17147916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58246398A Granted JPS60138921A (en) 1983-12-27 1983-12-27 Inspecting device of pattern shape

Country Status (1)

Country Link
JP (1) JPS60138921A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286752A (en) * 1987-05-20 1988-11-24 Toshiba Mach Co Ltd Defect inspecting or dimension measuring method for pattern
KR100265827B1 (en) * 1993-10-30 2000-09-15 김영환 Layout accuracy measuring method for reticle
JP2006215528A (en) * 2005-01-05 2006-08-17 Fujitsu Ltd Reticle inspecting apparatus and reticle inspecting method
JP2013167608A (en) * 2012-02-17 2013-08-29 Nuflare Technology Inc Inspection device and inspection method
JP2014211352A (en) * 2013-04-18 2014-11-13 株式会社東芝 Template inspection device and method for inspecting template

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654038A (en) * 1979-10-08 1981-05-13 Toshiba Corp Checking device for shape of photomask
JPS5837923A (en) * 1981-08-31 1983-03-05 Toshiba Corp Inspection apparatus for photo mask

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654038A (en) * 1979-10-08 1981-05-13 Toshiba Corp Checking device for shape of photomask
JPS5837923A (en) * 1981-08-31 1983-03-05 Toshiba Corp Inspection apparatus for photo mask

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286752A (en) * 1987-05-20 1988-11-24 Toshiba Mach Co Ltd Defect inspecting or dimension measuring method for pattern
KR100265827B1 (en) * 1993-10-30 2000-09-15 김영환 Layout accuracy measuring method for reticle
JP2006215528A (en) * 2005-01-05 2006-08-17 Fujitsu Ltd Reticle inspecting apparatus and reticle inspecting method
JP2013167608A (en) * 2012-02-17 2013-08-29 Nuflare Technology Inc Inspection device and inspection method
JP2014211352A (en) * 2013-04-18 2014-11-13 株式会社東芝 Template inspection device and method for inspecting template

Also Published As

Publication number Publication date
JPS6356702B2 (en) 1988-11-09

Similar Documents

Publication Publication Date Title
US4926489A (en) Reticle inspection system
US4559603A (en) Apparatus for inspecting a circuit pattern drawn on a photomask used in manufacturing large scale integrated circuits
US6141038A (en) Alignment correction prior to image sampling in inspection systems
US5671056A (en) Three-dimensional form measuring apparatus and method
US10643327B2 (en) Inspection method and inspection apparatus
EP0132122B1 (en) Apparatus for inspecting mask for use in manufacturing large scale integrated circuits
JPS59119204A (en) Mark position detecting method
JP2010281621A (en) Three-dimensional shape measuring instrument
US6819789B1 (en) Scaling and registration calibration especially in printed circuit board fabrication
JPS643050B2 (en)
JPS60138921A (en) Inspecting device of pattern shape
JPH08167571A (en) Position detecting device and position aligning device
JP3040845B2 (en) Alignment mark
JP3823488B2 (en) IC lead float inspection device and inspection method
JPH0658215B2 (en) Method and apparatus for inspecting a pattern to be inspected on a semiconductor wafer
KR20210145010A (en) Inspection apparatus of wafer
JP3111869B2 (en) Two-dimensional position and orientation measurement method and apparatus
JPH10311705A (en) Image input apparatus
JP3189796B2 (en) Defect inspection method and device
JPH07302754A (en) Scanning type aligner
JP4261535B2 (en) Alignment method and evaluation method in mask inspection apparatus
JPH08330219A (en) Scanning-type exposure device
JPH04186717A (en) Aligner, exposure device and manufacture for semiconductor element using them
JP2795790B2 (en) Sensor coordinate correction method for three-dimensional measuring device
JP2720935B2 (en) Inspection device and inspection method

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term