JPS60121850A - 発呼・切断信号の伝送装置 - Google Patents
発呼・切断信号の伝送装置Info
- Publication number
- JPS60121850A JPS60121850A JP58230962A JP23096283A JPS60121850A JP S60121850 A JPS60121850 A JP S60121850A JP 58230962 A JP58230962 A JP 58230962A JP 23096283 A JP23096283 A JP 23096283A JP S60121850 A JPS60121850 A JP S60121850A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- call
- bit
- bit timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、複数のデータ端末装置間で相互にデータを
交換するデータ父換システムにおいて、発呼・切断信号
を伝送するための発呼・切断信号伝送装置に関するもの
である。
交換するデータ父換システムにおいて、発呼・切断信号
を伝送するための発呼・切断信号伝送装置に関するもの
である。
従来の発呼・切断信号は第１図に示す方法によって伝送
された。第１図（ａｌは元のデータ（ビット直列の形）
を表し、同図（ｂｌは発呼・切断信号を含めて伝送され
るデータを表す。元のデータは、第１図（ａｌのＤ□□
〜Ｄ６□、Ｄ□２〜Ｄ６□、１）□３〜Ｌ）６３ニ示す
ように各連続する６ビツトを１単位にして区切り、これ
を伝送する場合はこの６ビツト１単位の前にＦビット（
同期ビットラを伺し、この６ビツト１単位の後にＳビッ
ト（制御用ビット）を付し、ＦビットとＳビットでデー
タを包むようにして伝送する。ＦビットからＳビットま
での８ビットを１エンベロープ（ｅｎｖｅｌｏｐｅ ）
と称し、このような方式をエンベロープ方式という。
された。第１図（ａｌは元のデータ（ビット直列の形）
を表し、同図（ｂｌは発呼・切断信号を含めて伝送され
るデータを表す。元のデータは、第１図（ａｌのＤ□□
〜Ｄ６□、Ｄ□２〜Ｄ６□、１）□３〜Ｌ）６３ニ示す
ように各連続する６ビツトを１単位にして区切り、これ
を伝送する場合はこの６ビツト１単位の前にＦビット（
同期ビットラを伺し、この６ビツト１単位の後にＳビッ
ト（制御用ビット）を付し、ＦビットとＳビットでデー
タを包むようにして伝送する。ＦビットからＳビットま
での８ビットを１エンベロープ（ｅｎｖｅｌｏｐｅ ）
と称し、このような方式をエンベロープ方式という。
制御用ビットであるＳビットが発呼・切断の信号として
用いられてお９、発呼によりＳビ・ントの論理は′”Ｏ
″→“１″ と変化し、切断により′″１″→“０”と
変化する。捷だＦビットはエンベロープ同期のために用
いられ、１エンベロー・、プごとに”１ｎ。
用いられてお９、発呼によりＳビ・ントの論理は′”Ｏ
″→“１″ と変化し、切断により′″１″→“０”と
変化する。捷だＦビットはエンベロープ同期のために用
いられ、１エンベロー・、プごとに”１ｎ。
”０″の論理を繰返しており、データビ・ント及びＳビ
ットにはこのようなビットパターンの繰返しをするもの
が発生し力いので、この繰返しのビ・ントパターンを検
出してＦビットの位＠を検出し、ビット周期が既知であ
るから、エンベロープ中の他のビットの位置を決定する
ことができる。
ットにはこのようなビットパターンの繰返しをするもの
が発生し力いので、この繰返しのビ・ントパターンを検
出してＦビットの位＠を検出し、ビット周期が既知であ
るから、エンベロープ中の他のビットの位置を決定する
ことができる。
従来は］二連のような方法で発呼・切断の信号を送出し
ているので、６ビツトのデータを伝送するのにＦビット
及びＳビットをイて１加して合Ｂ１８ビ・ントを伝送す
ることになり、伝送路上の伝送速度を８／６倍とするこ
とが必畏で、その間の速度変換や、Ｆビットの検出など
のために回路構成が複雑になるという欠点があった。
ているので、６ビツトのデータを伝送するのにＦビット
及びＳビットをイて１加して合Ｂ１８ビ・ントを伝送す
ることになり、伝送路上の伝送速度を８／６倍とするこ
とが必畏で、その間の速度変換や、Ｆビットの検出など
のために回路構成が複雑になるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、データ信号のビッ
トタイミングパルスを発呼・切断信号とし、切断状態に
おいては上記ビットタイミングパルスを送出し、発呼状
態においてはこのビットタイミングパルスの送出を停止
してデータを送出し、受信側では受信信号の論理変化点
間の間隔を計測することによって、上記ビットタイミン
グパルスの存在又は不存在を検知するようにして、従来
のエンベロープ方式におけるようなデータ速度と伝送速
度間の速度変換を不快にしたものである。
めになされたもので、この発明では、データ信号のビッ
トタイミングパルスを発呼・切断信号とし、切断状態に
おいては上記ビットタイミングパルスを送出し、発呼状
態においてはこのビットタイミングパルスの送出を停止
してデータを送出し、受信側では受信信号の論理変化点
間の間隔を計測することによって、上記ビットタイミン
グパルスの存在又は不存在を検知するようにして、従来
のエンベロープ方式におけるようなデータ速度と伝送速
度間の速度変換を不快にしたものである。
以下この発明の実施例を図面について説明する。
第２図はこの発明の信号構成を説明するためのタイムチ
ャートであり、第２図（ａ）は伝送すべき送信データ、
同図（ｂ）は伝送すべき送信データのビットタイミング
パルス、同図（ｃ）は送信データのビットタイミングパ
ルスを利用した発呼・切断信号、同図（ｄｌは送信デー
タと発呼・切断信号の合成、同図（ｅ）は発呼・切断信
号の検出をそれぞれ示している。
ャートであり、第２図（ａ）は伝送すべき送信データ、
同図（ｂ）は伝送すべき送信データのビットタイミング
パルス、同図（ｃ）は送信データのビットタイミングパ
ルスを利用した発呼・切断信号、同図（ｄｌは送信デー
タと発呼・切断信号の合成、同図（ｅ）は発呼・切断信
号の検出をそれぞれ示している。
第３図はこの発明の一実施例を示すブロック図で、図に
おいて（１）はデータ端末装置、（２１はデータ交換機
、（３１は加入者線であるが、データ端末装置（１）、
データ交換機（２）とも加入者線（３）側の部分だけを
示す。けりは送信データ入力端子、（６）はビットタイ
ミングパルス入力端子、（１３）はアンドゲート、（１
４１はライントライバ、０！１９はナントゲート、０１
腐呼・切断スイッチ、（２１）はラインレシーバ、（２
２）は受信データ出力端子、（２３）は信号検知回路、
（２４）は微分回路、（２５）はノリラフフロック、（
２６）はパルス消滅監視回路、（２７）はオアゲート、
（２８）は発振器である。
おいて（１）はデータ端末装置、（２１はデータ交換機
、（３１は加入者線であるが、データ端末装置（１）、
データ交換機（２）とも加入者線（３）側の部分だけを
示す。けりは送信データ入力端子、（６）はビットタイ
ミングパルス入力端子、（１３）はアンドゲート、（１
４１はライントライバ、０！１９はナントゲート、０１
腐呼・切断スイッチ、（２１）はラインレシーバ、（２
２）は受信データ出力端子、（２３）は信号検知回路、
（２４）は微分回路、（２５）はノリラフフロック、（
２６）はパルス消滅監視回路、（２７）はオアゲート、
（２８）は発振器である。
以下、第２図を参照して第３図の装置の動作を説明する
。端子圓から入力される送信データは第２図（ａｌに示
すとおりで、そのビットタイミングは第２図（ｂ）に示
すとおシである。ビットタイミングパルスは端子（ロ）
から人力される。スイッチａすから入力される信号は切
断時は論理「１」であり発呼時は論理「０」であるので
、切断時には端子θのから入力されるビットタイミング
パルス（第２図（１３１）を反転した波形がナントゲー
トαつの出力として現れ、発呼時はナンドデーＨυの出
力が論理「１」に保たれる。（第２図ｔｅｌ参照）。送
信データの存在しないとき端子旧）の論理は「１」に保
たれるので、アントゲ−１−（１３１の出力は第２図（
ｄｌに示す波形にカリ、これがデータ交換機１２）に送
られる。すなわち、スイッチαＱ１ ゲート（イ）、ｕ
３）によって第２図（ｃｌの信号を送出する−か送出を
停止するかを切換るスイッチ装＃を構成する。データ交
換機（２）のラインレシーバ（２１）で受信された信号
は受信データ出力端子（２２）に供給されると共に、微
分回路（２４）でその論理の変化点（たとえば立上りエ
ッヂ）が検出されてパルスが発生し信号検知回路（２３
）のリセット端子Ｒに入力される。信号検知回路（２３
）は信号入力端子Ｔに入力される発振器（２８）からの
パルスを計数するカウンタで、その計数値は端子Ｒから
のパルス信号入力によってリセットされ、またその計数
値が所定値以上になると出力端子Ｑの論理が「ｌＪにな
るように設定されている。発呼・切断信号であるビット
タイミングパルスの立上りエツジの周期をＴ１、受信デ
ータの立上りエツジの周期をＴ２とするとＴ２≧２Ｔ１
であって、信号検知回路（２３）は、Ｔ□の周期でリ
セットされると 端子Ｑの論理が１１」となることはな
く、リセット周期が２Ｔ□以上になると端子Ｑの論理が
「１」となるよう発振器（２８）のパルス周波数が設定
されているので、第２図に示すデータ領域に入って信号
検知回路（２３）の端子Ｑから論理「１」の信号が出力
し、ノリツブフロップ（２５）をセットして発呼状態信
号を出力する。１／ζ、データ領域が終了して発呼・切
断信号であるビットタイミングパルスが到来すると信号
検知回路（２３）はリセットされ、ノリツブフロップ（
２５）の出力論理はｒ ＯＪとなシ切断状態信号を出力
する。第２図（ｅ）に発呼・切断信号の検出、すなわち
フリップフロップ（２５）の出力論理を示す。
。端子圓から入力される送信データは第２図（ａｌに示
すとおりで、そのビットタイミングは第２図（ｂ）に示
すとおシである。ビットタイミングパルスは端子（ロ）
から人力される。スイッチａすから入力される信号は切
断時は論理「１」であり発呼時は論理「０」であるので
、切断時には端子θのから入力されるビットタイミング
パルス（第２図（１３１）を反転した波形がナントゲー
トαつの出力として現れ、発呼時はナンドデーＨυの出
力が論理「１」に保たれる。（第２図ｔｅｌ参照）。送
信データの存在しないとき端子旧）の論理は「１」に保
たれるので、アントゲ−１−（１３１の出力は第２図（
ｄｌに示す波形にカリ、これがデータ交換機１２）に送
られる。すなわち、スイッチαＱ１ ゲート（イ）、ｕ
３）によって第２図（ｃｌの信号を送出する−か送出を
停止するかを切換るスイッチ装＃を構成する。データ交
換機（２）のラインレシーバ（２１）で受信された信号
は受信データ出力端子（２２）に供給されると共に、微
分回路（２４）でその論理の変化点（たとえば立上りエ
ッヂ）が検出されてパルスが発生し信号検知回路（２３
）のリセット端子Ｒに入力される。信号検知回路（２３
）は信号入力端子Ｔに入力される発振器（２８）からの
パルスを計数するカウンタで、その計数値は端子Ｒから
のパルス信号入力によってリセットされ、またその計数
値が所定値以上になると出力端子Ｑの論理が「ｌＪにな
るように設定されている。発呼・切断信号であるビット
タイミングパルスの立上りエツジの周期をＴ１、受信デ
ータの立上りエツジの周期をＴ２とするとＴ２≧２Ｔ１
であって、信号検知回路（２３）は、Ｔ□の周期でリ
セットされると 端子Ｑの論理が１１」となることはな
く、リセット周期が２Ｔ□以上になると端子Ｑの論理が
「１」となるよう発振器（２８）のパルス周波数が設定
されているので、第２図に示すデータ領域に入って信号
検知回路（２３）の端子Ｑから論理「１」の信号が出力
し、ノリツブフロップ（２５）をセットして発呼状態信
号を出力する。１／ζ、データ領域が終了して発呼・切
断信号であるビットタイミングパルスが到来すると信号
検知回路（２３）はリセットされ、ノリツブフロップ（
２５）の出力論理はｒ ＯＪとなシ切断状態信号を出力
する。第２図（ｅ）に発呼・切断信号の検出、すなわち
フリップフロップ（２５）の出力論理を示す。
受信データに所定時間の間何等の論理変化がない場合は
、パルス消滅監視回路（２６）からパルスが出力してオ
アゲート（２７）の一方の端子に人力し、１に源リセッ
ト時にはオアゲート（２７）の他方の端子にパルスが入
力して、ノリツブフロップ（２５）をリセットし切断状
態信号の出力側に初期化する。
、パルス消滅監視回路（２６）からパルスが出力してオ
アゲート（２７）の一方の端子に人力し、１に源リセッ
ト時にはオアゲート（２７）の他方の端子にパルスが入
力して、ノリツブフロップ（２５）をリセットし切断状
態信号の出力側に初期化する。
なお、上記実施例では、発呼・切断信号がデータ端末装
置（１）側からデータ交換機（２１側に送出憾れる場合
について説明したが、逆にデータ交換ＰＡ側から切断信
号が送出される場合についても適用できることは明らか
である。ｔたこの発明の装置改では加入者線には常時送
信データ信号がビットタイミングパルスのいずれがが送
出されているので、パルス消滅監視回路により線路異常
をも容易に検出するこ表ができる。また切断状態の信号
としてビットタイミングパルスが送出されるのでデータ
端末装置及びデータ交換機においてビット同期を得るこ
とが容−易になる。
置（１）側からデータ交換機（２１側に送出憾れる場合
について説明したが、逆にデータ交換ＰＡ側から切断信
号が送出される場合についても適用できることは明らか
である。ｔたこの発明の装置改では加入者線には常時送
信データ信号がビットタイミングパルスのいずれがが送
出されているので、パルス消滅監視回路により線路異常
をも容易に検出するこ表ができる。また切断状態の信号
としてビットタイミングパルスが送出されるのでデータ
端末装置及びデータ交換機においてビット同期を得るこ
とが容−易になる。
以上のようにこの発明によれば、データ信号のビットタ
イミングを表すビットタイミングパルスを発呼・切断信
号に用いたので、データ信号の速度変換が不要であり、
送信側ではデータ信号と発呼・切断信号を容易に重畳す
ることができ、受信側ではこのＭ畳した信号から容易に
発呼・切断信号を検出することができる。
イミングを表すビットタイミングパルスを発呼・切断信
号に用いたので、データ信号の速度変換が不要であり、
送信側ではデータ信号と発呼・切断信号を容易に重畳す
ることができ、受信側ではこのＭ畳した信号から容易に
発呼・切断信号を検出することができる。
第１図は従来の方法を示すフォーマット図、第２図はこ
の発明の信−号構成を説明するためのタイムチャート、
第３図はこの発明の一実施例を示すブロック図である。 （旧・・データ端末装置す１、（２）・・・データ交換
機、（３１・・加入者線、（１（９・・・発呼・切断ス
イッチ、（２３）・信号検知回路。（２５）・・・ノリ
ツブフロップ、（２８）・・・発振器。 代理人 大 岩 増 雄
の発明の信−号構成を説明するためのタイムチャート、
第３図はこの発明の一実施例を示すブロック図である。 （旧・・データ端末装置す１、（２）・・・データ交換
機、（３１・・加入者線、（１（９・・・発呼・切断ス
イッチ、（２３）・信号検知回路。（２５）・・・ノリ
ツブフロップ、（２８）・・・発振器。 代理人 大 岩 増 雄
Claims (1)
- 【特許請求の範囲】 ディジタル符号の形のデータを交換する場合に、データ
端末装置とデータ交換機間で発呼・切断信号を伝送する
ための発呼・切断信号の伝送装置において、 上記データの送信側に設けられ、当該データのビットタ
イミングを表すビットタイミングパルスを加入者線に送
出することによって切断状態を表し、この送出の停止に
よって発呼状態を表すよう制御する発呼・切断スイッチ
装置と、 」二記デークの受信側に設けられ、上記加入者線から人
力する信号の論理の変化点においてパルスを出力する微
分回路と、 この微分回路の出力のパルス間隔を計測することにより
上記ビットタイミングパルスの存在又は不存在を検出す
る信号検知回路と、 この信号検知回路の出力を記憶するフリップフロップと
を備えたことを特徴とする発呼・切断信号の伝送装置λ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58230962A JPS60121850A (ja) | 1983-12-05 | 1983-12-05 | 発呼・切断信号の伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58230962A JPS60121850A (ja) | 1983-12-05 | 1983-12-05 | 発呼・切断信号の伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60121850A true JPS60121850A (ja) | 1985-06-29 |
Family
ID=16916043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58230962A Pending JPS60121850A (ja) | 1983-12-05 | 1983-12-05 | 発呼・切断信号の伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121850A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135207A (ja) * | 1974-09-20 | 1976-03-25 | Hitachi Ltd | |
| JPS57184356A (en) * | 1981-05-08 | 1982-11-13 | Seiko Epson Corp | Fsk demodulating circuit |
-
1983
- 1983-12-05 JP JP58230962A patent/JPS60121850A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135207A (ja) * | 1974-09-20 | 1976-03-25 | Hitachi Ltd | |
| JPS57184356A (en) * | 1981-05-08 | 1982-11-13 | Seiko Epson Corp | Fsk demodulating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694453A (en) | System for adjusting signal transmission timing in time-division multiplexing signal transmission | |
| USRE31852E (en) | Data transmission system | |
| US4462099A (en) | Error source excluding data transmission system | |
| JPS592418B2 (ja) | 通信回線遠隔制御装置 | |
| CA1076649A (en) | Interface for in band scpc supervisory and signalling system | |
| US4815105A (en) | Selective signalling encoder/decoder for multipoint data communication networks | |
| US3597547A (en) | Apparatus for synchronizing a pcm-receiver and a transmitter | |
| US5046074A (en) | Synchronization method and synchronization recovery devices for half-duplex communication | |
| US2794071A (en) | Power line fault locator | |
| JPS60121850A (ja) | 発呼・切断信号の伝送装置 | |
| US3458654A (en) | Circuit | |
| US3582786A (en) | Transmission check in data system | |
| US3906153A (en) | Remote synchronous loop operation over half-duplex communications link | |
| US3517129A (en) | Data transmission subset | |
| US3790699A (en) | Simplex radiotelegraph system | |
| GB2080076A (en) | Improvements in or relating to timing circuits for pcm reception | |
| JPS5952587B2 (ja) | デ−タ伝送方式 | |
| US5003582A (en) | Method of adjusting the end of transmission in a modem | |
| SU1667088A1 (ru) | Устройство дл сопр жени абонента с каналом св зи | |
| GB2101457A (en) | Data communication system | |
| FI84542C (fi) | Foerfarande foer vaexling av oeverfoerings- hastigheten i ett med tvenne fraon varandra avvikande oeverfoeringshastigheter drivbart dataoeverfoeringssystem. | |
| US3963867A (en) | Method for indicating a free-line state in a binary data communication system | |
| SU1555864A1 (ru) | Устройство дл приема кодированных сигналов | |
| US3513255A (en) | Control signals for use with teletypewriter apparatus | |
| SU1388878A1 (ru) | Устройство дл сопр жени абонента с каналом св зи |