JPS60103467A - リプレ−スメモリの診断方式 - Google Patents
リプレ−スメモリの診断方式Info
- Publication number
- JPS60103467A JPS60103467A JP58210508A JP21050883A JPS60103467A JP S60103467 A JPS60103467 A JP S60103467A JP 58210508 A JP58210508 A JP 58210508A JP 21050883 A JP21050883 A JP 21050883A JP S60103467 A JPS60103467 A JP S60103467A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- buffer
- bit
- contents
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、バッファ記憶装置のリプレース情報を記憶す
るメモリの診断方式に関する。
るメモリの診断方式に関する。
従来技術と問題点
バッファ記憶装置がセットアソシアティブ形式をとる場
合、第１図のような構成をとることがある。
合、第１図のような構成をとることがある。
該バッファ記憶装置において、容１１、形式などが同じ
基本構成をウェイ （ｆｌａｙ）と呼び、本例では、０
からＦまでのｆｌａｙ Ｎｏ、をもつ１６１１１ｉＩの
ウェイで構成される。各ウェイの中のどのラインにアク
セスするかはアドレス信号ＡＤＤにより選択する。バッ
ファを使用してきてどのウェイもデータ格納済みどなり
そして更に格納すべきデータがあれば、バッファからデ
ータを追い出し、そこへ格納することになるが、とのウ
ェイからデータを追い出すかはＬＲＵアルゴリズムによ
り決めるのが普通である。
基本構成をウェイ （ｆｌａｙ）と呼び、本例では、０
からＦまでのｆｌａｙ Ｎｏ、をもつ１６１１１ｉＩの
ウェイで構成される。各ウェイの中のどのラインにアク
セスするかはアドレス信号ＡＤＤにより選択する。バッ
ファを使用してきてどのウェイもデータ格納済みどなり
そして更に格納すべきデータがあれば、バッファからデ
ータを追い出し、そこへ格納することになるが、とのウ
ェイからデータを追い出すかはＬＲＵアルゴリズムによ
り決めるのが普通である。
Ｌ ＲＵ （Ｌｅａｓｔ ＲｅｃｅｎＬＩｙ Ｕｓｅｄ
）アルゴリズムは最近参照されることのないデータを
、その古い順番に追い出すというものであり、一応合理
的であるが、忠実にその通りに実行しようとすると、ウ
ェイ数が多くなるにつれて甚だ厄介な処理がａ・要にな
る。即ち、バッファのあるウェイが一１クセスされると
そのウェイが最も最近に使用されたものになり他のウェ
イの使用順位は、アクセスされたウェイより上位のもの
は１つ下り、下位のものは不変となるから、か＼る操作
を各ウェイがアクセスされる度に行ない、追い出される
べきウェイはどれか直ちに分るようにし°ζおかねばな
らず、厄介である。そごで七シトアソシアティゾ（Ｓｅ
ｔ八５へｏｃｉａＬｉｖｅ ）形式をとるバッファに対
するりプレース法としては第２図に示す不完全Ｌ ＲＵ
アルゴリズムが採用されることが多い。
）アルゴリズムは最近参照されることのないデータを
、その古い順番に追い出すというものであり、一応合理
的であるが、忠実にその通りに実行しようとすると、ウ
ェイ数が多くなるにつれて甚だ厄介な処理がａ・要にな
る。即ち、バッファのあるウェイが一１クセスされると
そのウェイが最も最近に使用されたものになり他のウェ
イの使用順位は、アクセスされたウェイより上位のもの
は１つ下り、下位のものは不変となるから、か＼る操作
を各ウェイがアクセスされる度に行ない、追い出される
べきウェイはどれか直ちに分るようにし°ζおかねばな
らず、厄介である。そごで七シトアソシアティゾ（Ｓｅ
ｔ八５へｏｃｉａＬｉｖｅ ）形式をとるバッファに対
するりプレース法としては第２図に示す不完全Ｌ ＲＵ
アルゴリズムが採用されることが多い。
第２図で、０．ｌ、２．・・・・・・Ｆを刊込まれた０
印は第１図の１ｎａｙ Ｏ，１，２，・・・・・・Ｆに
対応し、図示のように１６個のバッファは４１１６１ず
つ４ブロツクに分げられ、０，４，８．Ｃが第１ゾ１コ
ツクＸ、Ｉ、５，９．Ｄが第２ブロツクＹ、２，６゜Ａ
、Ｅが第３ブロツクＺ、３．７．Ｂ、Ｆが第４ブロツク
Ｗを構成する。この不完全Ｌ ＲｔＪアルゴリズムでは
これらのブロック間で新、ＩＩ」を；ちえ、更にプロ・
ツク内で新旧を考えるという手法をとる。
印は第１図の１ｎａｙ Ｏ，１，２，・・・・・・Ｆに
対応し、図示のように１６個のバッファは４１１６１ず
つ４ブロツクに分げられ、０，４，８．Ｃが第１ゾ１コ
ツクＸ、Ｉ、５，９．Ｄが第２ブロツクＹ、２，６゜Ａ
、Ｅが第３ブロツクＺ、３．７．Ｂ、Ｆが第４ブロツク
Ｗを構成する。この不完全Ｌ ＲｔＪアルゴリズムでは
これらのブロック間で新、ＩＩ」を；ちえ、更にプロ・
ツク内で新旧を考えるという手法をとる。
矢印ＮＸＹ、ＮＹＺ、・・・・・・がそのゾ１コック間
新旧を表わすデータ、ＸＯ４，ＸＯ８，・・・・・・が
ブ１１ツク内新旧を表わすデータである。これらの矢印
の第１文字Ｎはブロック間新旧を表わすものであること
を示し、第２文字と第３文字は矢印が第２文字のブロッ
クから第３文字のブ１コックへ向うことを示していて、
そのデータが０なら第３文字のブロックの方が第２文字
のブロックの方より新しい、また１なら第２文字のブロ
ックの方が第３文字のブロックより新しい、を示ず。例
えばＮｘＹ−０はＹブロックがＸブロックより新しい、
ＮＸＹ＝１ならＸブロックの方がＹブロックより新しい
、を示す。また第１文字ｘ、 ｙ、・・・・・・ばそれ
がＸ。
新旧を表わすデータ、ＸＯ４，ＸＯ８，・・・・・・が
ブ１１ツク内新旧を表わすデータである。これらの矢印
の第１文字Ｎはブロック間新旧を表わすものであること
を示し、第２文字と第３文字は矢印が第２文字のブロッ
クから第３文字のブ１コックへ向うことを示していて、
そのデータが０なら第３文字のブロックの方が第２文字
のブロックの方より新しい、また１なら第２文字のブロ
ックの方が第３文字のブロックより新しい、を示ず。例
えばＮｘＹ−０はＹブロックがＸブロックより新しい、
ＮＸＹ＝１ならＸブロックの方がＹブロックより新しい
、を示す。また第１文字ｘ、 ｙ、・・・・・・ばそれ
がＸ。
Ｙ、・・・・・・ブロック内での新旧を表わすものであ
ることを示し一１第２文字と第３文字についてはブロッ
ク間のそれと同じである。
ることを示し一１第２文字と第３文字についてはブロッ
ク間のそれと同じである。
矢印はブロック内で６本、ブロック内で６本、それが４
ブロツクあるので小計２４本、総計では３０本になる。
ブロツクあるので小計２４本、総計では３０本になる。
これらの矢印（データ）をリプレースメモリに格納し、
アクセスがある毎にごれらを更新し、追出しが必要なと
きは最も占いウェイをめ、それを追出し対象とする。例
えばＮＸＹ＝ＮＸＺ＝ＮＸＷ＝０ならＸブロックが最も
占い。
アクセスがある毎にごれらを更新し、追出しが必要なと
きは最も占いウェイをめ、それを追出し対象とする。例
えばＮＸＹ＝ＮＸＺ＝ＮＸＷ＝０ならＸブロックが最も
占い。
ブロック内では、例えばＸ０４＝ＸＯ８＝ＸＯＣ＝０な
らウェイ０が最も古い。
らウェイ０が最も古い。
Ｘブロックは矢印が全′ζ自己から出ているので、それ
らが０であるとき最も古いことになるが、ブロックＷは
矢印がすべて自己に入るので、それらが１であるとき最
も占いことになる。Ｙ、Ｚブ１コックはこれらの混合で
あることば上記定義から明らかである。ＮＸＹ＝ＮＸＺ
＝ＮＸＷ＝Ｏ，ＮＸＹ＝ＮＹＺ＝ＮＹＷ＝０．ＮＸＺ＝
ＮＹＺ＝ＮＺＷ−０，πＸＷ−匣Ｙ店−マＺＷ＝Ｏが、
ブロックＸ、Ｙ、Ｚ、 Ｗｌｉ＜最も占いことを示す目
安となる・ブｌ」ツク内ウェイのＬ ＲｔＪについ゛（
も同様である。
らが０であるとき最も古いことになるが、ブロックＷは
矢印がすべて自己に入るので、それらが１であるとき最
も占いことになる。Ｙ、Ｚブ１コックはこれらの混合で
あることば上記定義から明らかである。ＮＸＹ＝ＮＸＺ
＝ＮＸＷ＝Ｏ，ＮＸＹ＝ＮＹＺ＝ＮＹＷ＝０．ＮＸＺ＝
ＮＹＺ＝ＮＺＷ−０，πＸＷ−匣Ｙ店−マＺＷ＝Ｏが、
ブロックＸ、Ｙ、Ｚ、 Ｗｌｉ＜最も占いことを示す目
安となる・ブｌ」ツク内ウェイのＬ ＲｔＪについ゛（
も同様である。
しかしこのＬＲＵアルゴリズムは不完全である。
例えばブロックＸに最も占いデータと最も新しいデータ
が存在する場合を考えると、最も新しいデータが存在す
る以上ゾロツクＸは最新、ＮＸＹ＝ＮＸＺ＝ＮＸＷ＝１
となるから、上記最も占いウェイがリプレース対象にな
るのはプロ・ツクＸが他の３つのゾロツクよりも古くな
ったときであり、それまではリプレース対象にならない
。本方式はこのように不完全ではあるが、無理に完全Ｌ
ＲＵにしてみても計算機の性能（処理速度）にそれ程差
がなく、そして管理は容易であるので本方式は実用に供
されている。
が存在する場合を考えると、最も新しいデータが存在す
る以上ゾロツクＸは最新、ＮＸＹ＝ＮＸＺ＝ＮＸＷ＝１
となるから、上記最も占いウェイがリプレース対象にな
るのはプロ・ツクＸが他の３つのゾロツクよりも古くな
ったときであり、それまではリプレース対象にならない
。本方式はこのように不完全ではあるが、無理に完全Ｌ
ＲＵにしてみても計算機の性能（処理速度）にそれ程差
がなく、そして管理は容易であるので本方式は実用に供
されている。
次表は上記ＬＲＵアルゴリズムによりバ・ノファ管理を
行なうリプレースメモリの更新要領を示す。
行なうリプレースメモリの更新要領を示す。
／／
／
この表の左欄は前述の矢印を示し、リプレースメモリ上
では１ビツトで表わされる。１ビツトであるから各々は
１かＯかの値をと−るが、これはアクセスされたときの
み更新される。例えば表に示すようにＷａｙＮｏ、Ｏの
バッファがアクセスされると、矢印（ビット）ＮＸＹ、
ＮＸＺ、ＮＸＷ。
では１ビツトで表わされる。１ビツトであるから各々は
１かＯかの値をと−るが、これはアクセスされたときの
み更新される。例えば表に示すようにＷａｙＮｏ、Ｏの
バッファがアクセスされると、矢印（ビット）ＮＸＹ、
ＮＸＺ、ＮＸＷ。
ＸＯ４，ＸＯ８，ＸＯＣが１にセットされる。前述の説
明から明らかなようにウェイ０のバッファがアクセスさ
れるとブロックＸが最新、ウェイ０が最新になるからＮ
ＸＹ＝ＮＸＺ＝ＮＸＷ＝ １゜Ｘ０４＝ＸＯ８＝ＸＯＣ
＝１でよい。またウェイ１がアクセスされるとブロック
Ｙが最新、ウェイ１が最新となるからＮＸＹ＝ＮＹＺ＝
ＮＹＷ＝ １゜Ｘ１５−Ｘ１９＝ＹＩＤ＝１でよく、こ
れを示したのが表１のＷａｙＮｏ、１の柵である。以下
同様であり、アクセスがある度にリプレースメモリの６
ピントを上記表１の如く変更すればよい。
明から明らかなようにウェイ０のバッファがアクセスさ
れるとブロックＸが最新、ウェイ０が最新になるからＮ
ＸＹ＝ＮＸＺ＝ＮＸＷ＝ １゜Ｘ０４＝ＸＯ８＝ＸＯＣ
＝１でよい。またウェイ１がアクセスされるとブロック
Ｙが最新、ウェイ１が最新となるからＮＸＹ＝ＮＹＺ＝
ＮＹＷ＝ １゜Ｘ１５−Ｘ１９＝ＹＩＤ＝１でよく、こ
れを示したのが表１のＷａｙＮｏ、１の柵である。以下
同様であり、アクセスがある度にリプレースメモリの６
ピントを上記表１の如く変更すればよい。
残りの３Ｏ−６＝２４ビツトは変更する必要がない（表
１ではこれをブランクで示した）。即ら、今、ブロック
はｘ、ｙ、ｚ、ｗの順に新しく、ブロックＹ内では１．
５． ９． Ｄ（７）順に新しいとしてウェイ５のバ
ッファがアクセスされたとすると、ＮＸＹ＝ＮＹＺ＝Ｎ
ＹＷ、Ｘ １５−Ｙ５９＝’Ｙ５Ｄ＝ｌであるから表１
のＷａｙＮｏ、５の開の如くなるのは当然として、ブロ
ックＸ、Ｚ、、Ｗについて考えると、これらの相対的な
新しさはＸ。
１ではこれをブランクで示した）。即ら、今、ブロック
はｘ、ｙ、ｚ、ｗの順に新しく、ブロックＹ内では１．
５． ９． Ｄ（７）順に新しいとしてウェイ５のバ
ッファがアクセスされたとすると、ＮＸＹ＝ＮＹＺ＝Ｎ
ＹＷ、Ｘ １５−Ｙ５９＝’Ｙ５Ｄ＝ｌであるから表１
のＷａｙＮｏ、５の開の如くなるのは当然として、ブロ
ックＸ、Ｚ、、Ｗについて考えると、これらの相対的な
新しさはＸ。
ｚ、Ｗの順で変化なく、そして勿論各々のブロック内順
位に変化はないから矢印（ビット）に変化はない。他の
ケースについＣも同様である。
位に変化はないから矢印（ビット）に変化はない。他の
ケースについＣも同様である。
第３図Ｇ、１リプレースメモリの構成を示す。ＲＭは該
リプレースメモリであってＲＡＭ （ランダムアクセス
メモリ）からなり、前述の３ｏビットＮＸＹ−ＷＢＦを
、エラーチェックできるように２組備える。１ンへＭで
は古き込まれたデータの一部が破壊されることがしばし
ば起るので、ソフトエラ一対策が必要である。ｃｌはリ
プレース更新論理回路であり、アクセスされたウェイナ
ンバーＡＷＮを入力され、＋ｉｉｊ記表１の要領でリプ
レースメモリＲＭの該当ビットにｌ、０を出力する。メ
モリＲＭはピッＩ・ＮＸＹ−ＷＢＦを２組持っているか
ら、書込みはそれらの２組に対して並列的に行なわれる
。Ｃ２はリプレース追出しウェイナンバー決定論理回路
で１．各ブロックおよびその中のウェイナンバーにつき
ｎ：ｊ述の論理をとってＬ ＲＵウェイナンバーをめ、
それ即ち追出しウェイナンバーＰＷＮを出力する。Ｇ１
は排他オアゲート群で、メモリＩ？Ｍ内の２組の中の対
応するピッＩ−ＮｘｙとＮＸＹ、ＮＸＺとＮ Ｘ Ｚ、
・・−・・・（７）υ１他オアをとる。従って対応する
ビットが同じならゲーＩ・Ｇｌの各々の出力は０、異な
ればｌである。これらの出力はオアゲートＧ２で纏めら
れ、該ゲー１−Ｇ２の出力Ｅ ＲＲが１ならメモリＲＭ
にエラーあり、０ならエラーなしとなる。
リプレースメモリであってＲＡＭ （ランダムアクセス
メモリ）からなり、前述の３ｏビットＮＸＹ−ＷＢＦを
、エラーチェックできるように２組備える。１ンへＭで
は古き込まれたデータの一部が破壊されることがしばし
ば起るので、ソフトエラ一対策が必要である。ｃｌはリ
プレース更新論理回路であり、アクセスされたウェイナ
ンバーＡＷＮを入力され、＋ｉｉｊ記表１の要領でリプ
レースメモリＲＭの該当ビットにｌ、０を出力する。メ
モリＲＭはピッＩ・ＮＸＹ−ＷＢＦを２組持っているか
ら、書込みはそれらの２組に対して並列的に行なわれる
。Ｃ２はリプレース追出しウェイナンバー決定論理回路
で１．各ブロックおよびその中のウェイナンバーにつき
ｎ：ｊ述の論理をとってＬ ＲＵウェイナンバーをめ、
それ即ち追出しウェイナンバーＰＷＮを出力する。Ｇ１
は排他オアゲート群で、メモリＩ？Ｍ内の２組の中の対
応するピッＩ−ＮｘｙとＮＸＹ、ＮＸＺとＮ Ｘ Ｚ、
・・−・・・（７）υ１他オアをとる。従って対応する
ビットが同じならゲーＩ・Ｇｌの各々の出力は０、異な
ればｌである。これらの出力はオアゲートＧ２で纏めら
れ、該ゲー１−Ｇ２の出力Ｅ ＲＲが１ならメモリＲＭ
にエラーあり、０ならエラーなしとなる。
このリプレースメモリＲＭは同しビットＮＸＹ。
ＮＸＺ、・・・・・・を２つずつ持っており、不経済で
ある。エラ一対策にはパリティチェックが広（用いられ
ているが、リプレースメモリでは一時には一部のデータ
を書換えるだけなので、パリティチェックは難かしい。
ある。エラ一対策にはパリティチェックが広（用いられ
ているが、リプレースメモリでは一時には一部のデータ
を書換えるだけなので、パリティチェックは難かしい。
部分書き込めする際に一旦全ビットを読み出し、読み出
したデータと招き換えるデータを併合してパリテ、イを
補足し、然るのちその併合したデータ全部を書き込むよ
うにでもすればパリティチェック可能であるが、これば
操作が煩雑で時間がカミる欠点がある。この魚拓３図の
方式は１榮作が簡単であるが、ＲＡＭ容量が２倍になる
という欠点がある。
したデータと招き換えるデータを併合してパリテ、イを
補足し、然るのちその併合したデータ全部を書き込むよ
うにでもすればパリティチェック可能であるが、これば
操作が煩雑で時間がカミる欠点がある。この魚拓３図の
方式は１榮作が簡単であるが、ＲＡＭ容量が２倍になる
という欠点がある。
発明の目的
本発明はか−る点を改善し、診断のためのメモリの容量
を低減しようとするものである。
を低減しようとするものである。
発明の構成
本発明はセットアソシアティブ形式をとるバッファメモ
リのうりの、新データ書込みのための内容追出し対象デ
ータを決定するためのリプレースメモリの診断方式にお
いて、該バッファメモリに対応するリプレースメモリの
ピッ１−の数より少Ｉ＆の診断用ビットを該リプレース
メモリに付加し、へソファメモリの内容をすべて無効化
するアハンダンバソファ１ｈ令が出る度に、該診断用ビ
ットにょろリプレースメモリビットの診断対象を変えな
がら、該診１祈川ビットにょるリプレースメそリビット
の部分的給断を全ピッＩ・に波及させながら繰り返し行
なうことを特徴とするものであるが、次に実施例を参照
しながらこれｆｃ詳細に説明する。
リのうりの、新データ書込みのための内容追出し対象デ
ータを決定するためのリプレースメモリの診断方式にお
いて、該バッファメモリに対応するリプレースメモリの
ピッ１−の数より少Ｉ＆の診断用ビットを該リプレース
メモリに付加し、へソファメモリの内容をすべて無効化
するアハンダンバソファ１ｈ令が出る度に、該診断用ビ
ットにょろリプレースメモリビットの診断対象を変えな
がら、該診１祈川ビットにょるリプレースメそリビット
の部分的給断を全ピッＩ・に波及させながら繰り返し行
なうことを特徴とするものであるが、次に実施例を参照
しながらこれｆｃ詳細に説明する。
発明の実施例
第４図は本発明の実施例を示し、第３図と同じ部分には
同じ符号が付しである。両者を比較すれば明らかなよう
に本発明ではリプレースメモリＲＭには前述の３０ピッ
Ｉ−ＮＸＹ−ＷＢＦを１組設け、診断用ビットとしては
３０ビア１−の一部（ｎを整数とし゛ζ１／ｎ１本例で
は１１５）のめ設ＬＪる。
同じ符号が付しである。両者を比較すれば明らかなよう
に本発明ではリプレースメモリＲＭには前述の３０ピッ
Ｉ−ＮＸＹ−ＷＢＦを１組設け、診断用ビットとしては
３０ビア１−の一部（ｎを整数とし゛ζ１／ｎ１本例で
は１１５）のめ設ＬＪる。
Ｂ１−８６がその診断用ビットである。この診断用ビッ
トＢ１〜ＢＧはビットＮＸＹ−ＷＢＦを５ブロツクに分
けたそのＩブロック６ビノトの対応ビットとなるもので
、切換えはセレクタＳ Ｅ Ｌ、 ｔ 。
トＢ１〜ＢＧはビットＮＸＹ−ＷＢＦを５ブロツクに分
けたそのＩブロック６ビノトの対応ビットとなるもので
、切換えはセレクタＳ Ｅ Ｌ、 ｔ 。
２により行なう。即ち本発明ではリプレースメモリＩ？
Ｍの全ビットを當時給断するのではなく、そのうちの一
部、本例でば６ビソトを診断し、そして逐次その診断対
象を変えて行く。その診断対象の変更つまりセレクタの
切換動作を制御するのがカウンタＣＴＲである。
Ｍの全ビットを當時給断するのではなく、そのうちの一
部、本例でば６ビソトを診断し、そして逐次その診断対
象を変えて行く。その診断対象の変更つまりセレクタの
切換動作を制御するのがカウンタＣＴＲである。
カウンタＣＴ Ｒはアバンダンバソファ （八ＢＡＮＤ
ＯＮＢＵＦＦＩ！Ｉ？） １１令がでる度に自己の内容
を＋１し、そしてピントＮＸＹ−ＮＺＷの群数、本例で
は５（０から数えるから実際は４）になると次は最初に
戻り、以下ごれを繰り返す。バッファのウェイ０〜Ｆの
内容が読出され、使用されるときはパリティエラーチェ
ックが行なわれるが、該ヂエソクエラーとなるとバッフ
ァのウェイ０〜Ｆの全部の内容を捨て、データ要求があ
る度にそれを主記憶から読出して使用すると共にバッフ
ァのウェイ０〜Ｆの１つにそれを書込むという方法をと
る。エラーがあったのは１つのウェイの内容であるから
それだのを捨°ζるということも考えられないではない
が、コニラーはハードエラーなのかソフトエラーなのか
判然と−１ず、ハードエラーなら消去後頁ｒ）込み、読
出ししても再びエラーになるからこれを避けるべく、再
ｍ込みは異なるウェイに対して行な・）、等の理由で、
エラーが検出されるとバッファの全内容をクリ−１・す
る。このときリプレースメモリもクリヤされるから、こ
のとき診断対象ビットの切換えを行なう。即らカウンタ
ＣＴＲはアバンダンバソファで＋ｌされ、セレクタＳｒ
ξ１．１゜５ＥＬ２に次のグループを選択するようにｔ
ｒｒ示する。
ＯＮＢＵＦＦＩ！Ｉ？） １１令がでる度に自己の内容
を＋１し、そしてピントＮＸＹ−ＮＺＷの群数、本例で
は５（０から数えるから実際は４）になると次は最初に
戻り、以下ごれを繰り返す。バッファのウェイ０〜Ｆの
内容が読出され、使用されるときはパリティエラーチェ
ックが行なわれるが、該ヂエソクエラーとなるとバッフ
ァのウェイ０〜Ｆの全部の内容を捨て、データ要求があ
る度にそれを主記憶から読出して使用すると共にバッフ
ァのウェイ０〜Ｆの１つにそれを書込むという方法をと
る。エラーがあったのは１つのウェイの内容であるから
それだのを捨°ζるということも考えられないではない
が、コニラーはハードエラーなのかソフトエラーなのか
判然と−１ず、ハードエラーなら消去後頁ｒ）込み、読
出ししても再びエラーになるからこれを避けるべく、再
ｍ込みは異なるウェイに対して行な・）、等の理由で、
エラーが検出されるとバッファの全内容をクリ−１・す
る。このときリプレースメモリもクリヤされるから、こ
のとき診断対象ビットの切換えを行なう。即らカウンタ
ＣＴＲはアバンダンバソファで＋ｌされ、セレクタＳｒ
ξ１．１゜５ＥＬ２に次のグループを選択するようにｔ
ｒｒ示する。
カウンタＣＴ Ｒにクロックを入力し°ζ診断対象の切
換を周期的に行なう、等の方法は、切換時に診断ビット
８１〜ＢＧの内容切換えもしなければならないので問題
がある。診断ピノＩ・の内容切換えも必要という点を考
處すると切換は、アパンダンバソファでリプレースメモ
リの内容もリセ・ノドされる（オールθなどにされる）
時点が最適である。
換を周期的に行なう、等の方法は、切換時に診断ビット
８１〜ＢＧの内容切換えもしなければならないので問題
がある。診断ピノＩ・の内容切換えも必要という点を考
處すると切換は、アパンダンバソファでリプレースメモ
リの内容もリセ・ノドされる（オールθなどにされる）
時点が最適である。
第４図の回路の動作は第３図のそれに準じており、８１
〜Ｂ６がＮＸＹ−ＮＺＷと対をなすように切換えられた
とすると、アクセスされたウェイナンバーＡＷＮが入力
する毎にリプレース更新論理回路ＣＩは前述の態様で６
ビソｊ−を出力し、これらはＮＸＹ−ＷＢＦのうらの６
ビソトに書込まれると共に、それがＮＸＹ−ＮＺＷにも
あるなら診断用ビットＢ１〜Ｂ６の対応するものに書込
まれる。そして正電なら、ビットＮＸＹ−ＮＺＷの内容
はビットＢ１〜Ｂ６のそれと同じであり、オアゲートＧ
２の出力ＥＲＲは０である。同じでなければ排他オアゲ
ートＧＩの少なくともいずれか１つの出力は１、従って
オアゲートＧ２の出力も１となる。セレクタ５ＲＬＬ、
２による切換えが行なわれ°ζもチェック態様は同じで
ある。
〜Ｂ６がＮＸＹ−ＮＺＷと対をなすように切換えられた
とすると、アクセスされたウェイナンバーＡＷＮが入力
する毎にリプレース更新論理回路ＣＩは前述の態様で６
ビソｊ−を出力し、これらはＮＸＹ−ＷＢＦのうらの６
ビソトに書込まれると共に、それがＮＸＹ−ＮＺＷにも
あるなら診断用ビットＢ１〜Ｂ６の対応するものに書込
まれる。そして正電なら、ビットＮＸＹ−ＮＺＷの内容
はビットＢ１〜Ｂ６のそれと同じであり、オアゲートＧ
２の出力ＥＲＲは０である。同じでなければ排他オアゲ
ートＧＩの少なくともいずれか１つの出力は１、従って
オアゲートＧ２の出力も１となる。セレクタ５ＲＬＬ、
２による切換えが行なわれ°ζもチェック態様は同じで
ある。
発明の詳細
な説明したことから明らかなように、本発明によれば診
１ｉ１ｉ用メモリのエラーを、少数の診断用ビットでチ
ェックでき甚だ有効である。ＲＡＭにはハートエラーと
ソフトエラーがあるが、本発明のいわば巡回型診断で確
実に検出できる。α線照射などによるソフトエラーは、
偶々エラーを生したビットが診断対象でないと検出する
ことができない。しかしリプレース用メモリのデータが
誤っζも、データ掃き出しウェイが予定のものでなくな
り、ヒント率が下る恐れがあるというだけで、演算など
に使用されるデータにエラーがあったのとは異なり、そ
れ程大きな影響を与えるものではない。但しハードエラ
ーがあると、常に誤るとし）うことであって、これは計
算機の性能に大きな影響を与える。
１ｉ１ｉ用メモリのエラーを、少数の診断用ビットでチ
ェックでき甚だ有効である。ＲＡＭにはハートエラーと
ソフトエラーがあるが、本発明のいわば巡回型診断で確
実に検出できる。α線照射などによるソフトエラーは、
偶々エラーを生したビットが診断対象でないと検出する
ことができない。しかしリプレース用メモリのデータが
誤っζも、データ掃き出しウェイが予定のものでなくな
り、ヒント率が下る恐れがあるというだけで、演算など
に使用されるデータにエラーがあったのとは異なり、そ
れ程大きな影響を与えるものではない。但しハードエラ
ーがあると、常に誤るとし）うことであって、これは計
算機の性能に大きな影響を与える。
なお実施例では新データ書込みのためのツマ・ノファ内
容追出しを不完全Ｌ ＲＵにより行なう例を挙げたが、
本発明はこれに限定されるものでＬよなし）。
容追出しを不完全Ｌ ＲＵにより行なう例を挙げたが、
本発明はこれに限定されるものでＬよなし）。
また実施例では１回の診断対象を６ビ・ノドとじ、これ
ばブロック矢印（ビ・ノド）数及びプロ・ツク内矢印数
と一致していて好ましい数であるが、こ１＋。
ばブロック矢印（ビ・ノド）数及びプロ・ツク内矢印数
と一致していて好ましい数であるが、こ１＋。
は６ビソト以外の適宜の数にしてもよい。
第１図はセットアソシアティブ形式のノイ・ノファの説
明図、第２図は不完全Ｌ ＲＵアルゴリズムの説明図、
第３図はリプレースメモリの構成を示すブロック図、第
４図は本発明の実施例を示すブ【Ｉツク図である。 図面で、Ｗａｙ Ｏ−Ｗａｙ Ｆはつ１イナンノＸ−θ
〜Ｆのバッファメモリ、ＲＭはリプレースメーＴ−１ノ
、ＮＸＹ−ＷＢＦばそのビット、Ｂ１−８６は診断用ビ
ット、５ＥＬＩ、２は診断対象を変えるセレクタである
。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
明図、第２図は不完全Ｌ ＲＵアルゴリズムの説明図、
第３図はリプレースメモリの構成を示すブロック図、第
４図は本発明の実施例を示すブ【Ｉツク図である。 図面で、Ｗａｙ Ｏ−Ｗａｙ Ｆはつ１イナンノＸ−θ
〜Ｆのバッファメモリ、ＲＭはリプレースメーＴ−１ノ
、ＮＸＹ−ＷＢＦばそのビット、Ｂ１−８６は診断用ビ
ット、５ＥＬＩ、２は診断対象を変えるセレクタである
。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 【特許請求の範囲】 セットアソシアティブ形式をとるバッファメモリに新デ
ータを書込むための内容追出し対象データを決定するた
めのリプレースメモリの診断方式該バッファメモリに対
応するリプレースメモリのビットの数より少数の診断用
ビットを該バッファメモリに設け、 バッファメモリの内容をずべ°ζ無効化する指令が出る
度に、該診断用ビットにょるリプレースメモリビットの
診１ｉＦｉ刻象を変えながら、該診断用ビットによるリ
プレースメモリビットの部分的診断を全ピッ１−に波及
させながら繰り返し行なうことを特徴とするりプレース
メモリの診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58210508A JPS60103467A (ja) | 1983-11-09 | 1983-11-09 | リプレ−スメモリの診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58210508A JPS60103467A (ja) | 1983-11-09 | 1983-11-09 | リプレ−スメモリの診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103467A true JPS60103467A (ja) | 1985-06-07 |
Family
ID=16590526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58210508A Pending JPS60103467A (ja) | 1983-11-09 | 1983-11-09 | リプレ−スメモリの診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103467A (ja) |
-
1983
- 1983-11-09 JP JP58210508A patent/JPS60103467A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734816A (en) | Nonvolatile memory with flash erase capability | |
| DE69910320T2 (de) | Technik für Einzelfehlerkorrektur im Cachespeicher mit Subblock-Paritätenbits | |
| DE602004011097T2 (de) | Flash-speicherdatenkorrektur- und scrub-techniken | |
| DE69432878T2 (de) | Informationsverarbeitungssystem mit Flash-Speicher und Cache-Speicher | |
| DE69526123T2 (de) | Fehlersteuerungsverfahren für flash-eeprom-speichermatritzen | |
| US5572466A (en) | Flash memory chips | |
| CN101019192B (zh) | 跟踪出故障的存储单元的方法和设备 | |
| US4479214A (en) | System for updating error map of fault tolerant memory | |
| DE69215538T2 (de) | Verfahren zur verbesserung von partiellen streifenschreib-operationen einer speicherplattenanordnung | |
| DE69131562T2 (de) | Verfahren und Anordnung zur Wiederherstellung von durch Parität geschützten Daten | |
| US6119209A (en) | Backup directory for a write cache | |
| JP3620473B2 (ja) | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 | |
| DE69230211T2 (de) | Integrierter Speicher, Verwaltungsverfahren und resultierendes Informationssystem | |
| US20020069322A1 (en) | Advanced read cache management | |
| DE112020006443T5 (de) | Storage class memory | |
| DE102018123670A1 (de) | Speicherungssystem, Rechensystem und Verfahren dafür | |
| CN103207839A (zh) | 存储的高速缓存内的轨道清除的高速缓存管理方法和系统 | |
| JPH0616272B2 (ja) | メモリアクセス制御方式 | |
| DE10254649A1 (de) | Soft-Fehler-Wiederherstellung in Mikroprozessor-Cache-Speichern | |
| JPS6049950B2 (ja) | Ｌｒｕエラ−処理方式 | |
| DE69222554T2 (de) | Paritätsprüfungsschaltung für Speicher mit doppelter Gültigkeitsanzeige | |
| CN112256198B (zh) | Ssd数据读取方法、装置、可读存储介质及电子设备 | |
| CN111414320B (zh) | 基于日志文件系统的非易失内存构建磁盘cache的方法及系统 | |
| JPS60103467A (ja) | リプレ−スメモリの診断方式 | |
| DE3588166T2 (de) | Entwurf einer Cache-Hierarchie zur Anwendung in einer Speicherverwaltungseinheit |