JPS5994180A - Picture inputting device - Google Patents

Picture inputting device

Info

Publication number
JPS5994180A
JPS5994180A JP57203626A JP20362682A JPS5994180A JP S5994180 A JPS5994180 A JP S5994180A JP 57203626 A JP57203626 A JP 57203626A JP 20362682 A JP20362682 A JP 20362682A JP S5994180 A JPS5994180 A JP S5994180A
Authority
JP
Japan
Prior art keywords
image
picture
patterns
signal
slice level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57203626A
Other languages
Japanese (ja)
Other versions
JPH0354382B2 (en
Inventor
Masao Michino
道野 正雄
Yoshio Suzuki
鈴木 儀雄
Toshihiro Hananoi
花野井 歳弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57203626A priority Critical patent/JPS5994180A/en
Publication of JPS5994180A publication Critical patent/JPS5994180A/en
Publication of JPH0354382B2 publication Critical patent/JPH0354382B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Abstract

PURPOSE:To select picture data of any picture quality and input comparing binary coded picture patterns by binary coding signals obtained by scanning a form optically by many slice levels and storing. CONSTITUTION:A form 2 is carried by a form running mechanism 1, and an original picture 3 recorded on the form 2 is scanned optically by lamp 4 and a lens 5 and a picture signal converted to electric is outputted from a photoelectric conversion element 6. This picture signal is converted to digital signal by an A/D converter 8 and supplied to plural comparators 10A-10X. Different slice level set in slice level setting circuit 9A-9X are added to comparators 10A- 10X. Signals taken in by timing of an information taking in/storing timing generating circuit 11 are compared with each slice level by comparators 10A-10X and binary coded and stored in a picture information storing memory 12. Picture data of any picture quality on the form 2 is selected by a display and editing circuit 13 and displayed on a display 18.

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は帳票上の画像を光学的に取込み元。[Detailed description of the invention] [Field of application of the invention] This invention optically captures the image on the form.

電変換することにより画像パターンを得る画像。An image whose image pattern is obtained by electrical conversion.

入力装置に関する。Regarding input devices.

〔従来技術〕1゜ 従来の画像入力装置は、帳票上の画像を光学。[Prior art] 1° Conventional image input devices optically capture images on forms.

的に走査し、帳票からの反射光を電気信号に変。Converts the reflected light from the form into an electrical signal.

換し、この電気信号を単一のスライスレベルで2値化す
ることにより画像パターンとし、この。
Then, this electrical signal is converted into an image pattern by binarizing it at a single slice level.

画像パターンを表示装置に表示し、オペレータ2(1が
確認してから記憶装置あるいは外部装置に格。
The image pattern is displayed on the display device, and after being checked by operator 2 (1), it is stored in the storage device or external device.

納あるいは出力しイいた。この装置の場合、ス。I saved it or printed it. For this device,

ライスレベルに合った画像のみが鮮明と々る欠。Only the images that match the rice level are very clear.

点がある。There is a point.

また、光電変換部から出力される電気信号の振幅や、2
値化回路のスライスレベルを可変に“する手段を持つ装
置もあるが、このような装置゛の場合帳票を何回か搬送
し、その中で最適な信。
In addition, the amplitude of the electrical signal output from the photoelectric conversion unit and the
Some devices have a means to make the slice level of the digitization circuit variable, but with such devices, the form is conveyed several times and the optimal signal is selected among them.

号の振幅あるいは2値化のだめのスライスレベ・ルを選
択する方式であるため、操作が複雑とな1「・る欠点を
有して−る。
Since this method selects the amplitude of the signal or the slice level for binarization, it has the drawback that the operation is complicated.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、入力画像の画質を簡単に・選択でき
る機能を有する画像入力装置を提供す・ることである。
An object of the present invention is to provide an image input device having a function of easily selecting the image quality of an input image.

              1−。           1-.

〔発明の概要〕[Summary of the invention]

この発明の特徴とするところは、帳票を光学。 The feature of this invention is that the form can be processed optically.

的に走査して得られる光電変換信号を多数のス。The photoelectric conversion signals obtained by scanning the

ライスレベルで2値化して記憶し、これら2値。Binarize and store these two values at the rice level.

化された画像パターンを表示し、比較できるよ、1うに
することにある。
The goal is to display and compare converted image patterns.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を図面を参照して詳。 An embodiment of the present invention will be described in detail below with reference to the drawings.

細に説明する。Explain in detail.

第1図は本発明の一実施例における画像人力)装置の構
成を示すブロック図である。第2図は・光電変換された
画像のアナログ信号波形を示す・図である。第3図はア
ナログ信号を多値のディ・ジタル信号に変換した信号と
スライスレベルと・の関係を示す図である。第4図は複
数のスライ1゜スレベルで2値化された信号の記憶装置
への取・込みタイミングを示す図である。第5図は記憶
FIG. 1 is a block diagram showing the configuration of an image processing apparatus in an embodiment of the present invention. FIG. 2 is a diagram showing an analog signal waveform of a photoelectrically converted image. FIG. 3 is a diagram showing the relationship between a signal obtained by converting an analog signal into a multivalued digital signal and the slice level. FIG. 4 is a diagram showing the timing at which signals binarized at a plurality of 1° slice levels are taken into the storage device. Figure 5 is memory.

装置に取込まれた画像パターンを示す図であ妬・第6図
は複数のスライスレベルで取込んだ画像。
Figure 6 shows an image pattern captured by the device. Figure 6 shows an image captured at multiple slice levels.

パターンを同時に表示した例を示す図である。、5第7
図は複数のスライスレベルで取込まれた画。
FIG. 6 is a diagram showing an example in which patterns are displayed simultaneously. , 5th 7th
The figure shows images captured at multiple slice levels.

像パターンを順次表示していく例を示す図であ。FIG. 6 is a diagram showing an example of sequentially displaying image patterns.

る0 第1図において帳票走行機構1は電動で読み。Ru0 In Figure 1, the form traveling mechanism 1 is electrically operated.

取られるべき帳票2を搬送する。帳票2は搬送。。Transport form 2 to be taken. Form 2 is transportation. .

・ 3 ・ 中、帳票2上に記録された原画3を光学的に走゛査され
る。′tなわちランプ4は原画3を照射し、゛その反射
光を結像レンズ5で光電変換素子6の・上に映す。帳票
2を搬送することにより原画6・の照射位置が逐次進行
する。光電変換素子6は−・例えば1次元半導体CCD
センサで構成され、情・報取込み/格納タイミング発生
回路11からの夕・イミング信号により、順次結像され
た原画3の・黒白に応じた電気信号を信号増幅回路7に
送も・信号増幅回路7は、充電変換素子6より受け1゜
る電気信号を増幅し、アナログ・ディジタル変。
・ 3 ・ Inside, the original image 3 recorded on the form 2 is optically scanned. That is, the lamp 4 illuminates the original image 3, and the reflected light is projected onto the photoelectric conversion element 6 by the imaging lens 5. By conveying the form 2, the irradiation position of the original image 6 is sequentially advanced. The photoelectric conversion element 6 is, for example, a one-dimensional semiconductor CCD.
The signal amplification circuit is composed of a sensor and sends electric signals corresponding to the black and white of the original picture 3 that are sequentially formed into images to the signal amplification circuit 7 by the evening and timing signals from the information acquisition/storage timing generation circuit 11. 7 amplifies the 1° electrical signal received from the charging conversion element 6 and converts it into analog and digital.

換回路8に電気信号を送る。アナログ・ディジ。An electrical signal is sent to the switching circuit 8. analog digital.

タル変換回路8は信号増幅回路7よね受けるア。The signal conversion circuit 8 receives the signals from the signal amplification circuit 7.

ナログの電気信号を多値のディジタル信号に変。Converts analog electrical signals to multi-value digital signals.

換する。例えば、第2図で示すアナログの入力1゜電気
信号26を第3図で示す多値のディジタル信。
exchange. For example, the analog input 1° electrical signal 26 shown in FIG. 2 may be converted into a multi-level digital signal shown in FIG.

号27に変換する。アナログ・ディジタル変換口。Convert to No. 27. Analog/digital conversion port.

路8は変換後のディジタル信号を比較回路10A。A circuit 8 compares the converted digital signal with a comparison circuit 10A.

10B、10c、・・・10Xに送る。比較回路10A
、 10E、。
Send to 10B, 10c, ... 10X. Comparison circuit 10A
, 10E,.

10c、・・・10xは、アナログ・ディジタル変換回
路。
10c, . . . 10x are analog-to-digital conversion circuits.

・ 41 8より送られるディジタル信号を情報取込み/。・41 Information is taken in from the digital signal sent from 8/.

格納タイミング発生回路11の情報取込みタイミ“ング
29(第4図参照)で取込み、あらかじめ外。
The information is taken in at the information take-in timing 29 (see FIG. 4) of the storage timing generation circuit 11, and is set in advance.

部より設定された段階的に異なるスライスレベ。Gradually different slice levels set by the section.

ル28428B 、 28C・・・28X(第3図参照
)を有する5スライスレベル指定回路9A、9B、9C
・・・9Xのス・ライスレベルと比較し2値化して画像
パターン・とじて、格納タイミング30.4 、30B
、 30C・・・30X。
5 slice level designation circuits 9A, 9B, 9C with 28428B, 28C...28X (see Figure 3)
... Compare with the slice level of 9X, binarize it, create an image pattern, and store it at a timing of 30.4, 30B.
, 30C...30X.

(第4図参照)で画像情報格納メモリ12に書込・む。(See FIG. 4) to write the image information into the image information storage memory 12.

第5図に画像情報格納メモリ12に格納され10だ画像
パターンと記憶フォーマット31を示す。・画像情報格
納メモリ12は、各段スライスレベル・の格納エリアを
あらかじめエリア分けされてお・漫、画像パターンはへ
1のビット配列で格納さ・れる。          
          15表示編集回路13は、画像情
報格納メモリ12よ。
FIG. 5 shows ten image patterns stored in the image information storage memory 12 and the storage format 31. - The image information storage memory 12 has storage areas for each slice level divided into areas in advance, and image patterns are stored in a bit array of 1.
15 display editing circuit 13 is connected to image information storage memory 12.

り各段スライスの画像データを取り出し表示用。The image data of each row of slices is retrieved and displayed.

画像格納メモリ16に書込み、表示する画面アト。Screen data written to and displayed in the image storage memory 16.

レスに対応する表示コントロールメモリ14に上。on the display control memory 14 corresponding to the response.

記表示用画像格納メモリ16のアドレスを書込む。Writes the address of the display image storage memory 16.

捷た、表示編集回路13はコード情報の表示を行。The display/edit circuit 13 then displays the code information.

う場合、あらかじめ設定されイいる表示用文字5パター
ンメモリ15上の、表示コードのパターン。
If so, the display code pattern on the display character 5 pattern memory 15 that has been set in advance.

のアドレスを、画面アドレスに対応する表示コ。Displays the address corresponding to the screen address.

ントロールメモリ14に書込む。write to control memory 14.

表示回路17は、表示コントロールメモリ14より画像
格納メモリ16および表示用文字パターン。
The display circuit 17 receives the image storage memory 16 and display character patterns from the display control memory 14.

メモリ15上のアドレスを得、これらのアドレス。Obtain the addresses on memory 15 and use these addresses.

に格納されている画像パターンおよび文字パタ。Image patterns and character patterns stored in .

−ンを読出して表示部18に送る。- is read out and sent to the display section 18.

表示部18は、第6図に示すように各スライスレベルで
2値化された画像パターン51α、51b、・・・51
.21−をディスプレイ50上に同時に並べて表示する
。オペレータは、並べられたパターンを異ながらどのパ
ターンが鮮明で最適パターンかを選び、キーボード21
により最適パターンを選択するためのキー操作を行う。
The display unit 18 displays image patterns 51α, 51b, . . . 51 that are binarized at each slice level as shown in FIG.
.. 21- are simultaneously displayed side by side on the display 50. The operator selects which pattern is clear and optimal among the arranged patterns, and presses the keyboard 21.
Perform key operations to select the optimal pattern.

キー人力された迭択信号はキーボード制御回路20の制
御によりデータ転送制御回路19に送出される。データ
転送制御回路19は入力された選択信号により画像情報
格納メモリ12から最適スライスレベルの画像゛パター
ンを読出して記憶制御回路22に送り、記゛憶装置23
(例えばフレキシブルディスク装置)゛に記憶するか、
あるいは前記画像パターンを伝。
The selection signal input by key is sent to the data transfer control circuit 19 under the control of the keyboard control circuit 20. The data transfer control circuit 19 reads out the image pattern of the optimum slice level from the image information storage memory 12 according to the input selection signal, sends it to the storage control circuit 22, and transfers it to the storage device 23.
(for example, a flexible disk device), or
Or transmit the image pattern.

速制御回路24に送り伝送回線25を介して外部装3置
に出力する。
The signal is sent to the speed control circuit 24 and output to the external device 3 via the transmission line 25.

なお、同時に表示するパターン51α、51A、・・・
Note that the patterns 51α, 51A, . . . are displayed simultaneously.
.

51rは縦に並べたり、画面50を縦横に分割して。51r can be arranged vertically or the screen 50 can be divided vertically and horizontally.

見易く表示することは容易に考えられる。  ゛まだ、
入力対象の画像が太き込場合、原画の10一部のみの各
スライスレベルのパターンを同時・に映すことも考えら
れる。
It is easy to think of displaying it in an easy-to-read manner.゛Not yet.
If the image to be input is thick, it may be possible to project patterns at each slice level of only 10 parts of the original image at the same time.

また、単一画面で同時に映すこと々く同−効・果を得る
ことも出来る。例えば、第7図に示す・ように画面53
上にあるスライスレベルの表示パ15ターン52αを表
示し、次段スライスレベルの表。
Furthermore, the same effect can be obtained by simultaneously displaying images on a single screen. For example, the screen 53 as shown in FIG.
A display pattern 52α of the upper slice level is displayed, and a table of the next slice level is displayed.

示がキーボード12より指示されるとパターン52ムを
表示するようにすれば、同一画面上でパター。
If the pattern 52 is displayed when a pattern is instructed from the keyboard 12, the pattern 52 can be displayed on the same screen.

ン52α、52b・・・52xがオペレータの操作によ
り換。
The buttons 52α, 52b...52x are changed by operator's operation.

わるのでオペレータは画質の比較をすることが゛ 7 
Therefore, the operator should compare the image quality.
.

可能となり、第6図と同一効果が得られる。 。This becomes possible, and the same effect as in FIG. 6 can be obtained. .

また、本実施例ではスライスを段階的に設け。Furthermore, in this embodiment, slices are provided in stages.

ることて種々の画質を得たが、光電変換素子6゜より得
た信号に段階的にバイアスをかけること゛で単一スライ
スでも同様な効果を得ることは明−らかである。
Although various image qualities were obtained in this way, it is clear that similar effects can be obtained even in a single slice by applying a stepwise bias to the signal obtained from the photoelectric conversion element 6°.

また、本実施例では別々のスライスレベルで。Also, in this example, at separate slice levels.

取込まれた2値化データをメモリ上エリア分け。The captured binarized data is divided into memory areas.

して格納したが、例えば、各段のスライスのう。For example, each row of slices.

ンレングス表示などで同一エリア上に全1941112
分のパターンを多値で格納し、同一効果を得・ることも
出来る。
All 1941112 in the same area with length display etc.
The same effect can also be obtained by storing minute patterns in multiple values.

オた、出力装置として本実施例ではフレキシ・プルディ
スク装置を用すたが、磁気テープ装置、・元ディスク装
置、チャネル接続での中央処理装置。
Additionally, although a flexi-pull disk device is used as the output device in this embodiment, it also includes a magnetic tape device, a source disk device, and a central processing unit in channel connection.

置等であっても良い。It may be placed in the same place.

〔発明の効果〕〔Effect of the invention〕

以上の説明の如く本発明によれば、帳票上の。 As described above, according to the present invention, on the form.

画像を光学的に一回取込むだけで、任意の画質。Any image quality can be achieved by simply capturing the image once optically.

の画像データを選択して入力することができる。。image data can be selected and input. .

・ 8 ・・ 8 ・

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、。 第2図は充電変換されたアナログ信号の波形図、゛第3
図は多値のディジタル信号に変換された信・号とスライ
スレベルの関係を示す図、第4図は;2値化された画像
パターンの取込み/格納タイ・ミンクを示すタイムチャ
ート、第5図は記憶装・置に取込まれた画像パターンと
記憶フォーマツ・トを示す図、第6図および第7図は表
示された・画像パターンを示す図である。      
 I「・2・・・帳票、 3・・・原画、 6・・・光
電変換素子・7・・・信号増幅回路、 8・・・アナロ
グ・ディジタ。 ル変挽回路、9A、9B、9C・・・9X・・・スライ
スレ。 ベル指定回路、  10A、10B、10C・・・10
X・・・比較。 回路、  11・・・情報取込み/格納タイミング発生
。 回路、  12・・・画像情報格納メモリ、  13・
・・表示。 編集回路、14・・・表示コントロールメモリ、 。 15・・・表示用文字パターンメモリ、16・・・表示
用画像格納メモリ、  17・・・表示回路、。 18・・・表示部。               う
、1オ 乙 の −432− :27 区
FIG. 1 is a block diagram showing one embodiment of the present invention. Figure 2 is a waveform diagram of the analog signal after charging conversion.
The figure shows the relationship between the signal/signal converted to a multi-level digital signal and the slice level. Figure 4 is a time chart showing the time and mink of capturing/storing a binarized image pattern. Figure 5 6 is a diagram showing the image pattern imported into the storage device and the storage format, and FIGS. 6 and 7 are diagrams showing the displayed image pattern.
I"・2...Form, 3...Original image, 6...Photoelectric conversion element, 7...Signal amplification circuit, 8...Analog digital. Le conversion circuit, 9A, 9B, 9C. ...9X...Slice level.Bell specified circuit, 10A, 10B, 10C...10
X...Comparison. Circuit, 11... Information acquisition/storage timing generation. Circuit, 12... Image information storage memory, 13.
··display. Editing circuit, 14...Display control memory. 15... Character pattern memory for display, 16... Image storage memory for display, 17... Display circuit. 18...Display section. U, 1 Otsu no -432-: 27 Ward

Claims (1)

【特許請求の範囲】 1 帳票上の画像を光学的に取込み、取込んだ゛画像を
電気信号に変換した後2値化することにより画像パター
ンを得る画像入力装置において・光電変換した信号を多
数のスライスレベルで2・値化する手段と、2値化され
た複数の画像バタ・−ンを格納する記憶手段と、該複数
の画像バタ・−ンを表示する表示手段とを具備すること
を特11・徴とする画像入力装置。 2、 前記光電変換した信号を同時に複数のスラ。 イスレベルで2値化することを特徴とする特許。 請求の範囲第1項記載の画像入力装置。 3、 前記複数の画像パターンを表示手段に同時1゜に
表示することを特徴とする特許請求の範囲第。 1項記載の画像入力装置。 4、 帳票上の画像を光学的に取込み、取込んだ。 画像を電気信号に変換した後2値化することに。 より画像パターンを得る画像入力装置にお−て光電変換
した信号を段階的に増幅する手段と、・該信号の各段階
において単一のスライスレベル゛で2値化する手段と、
2値化された複数の画像・パターンを格納する記憶手段
と該複数の画像パ・ターンを表示する表示手段とを具備
したことを−。 特徴とする画像入力装置。 5、 前記複数の画像パターンを表示手段に同時・に表
示することを特徴とする特許請求の範囲第・4項記載の
画像入力装置。
[Claims] 1. In an image input device that optically captures an image on a form, converts the captured image into an electrical signal, and then binarizes it to obtain an image pattern, a large number of photoelectrically converted signals are used. The present invention further comprises a means for binarizing at a slice level, a storage means for storing a plurality of binarized image patterns, and a display means for displaying the plurality of image patterns. Feature 11: Image input device. 2. Multiple pulses of the photoelectrically converted signals at the same time. A patent that features binarization at the chair level. An image input device according to claim 1. 3. Claim No. 3, characterized in that the plurality of image patterns are simultaneously displayed at 1° on a display means. The image input device according to item 1. 4. The image on the form was captured optically and imported. After converting the image into an electrical signal, we decided to binarize it. means for stepwise amplifying a photoelectrically converted signal in an image input device to obtain an image pattern; and means for binarizing the signal at a single slice level at each stage;
The present invention includes a storage means for storing a plurality of binarized images/patterns and a display means for displaying the plurality of image patterns. Characteristic image input device. 5. The image input device according to claim 4, wherein the plurality of image patterns are displayed simultaneously on a display means.
JP57203626A 1982-11-22 1982-11-22 Picture inputting device Granted JPS5994180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57203626A JPS5994180A (en) 1982-11-22 1982-11-22 Picture inputting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57203626A JPS5994180A (en) 1982-11-22 1982-11-22 Picture inputting device

Publications (2)

Publication Number Publication Date
JPS5994180A true JPS5994180A (en) 1984-05-30
JPH0354382B2 JPH0354382B2 (en) 1991-08-20

Family

ID=16477153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57203626A Granted JPS5994180A (en) 1982-11-22 1982-11-22 Picture inputting device

Country Status (1)

Country Link
JP (1) JPS5994180A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290778A (en) * 1985-10-17 1987-04-25 Rohm Co Ltd Pattern recognizing method
WO2005093653A1 (en) * 2004-03-25 2005-10-06 Sanyo Electric Co., Ltd Image correcting device and method, image correction database creating method, information data providing device, image processing device, information terminal, and information database device
US7358988B1 (en) 1999-08-13 2008-04-15 Fujifilm Corporation Image signal processor for performing image processing appropriate for an output device and method therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50125642A (en) * 1974-03-20 1975-10-02
JPS54149525A (en) * 1978-05-17 1979-11-22 Oki Electric Ind Co Ltd Graphic input device
JPS5617487A (en) * 1979-07-20 1981-02-19 Matsushita Electric Ind Co Ltd Character read system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50125642A (en) * 1974-03-20 1975-10-02
JPS54149525A (en) * 1978-05-17 1979-11-22 Oki Electric Ind Co Ltd Graphic input device
JPS5617487A (en) * 1979-07-20 1981-02-19 Matsushita Electric Ind Co Ltd Character read system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290778A (en) * 1985-10-17 1987-04-25 Rohm Co Ltd Pattern recognizing method
US7358988B1 (en) 1999-08-13 2008-04-15 Fujifilm Corporation Image signal processor for performing image processing appropriate for an output device and method therefor
WO2005093653A1 (en) * 2004-03-25 2005-10-06 Sanyo Electric Co., Ltd Image correcting device and method, image correction database creating method, information data providing device, image processing device, information terminal, and information database device

Also Published As

Publication number Publication date
JPH0354382B2 (en) 1991-08-20

Similar Documents

Publication Publication Date Title
US4675533A (en) Image reading apparatus with image data overlap removal
JPS5994180A (en) Picture inputting device
US5301039A (en) Image processing apparatus with pixel tone discrimination
US5204737A (en) Color information reading apparatus for reading binary data
JP2831390B2 (en) Image processing device
US7025266B2 (en) Device and method for digitizing a serialized scanner output signal
JPS59151566A (en) Picture reader
JP3210378B2 (en) Image input device
JPS61232769A (en) Image editing device
JPS58186264A (en) Facsimile device
KR960011214B1 (en) Image signal processing method
JP2755506B2 (en) Image forming device
JP2705944B2 (en) Image processing device
JPS6041370A (en) Binary coding device of half-tone picture signal
JP3203791B2 (en) Character arrangement inspection device
JPH04101570A (en) Image signal binarizing device
JPH0129347B2 (en)
JPH01160180A (en) Reader
JPH01218166A (en) Optical image reader
JPS5875376A (en) Picture reader
JPS5875375A (en) Picture reader
JPH04271666A (en) Read system for color information
JPH0686070A (en) Picture reader
JPS6145679A (en) Picture signal processing device
JPS61137470A (en) Binary coding circuit for image signal