JPS598445A - Data transmitting method - Google Patents

Data transmitting method

Info

Publication number
JPS598445A
JPS598445A JP11747782A JP11747782A JPS598445A JP S598445 A JPS598445 A JP S598445A JP 11747782 A JP11747782 A JP 11747782A JP 11747782 A JP11747782 A JP 11747782A JP S598445 A JPS598445 A JP S598445A
Authority
JP
Japan
Prior art keywords
error correction
parity
data
decoder
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11747782A
Other languages
Japanese (ja)
Other versions
JPH0473334B2 (en
Inventor
Youichirou Sako
曜一郎 佐古
Yuichi Kojima
雄一 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11747782A priority Critical patent/JPS598445A/en
Publication of JPS598445A publication Critical patent/JPS598445A/en
Publication of JPH0473334B2 publication Critical patent/JPH0473334B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1809Pulse code modulation systems for audio signals by interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

PURPOSE:To attain the transmission of data, by obtaining a maximum between two symbols of an error correcting code series and locating a redundant symbol of an error correction code series near the center position of each block to improve the burst error correcting ability and the random error correcting ability. CONSTITUTION:A recording audio signal sent from an input terminal 1 is digitized by an A/D converter 2, one field's portion is written in RAMs 3, 4 and supplied to P, Q encoder/decoder 6. The parity from the decoder 6 and a signal read out from the RAMs 3, 4 are supplied to an adder 7 to add addresses generated from an address generator 8. Further, a reproduced digital signal sent from an input terminal 16 of the reproducing signal is demodulated by an FM encoder/decoder 12 and supplied to a CRC encoder/decoder 10. Further, pointer RAMs 18, 19 and a compensating circuit 22 and the like are used to obtain a maximum between two symbols of the error correction code series, thereby improving the burst error correcting ability and the random error correcting ability.

Description

【発明の詳細な説明】 この発明は、ディジタルオーディオ信号の記録再生に対
して適用できるデータ伝送方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission method applicable to recording and reproducing digital audio signals.

例えはビデオ信号に付随するディジタルオーディオ信号
の/フィールド分は、所定址のデータでおるので、第1
図に示すように、(nシンボル×mブロック)の単位と
して考え、この単位毎にエラー訂正訂正符号化の処理が
なされる。ディジタルオーディオ信号をエラー訂正可能
な符号構成とするひとつの方法として、クロスインター
リーブが提案されている。
For example, since the /field portion of the digital audio signal accompanying the video signal is data of a predetermined location, the first
As shown in the figure, it is considered as a unit of (n symbols×m blocks), and error correction correction encoding processing is performed for each unit. Cross-interleaving has been proposed as one method for making a digital audio signal have an error-correctable code structure.

クロスインターリーブは、2重のインターリープを行な
うもので、ディジタル情報信号の各シンギルが二つのエ
ラー訂正符号系列に含まれるものとなる。以下の説明で
は、エラー訂正符号系列として、パリティ符号系列であ
るP系列及びQ系列を用いるようにしている。このクロ
スインターリーブを第1図に示す配列のデータに対して
適用することができる。
Cross interleaving is a double interleaving in which each singil of the digital information signal is included in two error correction code sequences. In the following description, P and Q sequences, which are parity code sequences, are used as error correction code sequences. This cross-interleaving can be applied to the data in the arrangement shown in FIG.

このゾロツク完結形のクロスインターリーブによシェラ
−訂正符号化の処理がされ、P系列及びQ系列が付加さ
れたデータは、第1番目のプロツりから順番に、第7図
において矢印で示すように、縦方向に伝送される。この
伝送時には、各ブロック毎に同期信号、ブロックアドレ
ス信号及びエラー検出用のCRCコードが付加されて記
録される。
The data to which the P sequence and Q sequence are added after being subjected to the Scherrer correction coding process by this Zorock-completed cross interleaving is processed sequentially from the first program as shown by the arrows in Fig. 7. , transmitted longitudinally. During this transmission, a synchronization signal, a block address signal, and a CRC code for error detection are added and recorded for each block.

クロスインターリーブによるエラー訂正符号化方法は、
ディジタルオーディオ信号の各ワードが2つのパリティ
系列に含まれるので、エラー訂正能力が高いという特徴
を有している。また、このクロスインターリーブによる
エラー訂正符号化方法では、/ブロック内の位置によっ
て、工、ラー訂正が不可能となる確率が相違している。
The error correction encoding method using cross interleaving is
Since each word of the digital audio signal is included in two parity sequences, it has a feature of high error correction ability. Furthermore, in this cross-interleaving error correction encoding method, the probability that error correction will be impossible differs depending on the position within the block.

説明の簡単のために、ダワードのディジタルデータに対
してコワードのパリティを付加するクロスインターリー
ブの場合を考えると、そのパリティ系列は、第2図に示
すように表わすことができる。第2図において、黒丸は
、夫々符号シンボルの/ソードを示し、白丸を付加した
5o−85に注目している。また、第二図において縦方
向の3ワードが一方のパリティPの系列であシ、斜め方
向の6ワードが他方のパリティQの系列である。
For simplicity of explanation, consider the case of cross-interleaving in which coword parity is added to forward digital data.The parity sequence can be expressed as shown in FIG. In FIG. 2, the black circles indicate the /sword of each code symbol, and attention is drawn to 5o-85 with the white circle added. Further, in FIG. 2, the three words in the vertical direction are the series of one parity P, and the six words in the diagonal direction are the series of the other parity Q.

伝送系をランダムとし、デコーダにおいて、パリティP
を用いたP復号とパリティQを用いたQ復号とを交互に
複数回繰シ返すときに、各シンボルSo ” Ssの夫
々に関するエラー訂正不可能になる場合がどの程度発生
するかを考える。例えばシンボルSoの場合、このシン
ボルS。を含む台形状に位置するグシンボルが同時にエ
ラーワードとなると、ツつのパリティ系列の夫々に2ワ
ードのエラーワードが含まれることになって、このエラ
ーを訂正することができない。このような台形パターン
を数えることで、エラー訂正が不可能となる確率を求め
ることができる。また、シンボルSt、S2゜Ss 、
 S4 、 S5については、このシンボルを含んで平
行四辺形を構成する弘ワードが同時に誤るときに、エラ
ー訂正不可能となる。
The transmission system is random, and the decoder uses parity P
When P decoding using parity Q and Q decoding using parity Q are alternately repeated multiple times, consider how many cases occur where error correction for each symbol So '' Ss becomes impossible. For example, In the case of symbol So, if the symbols located in the trapezoid containing this symbol S become error words at the same time, each of the two parity sequences will contain two error words, and this error cannot be corrected. By counting such trapezoidal patterns, it is possible to find the probability that error correction is impossible.Also, the symbols St, S2゜Ss,
Regarding S4 and S5, when the words constituting the parallelogram including this symbol are erroneous at the same time, error correction becomes impossible.

/ワードが誤る確率をP とすると、So”Ssの各ワ
ード毎にエラー訂正が不可能となる確率は、下記に示す
ものとなる。
Assuming that the probability that the / word makes an error is P, the probability that error correction is impossible for each word of So''Ss is as shown below.

Po=/θP’   Pl=10P’ S                       S
P* =/ 3P ’   Pa =/ ’IP ’S
                       SP
4 −/ 3P      Ps  =/ OP  ’
S                     S勿論
、Sフード以上が同時に誤シ、エラー訂正が不可能とな
る場合もあるが、その確率(p5以下)については無視
している。また、ダヮーPに限らず、一般にnワードユ
パリティの場合も同様の傾向にある。
Po=/θP'Pl=10P' S S
P* =/ 3P' Pa =/ 'IP'S
SP
4 −/ 3P Ps =/ OP'
S S Of course, there are cases in which the S hood or higher is erroneous at the same time and error correction becomes impossible, but this probability (p5 or lower) is ignored. Furthermore, the same tendency exists not only in the case of DOW-P but also in the case of n-word uparity in general.

従来のエラー訂正符号化方法では、上述のように、デー
タチャンネルによってエラー訂正不可能となる確率が異
なることを考慮してないので、との確率が小さいSo 
、 Ss或いはS5の位置に対してパリティデータを割
当てていた。しかし、エラー訂正用のパリティよシ情報
データの方が重要なので、PCMデータを工2−訂正が
不可能となる確率が小さい位置に配することが望ましい
As mentioned above, conventional error correction encoding methods do not take into account the fact that the probability that errors cannot be corrected differs depending on the data channel.
, parity data was assigned to the position of Ss or S5. However, since the parity information data for error correction is more important, it is desirable to place the PCM data in a position where there is a low probability that correction will become impossible.

N’I”SC方式のビデオ信号に付随するステレオオー
ディオ信号をディジタル化する場合、サンシリング周波
数をユfh(fhは水平周波数)としたときの/フィー
ルド分のディジタルオーディオ信号は、/θ30ワード
となる。この105θワードに対してるワードのコント
ロールデータが付加され、(n=ffワード)(m=/
3.2ブロツク)(nXm=105乙ワード)の単位と
される。第3図は、この70S乙ワードのデータに対し
てP。
When digitizing a stereo audio signal that accompanies an N'I"SC video signal, the digital audio signal for /field is /θ30 words when the silling frequency is fh (fh is the horizontal frequency). Word control data for this 105θ word is added, (n=ff word) (m=/
3.2 blocks) (nXm = 105 words). Figure 3 shows P for this 70S word data.

Qのパリティ系列を付加した場合の構成例を示している
A configuration example in which a parity sequence of Q is added is shown.

第3図において、w、−Wsは、横方向の情報データ系
列を示しておル、この情報データ系列の夫夫に含まれ、
llブロックずつの距離を有するざワード(×印)によ
シ、パリティ系列Pが形成される。このコワード間の距
離(D=/ llブロック)は、とシうる最大の値であ
る。っまシ、ブロックの変化の周期は、/32ブロック
を単位としているので、ひとつのP系列が形成された残
りの距離がこのユワード間の距離りよシ小さくならない
範囲で、この距離りが最大とされる。このように、ユワ
ード間の距離りを最大とすることによシ、バーストエラ
ーを訂正する能力を高くすることができる。
In FIG. 3, w and -Ws indicate a horizontal information data series, which is included in the information data series,
A parity sequence P is formed by words (x marks) having a distance of 11 blocks. This distance between cowords (D=/ll block) is the maximum possible value. However, the cycle of block change is in units of /32 blocks, so as long as the remaining distance after forming one P sequence is not smaller than the distance between the units, this distance is the maximum. be done. In this way, by maximizing the distance between the words, it is possible to increase the ability to correct burst errors.

また、他方のパリティ系列Qは、情報データ系列W!〜
W8とパリティ系列Pとの夫々に含まれ、//ブロック
ずつの距離を有するヲワード(・印で示す)により形成
される。このパリティ系列Qに含まれるコワード間の距
離は、前述のパリティ系列Pの場合よυ小さいものとさ
れている。
Moreover, the other parity sequence Q is the information data sequence W! ~
It is formed by words (indicated by *) included in each of W8 and parity sequence P, and having a distance of //blocks. The distance between the cowords included in this parity sequence Q is υ smaller than in the case of the parity sequence P described above.

この第3図に示すデータ構成では、/ブロックの端部に
ユつのパリティ系列P、Qが位置している。しかし、/
ブロックの端部の位置は、前述のように、エラー訂正が
不可能となる確率が低いものであシ、シたがって、この
位置に冗長データがあるパリティ系列を配することは好
ましくない。
In the data structure shown in FIG. 3, two parity sequences P and Q are located at the end of the / block. but,/
As described above, the position at the end of the block has a low probability of making error correction impossible, and therefore it is not preferable to place a parity sequence with redundant data at this position.

そこで、aつのパリティ系列P、Qを/ブロックの中央
位置に持ってくると、第を図に示すようなデータ構成と
なる。この第グ図から明かなように、一方のパリティ系
列Pは、他方のパリティ系列QK倉まれるデータを含ん
でいないために、データ系列W4とパリティ系列Pとの
夫々に含まれる一ワード間の距離が2gブロックとなシ
、シたがって、コワード間の距離りを/Sブロックとす
ることができない。
Therefore, when a parity sequences P and Q are brought to the center of the block, the data structure becomes as shown in the figure. As is clear from this diagram, since one parity sequence P does not contain the data stored in the other parity sequence QK, the gap between one word contained in each of data sequence W4 and parity sequence P is Since the distance is 2g blocks, the distance between cowords cannot be set to /S block.

この発明は、上述の点を考慮して、一方の工2−訂正符
号系列の2ワ一ド間の距離を最大としたままで、エラー
訂正用の冗長シンボルを/ブロックの中央位置の近傍に
配するようにしたものである。
In consideration of the above-mentioned points, the present invention provides redundant symbols for error correction in the vicinity of the central position of a block while keeping the distance between two words of a correction code sequence at a maximum. It was designed to be arranged.

この発明を上述のように、(n=g 、m=/32)の
場合に対して適用した一列を第S図に示す。
FIG. S shows a sequence in which the invention is applied to the case (n=g, m=/32) as described above.

一方のハリティ系列Pは、/lブロックずつの等間隔で
位置するワワードによって形成される。
One harness sequence P is formed by words located at equal intervals of /l blocks.

また、パリティ系列Qを形成する場合、情報データ系列
Wl−wsの夫々とパリティ系列Pとから取シ出された
?ワードが用いられる。この結果のパリティは、第3図
に示すように、情報データ系列W4に含まれるシンボル
のブロック番号に対して乙6ブロツクを加えたブロック
番号の位置に配される。したがって、このパリティのブ
ロック番号よシSSブロックを減じたものがパリティ系
列Pに含まれるシンがルのブロック番号となる。
Furthermore, when forming the parity sequence Q, the information data sequences Wl-ws and the parity sequence P are extracted from each other. word is used. As shown in FIG. 3, the resulting parity is placed at the position of the block number obtained by adding 6 blocks to the block number of the symbol included in the information data series W4. Therefore, the block number of the first parity included in the parity sequence P is obtained by subtracting the SS block from this parity block number.

このようなパリティ系列Qにおいて、情報データ系列W
4とハリティ系列Pとの夫々に含まれるコワード間の距
離が//ブロックとなシ、情報データ系列W8に含まれ
るワードとパリティ系列Qのワードとの間の距離も7ノ
ブロツクとなる。したがって、パリティ系列Qでは、各
ワード間の距離が等しく//ブロックとなる。
In such a parity sequence Q, the information data sequence W
The distance between the cowords included in each of the information data series W8 and the parity series P is 7 blocks, and the distance between the words included in the information data series W8 and the words of the parity series Q is also 7 blocks. Therefore, in the parity sequence Q, the distances between each word are equal // blocks.

また、第5図において破線で示すように、情報データ系
列W4に含まれるワードのブロック番号からlItを減
算した位置に、パリティ系列Qのワードを配するように
しても良い。このパリティ系列Qのワードとパリティ系
列Pのワードとの距離が左Sブロックとなる。
Furthermore, as shown by the broken line in FIG. 5, the words of the parity sequence Q may be arranged at positions obtained by subtracting lIt from the block number of the words included in the information data sequence W4. The distance between the word of parity series Q and the word of parity series P becomes the left S block.

以上の説明では、パリティ系列Pのユワード間の距離り
を/lブロックとしている。その結果1.20ブロツク
が余っているが、これを用いて、第6図に示すように、
コワード間の距離が/Sブロックとなる箇所を5個作る
ことができる。また、パリティ系列Qのコワード間の距
離は、7.2ブロツクとしている。
In the above description, the distance between the words of the parity sequence P is set to /l block. As a result, 1.20 blocks remained, and using this, as shown in Figure 6,
Five locations where the distance between cowords is /S block can be created. Furthermore, the distance between cowords of the parity sequence Q is 7.2 blocks.

そして、第6図に示すように、データ系列W4の/ワー
ドが含まれるブロック番号に対して70ブロツクを加え
たブロック番号にパリティ系列Qのデータを配する。こ
のようにすれば、パリティ系列Qの各ユワード間の距離
が等しく/2ブロックとなる。
Then, as shown in FIG. 6, the data of the parity sequence Q is allocated to a block number obtained by adding 70 blocks to the block number containing the / word of the data sequence W4. In this way, the distance between each unit of the parity sequence Q becomes equal to /2 blocks.

また、第6図において破線で示すように、データ系列W
4に含まれるワードのブロック番号からグgを減じたブ
ロック番号にパリティ系列Qのデータを配するようにし
ても良い。
Also, as shown by the broken line in FIG. 6, the data series W
The data of the parity sequence Q may be allocated to the block number obtained by subtracting g from the block number of the word included in 4.

第7図は、ディジタルオーディオ信号を磁気テープに記
録する場合に対してこの発明を適用した一実施例の構成
を示す。
FIG. 7 shows the configuration of an embodiment in which the present invention is applied to the case where digital audio signals are recorded on a magnetic tape.

第7図において、1で示す入力端子に記録オーディオ信
号が供給され、A/Dコンバータ2によシデイジタル化
される。第7図における実線矢印は、記録時の信号の方
向を示し、破線矢印は、再生時の信号の方向を示してい
る。
In FIG. 7, a recording audio signal is supplied to an input terminal indicated by 1, and is digitized by an A/D converter 2. The solid arrows in FIG. 7 indicate the direction of the signal during recording, and the broken arrows indicate the direction of the signal during reproduction.

A/Dコンバータ2からのディジタルオーディオ信号が
RAM 3又はRAM 4に書込まれる。このRAM3
及びRAM 4の夫々は、/フィールド分のディジタル
オーディオ信号を記憶できるもので、入力データが一方
のRAMに書込まれている間に、前のフイールドのデー
タが他方のRAMから読出されてP。
A digital audio signal from A/D converter 2 is written to RAM 3 or RAM 4. This RAM3
and RAM 4 are each capable of storing /field's worth of digital audio signals, and while input data is being written into one RAM, the data of the previous field is read out from the other RAM.

Qエンコーダ/デコーダ6に供給され、コつのパリティ
が形成され、このパリティが他方のRAMに書込まれる
。このRAM3及びRAM 4の夫々のメ%’ リー領
域に、所定のデータを書込むと共に、インターリープし
て読出すために、アドレス発生回路5が設けられている
。このアドレス発生回路5は。
The Q encoder/decoder 6 is supplied to form one parity, which is written to the other RAM. An address generation circuit 5 is provided to write predetermined data into the memory areas of the RAM 3 and RAM 4, and to interleap and read the data. This address generation circuit 5.

アドレス発生回路、ROM及びアダーによって所定のブ
ロックアドレスを発生するものである。
A predetermined block address is generated by an address generation circuit, ROM, and adder.

また、RAM3又はRAM 4から読出されたディジタ
ルオーディオ信号及びパリティデータが加算器Tに供給
され、プロツクアPレス発生器8からのブロックアドレ
スが付加される。そして、加算器7の出力が並列直列変
換器9によシ直列化され、CRCエンコーダ/デコーダ
10に供給される。
Further, the digital audio signal and parity data read from the RAM 3 or RAM 4 are supplied to the adder T, and a block address from the proxer P address generator 8 is added thereto. The output of the adder 7 is then serialized by a parallel-to-serial converter 9 and supplied to a CRC encoder/decoder 10.

CRCエンコーダ/デコーダ10は、例えば(X16+
 X” + X’ + /)を生成多項式とするもので
、/乙ピットのCRCコードを発生して各ブロックに付
加する。このCRCエンコーダ/デコーダ10の動作が
CRCタイミング発生器11によって制御される。
For example, the CRC encoder/decoder 10 (X16+
X'' + .

この例では、FM変調方式を用いているので、CRCエ
ンコータ/テコ−1”10の出力がFMエンコータ/デ
コーダ12に供給される。
In this example, since the FM modulation method is used, the output of the CRC encoder/lever-1''10 is supplied to the FM encoder/decoder 12.

更に、加算器13において同期信号発生器14からのブ
ロック同期信号が付加され、出力端子15に取シ出され
る。この出力端子15に取シ出されたディジタル信号が
回転ヘッドにょシ磁気テープに記録される。
Furthermore, a block synchronization signal from a synchronization signal generator 14 is added in an adder 13 and output to an output terminal 15. The digital signal taken out to this output terminal 15 is recorded on the magnetic tape by the rotary head.

また1、磁気テープから再生されたディジタル信号が入
力端子16に供給され、同期検出回路17を介してFM
エンコー4//デコーダ12に供給され、FM復調され
る。このFM復調された再生データがCRCエンコーダ
/デコーダ1oに供給され、各ブロック毎にCRCコー
ドによシェラ−チェックされ、その結果が/ビットのエ
ラーポインタとして取シ出される。このエラーポインタ
がポインタRAM18及び19に記憶される。このポイ
ンタRAM18及び19は、RAM3及び4と対応して
おL   ゛その(10×/32=/3コ0ゾ四ツク)
の各アドレスにエラーポインタが書込まれる。っまシ。
In addition, 1. A digital signal reproduced from the magnetic tape is supplied to the input terminal 16, and is sent to the FM via the synchronization detection circuit 17.
The signal is supplied to encoder 4//decoder 12 and is FM demodulated. This FM demodulated playback data is supplied to a CRC encoder/decoder 1o, where each block is subjected to a Scherrer check using a CRC code, and the result is taken out as a /bit error pointer. This error pointer is stored in pointer RAMs 18 and 19. These pointer RAMs 18 and 19 correspond to RAMs 3 and 4.
An error pointer is written to each address. Yes.

アドレス発生回路5から、RAM3及び4と共通のブロ
ックアドレスがポインタRAM18及び19に供給され
る。
A block address common to RAMs 3 and 4 is supplied from address generation circuit 5 to pointer RAMs 18 and 19.

また、再生データは、バッファ2oと直列並列変換器2
1とを介してRAM 3及び4に供給される。
In addition, the reproduced data is transferred to the buffer 2o and the serial/parallel converter 2
1 to RAMs 3 and 4.

このバッファ20は、CRCチェックの結果であるエラ
ーポインタが形成されるまで、再生データを遅延させる
ものである。
This buffer 20 delays the reproduced data until an error pointer is formed as a result of the CRC check.

RAM 3とRAM 4とは、記録時と同様に、その一
方に対して再生データが書込まれているフィールドでは
、その他方から読出された再生データの工2−訂正がな
されるように動作する。このRAM3又はRAM 4に
対する再生データの書込時に、工2−ポインタによって
示されるエラーワードが書込まれないようにされる。こ
のため、ポインタRAM18又は19から読出されたエ
ラーポインタがタイミング発生器22に供給され、これ
からRAM3又は4に対する制御信号を発生している。
RAM 3 and RAM 4 operate in the same way as during recording, so that in the field where playback data is written to one of them, the playback data read from the other is corrected. . When writing reproduced data to RAM 3 or RAM 4, the error word indicated by the 2-pointer is prevented from being written. Therefore, the error pointer read from the pointer RAM 18 or 19 is supplied to the timing generator 22, which generates a control signal for the RAM 3 or 4.

RAM 3又は4から読出された再生データがP。The playback data read from RAM 3 or 4 is P.

Qエンコーダ/デコーダ6に供給され、パリティを用い
たエラー訂正が行なわれ、エラー訂正されたデータが再
びRAM 3又は4に書込まれる。このエラー訂正の際
に、エラーワードは、これがエラーであるという情報さ
えあれは良く、シたがって、上述のように、エラーワー
ド自体のRAM3又は4に対する書込は、行なわれない
。まだ、ひとつのパリティ生成系列にコワード以上のエ
ラーワードが含まれるとエラー訂正できないが、パリテ
ィPの系列を用いたエラー訂正とパリティQの系列を用
いたエラー訂正とを交互に繰シ返して行なうことによシ
、エラー訂正不能となるワード数が減少する。
The data is supplied to the Q encoder/decoder 6, where error correction is performed using parity, and the error-corrected data is written into the RAM 3 or 4 again. During this error correction, the error word only needs information that it is an error, and therefore, as described above, the error word itself is not written to the RAM 3 or 4. It is still not possible to correct errors if a single parity generation sequence contains more error words than cowords, but error correction using a parity P sequence and error correction using a parity Q sequence are performed repeatedly and alternately. In particular, the number of words in which errors cannot be corrected is reduced.

このRAM 3及びRAM4から読出されたエラー訂正
後の再生データが補正回路23に供給され、エラー訂正
不能なワードが平均値補間の処理を受ける。そして、こ
の補正回路23の出力がD/A  コンバータ24によ
シアナログ化され、出力端子25に再生オーディオ信号
が取シ出される。なお、コチャンネルの信号と対応して
、A/Dコンバータ2及び /Aコンバータ24が設け
られている。
The error-corrected reproduced data read from the RAM 3 and RAM 4 is supplied to the correction circuit 23, and words whose errors cannot be corrected are subjected to average value interpolation processing. The output of the correction circuit 23 is converted into an analog signal by a D/A converter 24, and a reproduced audio signal is outputted to an output terminal 25. Note that an A/D converter 2 and an /A converter 24 are provided in correspondence with the co-channel signal.

以上の説明から理解されるように、この発明に依れは、
エラー訂正符号系列のニシンポル間の距離を最大のもの
とした状態で、エラー訂正符号系列の冗長シンがルを各
ブロックの中央位置の近傍に位置させることによシ、バ
ーストエラー−訂正能力及びランダムエラー訂正能力の
何れも高くすることができる。
As understood from the above explanation, this invention
By locating the redundant symbols of the error correction code series near the center position of each block while maximizing the distance between the symbols of the error correction code series, burst error correction ability and randomness can be improved. Both error correction capabilities can be improved.

なお、エラー訂正用の符号として、隣接符号や、リード
ソロモン符号を用いることができ、異なる符号を組合わ
せるようにもできる。これらの符号の場合では、ユ個以
上の冗長コードが用いられる。
Note that an adjacent code or a Reed-Solomon code can be used as the error correction code, and different codes can also be combined. In the case of these codes, more than one redundant code is used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図はクロスインターリーブ用いたエラー
訂正符号化の説明に用いる路線図、第3図及び第グ図は
ブロック完結形のクロスインターリーブを用いたエラー
訂正符号化の説明に用いる路線図、第5図はこの発明の
一実施例におけるデータ構成の説明に用いる路線図、第
4図はこの発明の他の実施例におけるデータ構成の説明
に用いる路線図、第7図はこの発明が適用されたエラー
訂正エンコーダ及びエラー訂正デコーダの構成を示すブ
ロック図である。 1・・・・・・・・・オーディオ信号の入力端子、3,
4・・・・・・RAM、6・・・・・・・・・P、Qエ
ンコータ/デコーダ、10・・・CRCエンコーダ/デ
コーダ、15・・・・・・・・・記録信号の出力端子、
16・・・・・・・・・再生信号の入力端子、18゜1
9・・・・・・・・・ポインタRArVI、23・・・
・・・・・・補正回路、25・・・再生オーディオ信号
の出力端子。 代理人杉 浦 正 知
Figures 1 and 2 are route maps used to explain error correction encoding using cross interleaving, and Figures 3 and 3 are route maps used to explain error correction encoding using block-contained cross interleaving. , FIG. 5 is a route map used to explain the data structure in one embodiment of this invention, FIG. 4 is a route map used to explain the data structure in another embodiment of this invention, and FIG. 7 is a route map to which this invention is applied. FIG. 2 is a block diagram showing the configuration of an error correction encoder and an error correction decoder. 1...Audio signal input terminal, 3,
4...RAM, 6...P, Q encoder/decoder, 10...CRC encoder/decoder, 15...Output terminal for recording signal ,
16......Reproduction signal input terminal, 18゜1
9... Pointer RArVI, 23...
. . . Correction circuit, 25 . . . Output terminal for reproduced audio signal. Agent Masatoshi Sugiura

Claims (1)

【特許請求の範囲】[Claims] ディジタル情報信号を(nシンボル×mブロック)の単
位でもってエラー訂正符号化の処理を行なうデータ伝送
方法において、コシンポル間の距離りが最大となるよう
に、k個の冗長シンボルを含む第1のエラー訂正符号系
列を生成し、この(n+k)個のシンボルに対して上記
距離りより小なる距離を有するように7個の冗長シンボ
ルを有する第コのエラー訂正符号系列を生成し、上記デ
ィジタル情報信号の各ブロックのnシンボルが互いに異
なる第7及び第コのエラー訂正符号系列に含まれるよう
になし、上記各ブロックの中央位置の近傍に上記第7及
び第コのエラー訂正符号系列の冗長シンボルを位置させ
ることを特徴とするデータ伝送方法。
In a data transmission method in which a digital information signal is subjected to error correction coding in units of (n symbols x m blocks), the first signal containing k redundant symbols is generates an error correction code sequence, generates a second error correction code sequence having seven redundant symbols so that the distance is smaller than the distance for the (n+k) symbols, and generates a second error correction code sequence having seven redundant symbols, n symbols of each block of the signal are included in different seventh and third error correction code sequences, and redundant symbols of the seventh and third error correction code sequences are arranged near the center position of each block. A data transmission method characterized by locating.
JP11747782A 1982-07-06 1982-07-06 Data transmitting method Granted JPS598445A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11747782A JPS598445A (en) 1982-07-06 1982-07-06 Data transmitting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11747782A JPS598445A (en) 1982-07-06 1982-07-06 Data transmitting method

Publications (2)

Publication Number Publication Date
JPS598445A true JPS598445A (en) 1984-01-17
JPH0473334B2 JPH0473334B2 (en) 1992-11-20

Family

ID=14712659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11747782A Granted JPS598445A (en) 1982-07-06 1982-07-06 Data transmitting method

Country Status (1)

Country Link
JP (1) JPS598445A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553475A (en) * 1992-03-27 1996-09-10 Kawasaki Steel Corporation Method for detecting setting errors of clearance between rollers in universal rolling mill, and method for rolling H-shaped steel having favorable flange dimensions utilizing same detecting method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735444A (en) * 1980-08-12 1982-02-26 Sony Corp Pcm signal transmission method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735444A (en) * 1980-08-12 1982-02-26 Sony Corp Pcm signal transmission method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553475A (en) * 1992-03-27 1996-09-10 Kawasaki Steel Corporation Method for detecting setting errors of clearance between rollers in universal rolling mill, and method for rolling H-shaped steel having favorable flange dimensions utilizing same detecting method

Also Published As

Publication number Publication date
JPH0473334B2 (en) 1992-11-20

Similar Documents

Publication Publication Date Title
KR910007858B1 (en) Method for data transmission
US4375100A (en) Method and apparatus for encoding low redundancy check words from source data
US4654853A (en) Data transmission method
GB2095440A (en) Digital television signal processing
US4748628A (en) Method and apparatus for correcting errors in digital audio signals
KR900003595B1 (en) Method and apparatus for recording pcm signal
JPS6342888B2 (en)
EP0310089A2 (en) Data transmission method for interleaved data
US4660200A (en) Method and apparatus for processing an error flag of a PCM signal
EP0317197B1 (en) Error detection and correction method
JP2002509331A (en) Method and apparatus for storage of data on magnetic media containing error correction codes
JPH01119127A (en) Digital signal transmission equipment
JPH0193933A (en) Error correction encoder
US4491882A (en) Disc players
US4644544A (en) Apparatus for correcting errors
JPH0634313B2 (en) Error correction method
JPS601673A (en) Error detecting method
EP0817481B1 (en) Reproducing apparatus and recording and reproducing apparatus
JPS598445A (en) Data transmitting method
JPS58168346A (en) Encoding method of error correction
EP0411835A2 (en) Decoder apparatus
JPS58199409A (en) Data transmitting method
JPH0656695B2 (en) Interleave circuit
JP3048616B2 (en) Digital playback device
JPS63187471A (en) Digital data recorder