JPS5963866U - フロツピイデイスクドライブ制御付加回路 - Google Patents
フロツピイデイスクドライブ制御付加回路Info
- Publication number
- JPS5963866U JPS5963866U JP15810082U JP15810082U JPS5963866U JP S5963866 U JPS5963866 U JP S5963866U JP 15810082 U JP15810082 U JP 15810082U JP 15810082 U JP15810082 U JP 15810082U JP S5963866 U JPS5963866 U JP S5963866U
- Authority
- JP
- Japan
- Prior art keywords
- floppy disk
- disk drive
- drive control
- circuit
- additional circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はドライブセレクト信号とヘッドロード信号の関
係を説明するためのタイムチャート、第２図はＦＤＣの
ブロック図、第３図は本考案によるフロッピィディスク
ドライブ制御付加回路の接続状態を示すブロック図、第
４．図は本考案によるフロッピィディスクドライブ制御
付加回路の一実施例を示す回路図、第５図は第４図の回
路を説明するーためのタイムチャートである。 １・・・ラッチ回路、２０・・ドライバ回路、３，５・
・・ヘッドローラ信号、４，６・・・ドライブセレクト
信号、８．Ｌ２−・・インバータ、９・・−・ワンショ
ットマルチバイブレータ、１０・・・オープンコレクタ
形のＮＡＮＤゲート、１１・・・ＮＡＮＤゲート、２１
，２２・・・−プルアップ抵抗。 ］ご「
係を説明するためのタイムチャート、第２図はＦＤＣの
ブロック図、第３図は本考案によるフロッピィディスク
ドライブ制御付加回路の接続状態を示すブロック図、第
４．図は本考案によるフロッピィディスクドライブ制御
付加回路の一実施例を示す回路図、第５図は第４図の回
路を説明するーためのタイムチャートである。 １・・・ラッチ回路、２０・・ドライバ回路、３，５・
・・ヘッドローラ信号、４，６・・・ドライブセレクト
信号、８．Ｌ２−・・インバータ、９・・−・ワンショ
ットマルチバイブレータ、１０・・・オープンコレクタ
形のＮＡＮＤゲート、１１・・・ＮＡＮＤゲート、２１
，２２・・・−プルアップ抵抗。 ］ご「
Claims (1)
- ワンショットマルチバイブレータとゲート回路とからな
る回路であって、複数のフロッピィディスクドライブと
、一連の処理が終了した時点で、Ｅ！後にアクセスした
フロッピィディスクドライブに対してドライブセレクト
信号をアクティブ状態に保持するフロッピィディスク制
御回路との間に、接続され、前記フロッピィディスク制
御回路からのヘッドロード信号のアクティブからインア
クティブへの変化によって前記ワンショットマルチバイ
ブレータをトリガし、一定時間後のワンショットマルチ
バイブレータ出力の復帰によってアクティブ状態のドラ
イブセレクト信号をインアクティブにするように構成し
たことを特徴とするフロッピィディスクドライブ制御付
加回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15810082U JPS5963866U (ja) | 1982-10-19 | 1982-10-19 | フロツピイデイスクドライブ制御付加回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15810082U JPS5963866U (ja) | 1982-10-19 | 1982-10-19 | フロツピイデイスクドライブ制御付加回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5963866U true JPS5963866U (ja) | 1984-04-26 |
Family
ID=30348382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15810082U Pending JPS5963866U (ja) | 1982-10-19 | 1982-10-19 | フロツピイデイスクドライブ制御付加回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963866U (ja) |
-
1982
- 1982-10-19 JP JP15810082U patent/JPS5963866U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5963866U (ja) | フロツピイデイスクドライブ制御付加回路 | |
| JPS5875371U (ja) | フロツピデイスク制御機構 | |
| JPS5897618U (ja) | 誘導負荷のチヨツパ駆動回路 | |
| JPS59180213U (ja) | インタフエイス障害防止装置 | |
| JPS5918763U (ja) | エレベ−タの異常記憶装置 | |
| JPH01138140U (ja) | ||
| JPS603958U (ja) | レコ−ドプレ−ヤの頭出し待機 | |
| JPS59189776U (ja) | フロツピ−デイスク駆動装置 | |
| JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
| JPS60109105U (ja) | Ｐｗｍ制御装置 | |
| JPS60164207U (ja) | 数値制御装置 | |
| JPS6116789U (ja) | Ｖｔｒ | |
| JPS5860599U (ja) | アクチユエ−タ駆動回路 | |
| JPS591144U (ja) | テ−プレコ−ダ | |
| JPS5928860U (ja) | ロ−ダ保護機構 | |
| JPS613588U (ja) | カウンタ回路 | |
| JPS60192695U (ja) | デジタルサ−ボモ−タ制御装置 | |
| JPS59142832U (ja) | 出力装置の制御装置 | |
| JPS5810130U (ja) | デイジタル出力回路 | |
| JPS60100750U (ja) | 複写機の操作制御部 | |
| JPS5858644U (ja) | 電源オンオフ監視装置 | |
| JPS602508U (ja) | 超音波診断装置の補助記憶装置付制御装置 | |
| JPS6095637U (ja) | 制御回路 | |
| JPS60112804U (ja) | インタ−ロツクブロツクダイアグラム対応高速デ−タ処理装置 | |
| JPS60161894U (ja) | アラ−ム時計 |