JPS5962206A - Gain adjusting circuit - Google Patents
Gain adjusting circuitInfo
- Publication number
- JPS5962206A JPS5962206A JP17260482A JP17260482A JPS5962206A JP S5962206 A JPS5962206 A JP S5962206A JP 17260482 A JP17260482 A JP 17260482A JP 17260482 A JP17260482 A JP 17260482A JP S5962206 A JPS5962206 A JP S5962206A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- circuit
- gain
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】 本発明は、利得調整回路に関する。[Detailed description of the invention] The present invention relates to a gain adjustment circuit.
アナログ集積回路においては、回路の利q<+ ′ff
−精密に調整するために利得調整回路が用いられる。In analog integrated circuits, the circuit benefit q<+ ′ff
- A gain adjustment circuit is used for precise adjustment.
この利得調整回路としては、例えば両端をポリシリコン
・ヒユーズで煙路したポリシリコン41へ抗体を1ト」
列弁二糾した可変近接と、固定抵抗によっ又抵抗分割し
た抵抗回路網と、−個の演わ増幅H::とから4・1・
構成された利イ4ト調整回路が一般的に用いらitてい
る。しかしこの回路では、ヒユーズ(JJ ttlli
に、しυ用変抵抗部の抵抗値を増加させ利用に甲ハ(シ
た後の抵抗1偵が75T望の値より大きくなり過ぎでも
、それ以上の調整ができないので、回路の利11〕が大
きくなり過ぎ、その集積回路は不良となV外°冒を低下
させてしまうという問題点がある。For this gain adjustment circuit, for example, one antibody is applied to a polysilicon 41 with polysilicon fuses at both ends.
4.1. From the variable proximity of the two series valves, the resistance network divided by a fixed resistor, and the amplification H::
A four-point adjustment circuit constructed in the art is commonly used. However, in this circuit, the fuse (JJ ttlli
In order to increase the resistance value of the variable resistance section for υ, it is possible to increase the resistance value (even if the resistance value after the change becomes too large than the value of 75T, further adjustment cannot be made, so the advantage of the circuit is 11). There is a problem in that the voltage becomes too large and the integrated circuit has a low V-output voltage which is considered defective.
更に、ヒユーズ切断により所望の利fdに微調整したい
場合、ポリシリコン抵抗の両端に短絡されたポリシリコ
ン・フェーズの抵抗に影響を受は易すくなり所望の利得
に精度よく微調整することが困Llljであるという問
題点がある。Furthermore, when it is desired to fine-tune the desired gain fd by cutting the fuse, it is easily influenced by the resistance of the polysilicon phase shorted across the polysilicon resistor, making it difficult to precisely fine-tune the gain to the desired value. There is a problem that it is Lllj.
以下にこれらの問題点を具体的な回路(+11について
詳しく説明する。Below, these problems will be explained in detail regarding a specific circuit (+11).
第1図はシリコンゲートM OSテバイスを用いて形成
された従来例の利得調整回路の回路図を示す。FIG. 1 shows a circuit diagram of a conventional gain adjustment circuit formed using a silicon gate MOS device.
この回路構成は、全体として負帰還増1q+’を器を形
成してお9、演p増幅器1の帰還ループにポリシリコン
・ヒユーズFo〜F13と、抵f、n’、 Rt1〜■
尤13よりなる直列接続型可変11(抗網2と、固定1
1(抗Iζ1゜を持ち、可変抵抗網2の抵抗値を変えて
シi+) At: inを変えることにより利得を変え
ることができる。This circuit configuration as a whole forms a negative feedback amplifier 1q+', and the feedback loop of the amplifier 1 includes polysilicon fuses Fo to F13 and resistors f, n', Rt1 to ■.
Series-connected variable 11 consisting of 13 wires (2 wires and 1 fixed wire)
1 (has an anti-Iζ1 degree, and by changing the resistance value of the variable resistor network 2, the gain can be changed by changing At:in).
利得の設定にはポリシリコン剪渚H4≠でイ″1られた
ポリシリコン・フユーズF11〜F1gが用いうyする
。For setting the gain, polysilicon fuses F11 to F1g, which are set by polysilicon trimming H4≠, are used.
抵抗R11〜R13は直列J’j;、1t5i:されて
おり、各々の抵抗はポリシリコン・ヒユーズF1t〜F
13によ−)で両端を短絡されている。ポリシリコン・
ヒユーズFil〜F13自身の抵抗イ111は全てQ’
LL、 < Rfであるとすれば、抵抗R11とポリシ
リコン・ヒーーーズF。Resistors R11-R13 are connected in series J'j;, 1t5i:, and each resistor is connected to a polysilicon fuse F1t-F.
13), both ends are short-circuited. Polysilicon・
Fuse Fil~F13's own resistance I111 is all Q'
If LL, < Rf, resistor R11 and polysilicon heats F.
の並列回路部分の抵抗値は1、ヒユーズ【XI [+前
はlhtとFilの並列抵抗R117Rf(並列をl
で表わす以下同じ。)であるが、ヒユーズLj、l断1
ノ、−はJプ1,1也11のみの抵抗イ偵すなわちRn
となり、ヒユーズ切断によ!、l(R++ −R11/
/Rf )だけ抵抗が増加する同様に、抵抗R12とポ
リシリコン・に=−ズF1゜の並列回路部分では(R1
2−R12// Rf )s和−抗器R+3とポリシリ
コン・ヒユーズF13の並列回路部分では(R13−R
r3// Rf )だけ抵抗が増加する。このとき、こ
れらのIL(抗値の増加は211−化の」み付けがなさ
れるようK (Rn −Rn// lえf)−ΔRと1
flIいたときに(R12−R12// R1’ l
” 2ΔR1(R13−Rt3// Rf ) −4Δ
Rなる関係を長′つように、抵抗Ru−R13の抵抗値
がIi:> ′iJlされている。The resistance value of the parallel circuit part of is 1, the fuse [XI [+ is the parallel resistance of lht and Fil before
The same applies below. ), but fuse Lj, l break 1
No, - is the resistance of Jp1, 1 and 11 only, that is, Rn
Then, the fuse was cut! , l(R++ −R11/
Similarly, in the parallel circuit section of resistor R12 and polysilicon film F1°, the resistance increases by (R1
2-R12//Rf)s sum-resistor R+3 and polysilicon fuse F13 in parallel circuit part (R13-R
The resistance increases by r3//Rf). At this time, K (Rn - Rn // lef) - ΔR and 1
When flI was (R12-R12//R1' l
"2ΔR1(R13-Rt3//Rf) -4Δ
In order to lengthen the relationship R, the resistance value of the resistor Ru-R13 is Ii:>'iJl.
従って、ポリシリコン・ヒユーズFtx〜F13と抵抗
R11〜Rtaからhjl、る可変抵抗網2の抵抗値は
初め(R11/;/ Rf + R12// Rf +
]也t3//Rf)であるが、ヒユーズFilを切1y
丁するとΔR1ヒユーズF12を切断すると2ΔR,ヒ
ユーズF1gを切断すると4ΔR抵抗が増加するので、
ヒユーズ切断の組合せによすΔRの刻みで8値の抵抗値
を選ぶことができる。Therefore, the resistance value of variable resistor network 2 consisting of polysilicon fuses Ftx to F13 and resistors R11 to Rta to hjl is initially (R11/;/Rf + R12//Rf +
] and t3//Rf), but the fuse Fil is turned off.
If the fuse F1g is cut, the resistance will increase by ΔR; if the fuse F12 is cut, the resistance will increase by 2ΔR; if the fuse F1g is cut, the resistance will increase by 4ΔR;
Eight resistance values can be selected in increments of ΔR depending on the combination of fuse cutting.
この時の回路の利得V otrr / V mは、で力
えられ、フユーズ切断によって53@″′t(゛抗2の
抵抗値を変えることによって第1表に示すように、8段
階の利得調整をすることができる。The gain of the circuit at this time, V otrr / V m, is increased by cutting the fuse to 53@'''t (by changing the resistance value of resistor 2, the gain can be adjusted in 8 steps as shown in Table 1). can do.
第1表
几16”” R□□/ J + n1*7B 、+1.
1./ n−1上述のように、ポリシリコン・フコース
を(TJ断↓
すれば直列接続型可変抵抗値の抵抗f1rJはJ7勘1
1L、利得が増加するが、利得が増加しすぎた場合Vこ
は、この回路構成では他に手段を有していなし)のでI
II得を小さくすることはできず、素子は不良となり歩
留を低下させることになる。また、微!ll′1整した
い場合、可変抵抗網のフユーズ自身による最小の調整ヌ
テソプΔIt−i−小さくすることで微%1.”;l
IB3−cきるが、ポリシリコン抵抗の抵抗体がポリシ
リコン・フユーズ自身の抵抗値にかなり近づくと、その
両端に短絡されたポリシリコン・フー、−ズの抵抗値に
よる影響が大になる。すなわち、ポリシリコン・フユー
ズの切断前と後での抵抗値変化搦ΔR=(R−R/ R
t )が、一般的にポリシリコン・フユーズは細い形状
のため、ポリシリコン・フコ、−ズの製造による形状け
らつきによってかなりii’ ?)ついてし1い、微:
r、1整が困難となる。Table 1 16”” R□□/ J + n1*7B, +1.
1. / n-1 As mentioned above, if the polysilicon fucose is cut (TJ ↓), the resistance f1rJ of the series-connected variable resistance value becomes J7
1L, the gain increases, but if the gain increases too much, this circuit configuration has no other means, so I
It is not possible to reduce the II gain, and the device becomes defective, resulting in a decrease in yield. Also, fine! If you want to adjust the value by 1%, you can reduce the minimum adjustment value ΔIt-i by using the variable resistance network fuse itself. ”;l
However, when the resistance value of the polysilicon resistor approaches the resistance value of the polysilicon fuse itself, the influence of the resistance value of the polysilicon fuses short-circuited across it becomes large. In other words, the change in resistance value before and after cutting the polysilicon fuse ΔR=(R-R/R
t) However, since polysilicon fuses are generally thin in shape, the shape may vary considerably due to the manufacturing of polysilicon fuses. ) followed by 1, slight:
It becomes difficult to set r, 1.
本発明は従来の上記欠点を解消するためになされたもの
であり、従って本発明の目的は、利イII調整回路にお
いて、利得を増加させるシ」かυでなく減少させること
も可能にし素子の四貿り%・向−トニさせ、また製造条
件に影響されず微調整を11能にするところの利得調整
回路を提供することにある。The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional art, and therefore, an object of the present invention is to make it possible to decrease the gain instead of increasing the gain in a gain II adjustment circuit. It is an object of the present invention to provide a gain adjustment circuit which allows fine adjustment to be made by 11 times without being affected by manufacturing conditions.
本発明の回路は、両端を短絡・開放する短絡・開放手段
を有する抵抗が初■個直列]1>:Fjl:さねた抵抗
回路網からなり前記短絡・開放手段を短絡あるいは開放
したときの抵抗f1r1の変化量が2 iH=化1〔み
付けされている直列接続型可変抵抗網と、前?j2短絡
・開放手段と直列接続きれた抵抗が複数個並列接続され
た抵抗回路網からなり前δ[)短絡開放手段を短絡ある
いは開放したときの抵抗体の変化hl′が所定の−重み
伺けされている並列4z: Eノ’+:型↑り変抵抗&
lilと、出力信号を前RIL直列接続型司変可変網と
前音1:並列接続型可変抵抗網によって抵抗分割されて
反転入力端子に入力されている演努、増11(’1’+
器と4− Q−i、+・ことからなっている。The circuit of the present invention consists of a series of resistors each having a short-circuiting/opening means for short-circuiting or opening both ends. The amount of change in resistance f1r1 is 2 iH = 1 j2 consists of a resistor network in which a plurality of resistors connected in series with the short-circuiting/opening means are connected in parallel. Parallel 4z: Eno'+: type ↑ variable resistance &
11 ('1'+
It consists of a vessel and 4-Q-i, +.
以下本発明について1ツI面を参照しバ1°、1111
に最1゛明する。Hereinafter, regarding the present invention, with reference to the 1st I plane, 1°, 1111
I will explain the first part.
第2図は本発明の一実施例を示す回路図であり、5個の
ポリシリコン・ヒユーズをfす] 用L s 24
Eu階の利得調整が可能力、回路例であ/、・。FIG. 2 is a circuit diagram showing one embodiment of the present invention, and includes five polysilicon fuses.
Possible Eu-level gain adjustment, circuit example/.
F21〜F25はポリシリコン・フユーズを各々示し、
R21〜R25はポリシリコン抵抗体により形成された
抵抗であり、それらの抵抗Ill′+1各々R21〜R
25であるものとする。3は演q増幅;!:’i ’L
’ある。F21 to F25 each indicate a polysilicon fuse,
R21 to R25 are resistors formed of polysilicon resistors, and these resistors Ill'+1 are R21 to R25, respectively.
25. 3 is q amplification;! :'i'L
'be.
本実施例は、全体として負帰還増幅番を形成しており、
i″fg、¥J、増中・“、′器3と、その帰盛1 /
レープとして抵抗分割を形成する、ポリシリコン・ヒユ
ーズF21〜F23 と抵抗R21〜R23よりなる
直列接続型可変抵抗体4と、ポリシリコン・ヒーーズF
24〜F25とポリシリコン抵抗: R24+ R25
よジなる並列接続型nJ変抵抗網5とからなっている。This embodiment forms a negative feedback amplification number as a whole,
i″fg, ¥J, Masanaka・``, 'Vessel 3 and its return 1 /
A series-connected variable resistor 4 consisting of polysilicon fuses F21 to F23 and resistors R21 to R23 forming a resistance division as a loop, and a polysilicon fuse F
24~F25 and polysilicon resistor: R24+R25
It consists of a parallel-connected nJ variable resistor network 5.
そして、 oJ変抵抗網4と5により増幅器の利得を増
減することができる。The gain of the amplifier can be increased or decreased by the oJ variable resistor networks 4 and 5.
i:IJ武(((抗網4は、抵抗R21〜lζ23力m
列接続されており、各々の抵抗はポリシリコン・フユー
ズF’21〜F23によって両端を短絡されている。甘
た、可変抵抗網5は、抵抗R241R25に各々ポリシ
リコン抵抗体ズF241F25を一列接続し、これら直
列接V′:fされた抵抗回路が並列接続、されている。i: IJ Take (((Anti-net 4 has resistance R21~lζ23 force m
They are connected in columns, and each resistor is short-circuited at both ends by polysilicon fuses F'21 to F23. In the variable resistance network 5, a series of polysilicon resistors F241F25 are connected to each resistor R241R25, and these resistor circuits connected in series V':f are connected in parallel.
ポリシリコン・フユーズF21”’−F25の抵抗値は
すべて等しく R4であるとすれば、抵抗R21とポリ
シリコン・フーーズF21の並列回路部5)の初抗値は
、ヒー−ズ切り前はR2□とF21 の並列抵抗R2□
/R,であるが、ヒ、−ズ切断後は抵抗■12、のみの
抵抗領すなわちR21となり、ヒ、−−ズ切断により(
R21””21/ Rf)だけt+V抗が1曽加する、
同様に、抵抗R2□とポリシリコン・ヒーーズF2□の
並列回路部分では(R22,1,122Z ROlll
(抗器R23とポリシリコン・フユーズF’23の31
1・列回路部分では(R23−R23//Rρだけ抵抗
fi′11がJ177加する。このとき、これらの抵抗
(+にの」γ1加1.i打、2/)−化の重みが伺けが
なされるよう(R2、−R23//R,)=ΔRと置い
たときに(■ζ2□−R2□7Iも、)=2ΔIも、(
R23−R23//R,) −4ΔRなるl+1g、l
係を44+つように、抵抗R21〜R23の抵抗値が設
斤′されでいる。Assuming that the resistance values of polysilicon fuses F21"'-F25 are all equal R4, the initial resistance value of the parallel circuit section 5) of resistor R21 and polysilicon fuses F21 is R2□ before the fuse is cut off. and F21 parallel resistance R2□
/R, but after cutting the fuse, it becomes a resistance region of only resistance ■12, that is, R21, and by cutting the fuse, (
t+V resistance increases by 1 by R21""21/Rf),
Similarly, in the parallel circuit part of resistor R2□ and polysilicon heater F2□ (R22, 1, 122Z ROll
(31 of resistor R23 and polysilicon fuse F'23
In the 1-column circuit part, the resistance fi'11 is added by J177 by (R23-R23//Rρ. At this time, the weight of these resistances (+) γ1 + 1.i stroke, 2/) is When we set (R2, -R23//R,) = ΔR so that an injury occurs, (■ζ2□-R2□7I,) = 2ΔI, (
R23-R23//R,) -4ΔR, l+1g, l
The resistance values of the resistors R21 to R23 are set so that the resistance is 44+.
従って、ポリシリコン・ヒユーズF゛21〜Fお と抵
抗R21〜R23からなる可変抵抗網4の抵抗値は初め
(R2□// R,+R,//R,+I畑/R1)であ
るが、ヒユーズF2□を切断するとΔR1ヒユーズF2
□を切断すると2ΔR1ヒユーズF23を切1t’Ji
すると4ΔR抵抗が増加するので、ヒコーーズ切1t’
liの組合ぜによりΔRの刻みで8値の11(、抗値’
5c 、JMふことができる。Therefore, the resistance value of the variable resistance network 4 consisting of polysilicon fuses F21 to F and resistors R21 to R23 is initially (R2□//R, +R, //R, +I field/R1), When fuse F2□ is cut, ΔR1 fuse F2
When □ is cut, 2ΔR1 fuse F23 is cut 1t'Ji
Then, the 4ΔR resistance increases, so the Hikozu cut 1t'
Depending on the combination of li, 8 values of 11 (, resistance value'
5c, JM can float.
さらに、可変抵抗網5の抵抗値はフユーズ切断前は(R
24+ R,) // (Rお+Rρであるが、F24
のフユーズ切断後は(R25+R,)となり、ヒ二−ズ
切断により、(R25−jR,) −(R24+R,)
/(I罎十R,)だけ抵抗値が増加する。Furthermore, the resistance value of the variable resistance network 5 is (R
24+R,) // (R+Rρ, but F24
After cutting the fuse, it becomes (R25+R,), and by cutting the fuse, it becomes (R25-jR,) - (R24+R,)
The resistance value increases by /(I−R,).
同様に、フ=−ズ25の切断後は、抵抗R25とポリシ
リコン・フユーズF25の重列回路部では、(R24十
R,)−(R24+R,)//(R25−1−Iζ、)
だり抵抗値が増加する。Similarly, after fuse 25 is cut, in the overlapping circuit section of resistor R25 and polysilicon fuse F25, (R240R,)-(R24+R,)//(R25-1-Iζ,)
resistance value increases.
この実施例の回路の利得V。1.T/v1N&i、で与
えられるので、従来の可変抵抗網40す(抗イ1イ)の
増加による利得の増加に加えて、11J蛮抵抗計15の
抵抗(ケ(の増加による利イ4)の沖、少が図れる。(
2かも可変抵抗網5は並列払fr”;1:型となりでい
るためフユーズの切断による抵抗の増加分れ11、直列
1月41’、 Q’1に比べて細かく月1定できる。従
って町悴抵抗■γ14によって大まかな調整をやり、可
変抵抗網5Vこよりて細かな調整を行うことにより精密
な調整を行うことができる。Gain V of the circuit of this example. 1. Since T/v1N&i is given by Offshore, you can plan for a small amount. (
2. Since the variable resistor network 5 is connected in parallel, the increase in resistance caused by cutting the fuse can be increased by 11, which can be fixed monthly in more detail than in series Q'1. Rough adjustment can be made using the resistor ■γ14, and precise adjustment can be made by making fine adjustments using the variable resistance network 5V.
この実施例の回路では、2つの可変抵抗網4゜5の抵抗
値を変えることによって第2表に示すように24段階の
利得を調整することができる。In the circuit of this embodiment, the gain can be adjusted in 24 steps as shown in Table 2 by changing the resistance values of the two variable resistance networks 4.5.
R,6=(R,、/R,+R2□/几、 + 11.
、、// R,。R, 6=(R,, /R, +R2□/几, + 11.
,,//R,.
R2,= (R24十几、 )/(R2,十几t )
Jl、2s=TL、+几、 、 11.2.=I+、、
4−M1. 。R2, = (R24 10 liters, )/(R2, 10 liters t)
Jl, 2s=TL, +几, , 11.2. =I+,,
4-M1. .
また、微=Ira*じたい場合にはポリシリ二JンU(
:抗R,□〜R25をポリシリコン・フユーズの抵抗(
1f、+ ntに比して十分大きな値にしてポリシリコ
ン・フユーズの影)IヤをなくすことによV容易に徴が
11’zすることができる。すなわら、直列接線;型「
11変抵I71.網4で利得を大きく増加させ、並列接
続型1すψ[1(抗網5で利?4Iを少量減少させるこ
とが可01シである。In addition, if you want to fine=Ira*, polysiliniJU(
: Resistance R, □~R25 is the resistance of polysilicon fuse (
By making it a sufficiently large value compared to 1f,+nt and eliminating the shadow of the polysilicon fuse, V can easily be reduced to 11'z. That is, a series tangent; type “
11 Variable resistance I71. It is possible to greatly increase the gain with the network 4 and reduce the gain ?4I by a small amount with the parallel connected type
なおこの実施例において、抵抗及びその短絡開放手段と
してのフユーズを共にポリシリコンを用いて形成しであ
るがこれは次の理由によっている。In this embodiment, both the resistor and the fuse serving as its short-circuit release means are formed of polysilicon for the following reason.
孕
前述のように回路の利得は二つの抵抗値の比の形(式(
1)2式(3)参照)で与えられるので、抵抗とフユー
ズを同一材料であるポリシリコンで形成すると、たとえ
抵抗の抵抗値およびフユーズ自身の抵抗値に製造あるい
社周囲温度等によVはらつきが生じたとしても、それら
のばらつきt」二同じ一向となるので、抵抗値の比の値
は変らないことによる。As mentioned above, the gain of a circuit is expressed as the ratio of two resistance values (formula (
1) 2 (refer to equation (3)). Therefore, if the resistor and fuse are made of the same material, polysilicon, even if the resistance value of the resistor and the resistance value of the fuse itself vary due to manufacturing or ambient temperature, etc. This is because even if fluctuations occur, these fluctuations remain the same, so the value of the ratio of resistance values does not change.
かくして回路の利得を一足に保つことができる。In this way, the gain of the circuit can be kept constant.
第3図は本発明の他の実施例を示す回路図であり、5個
のポリシリコン・フユーズを使用し32段階の利得調整
が可能な回路1f11である。FIG. 3 is a circuit diagram showing another embodiment of the present invention, which is a circuit 1f11 that uses five polysilicon fuses and is capable of 32-step gain adjustment.
F31〜F35はポリシリコン・フユーズを各々示し、
R30” R351R40はポリシリコン抵抗体により
形成された抵抗であり、それらの抵抗(ii7す、各々
1−〜Ras y R40であるものとする。6は抑[
篤1増中1□°ンぶである。F31 to F35 each indicate a polysilicon fuse,
R30'' R351R40 is a resistor formed by a polysilicon resistor, and these resistances (ii7, 1-~Ras y R40, respectively). 6 is a resistor.
Atsushi 1 increase, 1 □° nbu.
前述の第2図に示した実施例の回路と同様fJ′I←1
路構成をとっているが、並列接続型ム」俊(1豊7シJ
I+’i 8に固定抵抗R40が並列接続されており、
また、(11列接続型可変抵抗網7に固定抵抗It3o
が直列]γ続されている点が昇っている。抵抗I−の挿
入により利得V。UT/VINを32段階にjill’
1j 41B、 uI能となり、抵抗R30の挿入によ
り7ユーズ切断前の利?!1F+!を自由に設定するこ
とが可能となる。Similar to the circuit of the embodiment shown in FIG. 2 described above, fJ′I←1
Although it has a parallel connection type
A fixed resistor R40 is connected in parallel to I+'i 8,
In addition, (fixed resistor It3o is connected to the 11-column connected variable resistor network 7)
The point where γ is connected in series is rising. Gain V by inserting resistor I-. jill' the UT/VIN to 32 levels
1j 41B becomes uI function, and by inserting resistor R30, the profit before 7use disconnection? ! 1F+! can be set freely.
また、111i′J変抵抗網7のポリシリコン・フユー
ズ切断による抵抗値変化郵がそれぞfl、2,2.2の
重み付けがされており、並列接続型可変411、抗給j
8のポリシリコン・ヒーーズ切断による抵抗(f111
変化h;が抵抗R4oとの組合せにおいてそれぞれ2,
2の重み付けがされておれば、直列接糸)1型可良・抵
抗網7による抵抗値変化骨がΔRの増力1、ステップで
8段階、さらに並列接続型可変抵抗網8と抵抗R40に
よる抵抗値変化骨がΔR/4の減少ステップで4段階の
糾合せて第3表に示すように、合計32股階の利得調整
ができる。In addition, the resistance value change due to cutting of the polysilicon fuse of the 111i'J variable resistor network 7 is weighted by fl, 2, and 2.2, respectively, and the parallel-connected variable resistor 411 and the resistance value j
Resistance (f111) due to polysilicon heat cutting of 8
The change h; is 2, respectively in combination with the resistor R4o.
If the weighting is 2, then the resistance value changes by the series tangent thread) 1 type good resistance network 7 increases the strength of ΔR by 1, the step is 8 steps, and the resistance by the parallel connected variable resistance network 8 and resistor R40. As shown in Table 3, a total of 32 gain adjustments can be made by combining the value changes in 4 steps in decreasing steps of ΔR/4.
第3表
第 3 表 (つづき)
R86=(几、□/ R,、+ R,32/R,十凡、
3/Rρ。Table 3 Table 3 (Continued) R86=(几, □/R,, + R, 32/R, Jubon,
3/Rρ.
几、7=几、。//CR,34+几、 )// (R,
35+几、)R38= R40/ (R,3!l+ R
,、) 、 1−=R,/(+13.+n、、 )なお
、これまでの実施例においては、直列接続型可変抵抗網
並びに並列接続型uJ変抵抗網を形成するポリシリコン
抵抗並びにポリシリコン・フユーズの細動をそれぞれ3
個並びVC2個の」!う今に限定したが、一般的には、
直列接に71、型用変抵抗網を形成する抵抗並びにフユ
ーズの個数をM(I’vlt止の整数)個、並列接続型
可変抵抗網のそJlをN(Nけ正の整む)個としたとき
、(M+N)個のポリシリコン・フユーズと、(M+N
個)又d(M+N+1)又は(M+N+2 )個のポリ
シリコン抵抗と一個の演a増幅器とにより、2MX (
2N−])段階(第2図の実施例では2X (2−1)
=24)、。几、7=几、. //CR, 34+几, )// (R,
35+几,)R38=R40/(R,3!l+R
,,), 1-=R,/(+13.+n,,) In the embodiments described above, polysilicon resistors and polysilicon resistors forming the series-connected variable resistance network and the parallel-connected uJ variable resistance network・Fuyuse fibrillation 3 each
2 VCs in a row”! Although I am limited to this moment, in general,
71 in series, the number of resistors and fuses forming the type variable resistance network is M (an integer of I'vlt), and the number of resistors and fuses forming the type variable resistance network is N (an integral number of N). Then, there are (M+N) polysilicon fuses and (M+N
2MX (
2N-]) stage (2X (2-1) in the embodiment of FIG.
=24),.
CM+N)
あるいは2 段階(第3図実施例でIc+:2
=32)の利得調整ができる。しかも的列接14j八
すiiJ従来技術に比べて格段に精密な利イ)I調整が
できることになる。したかつで、素子の歩留りを向上さ
せ、また抵抗比による調整にようでいるので製造条件に
影響されずに微調整を可能に、4“る・1−ころの利得
調整回路が得られる。CM+N) or 2 steps (Ic+:2 in the example of FIG.
=32) gain adjustment is possible. Moreover, much more precise adjustment can be made than in the prior art. By doing so, it is possible to obtain a gain adjustment circuit of 4" and 1-roller type, which improves the yield of the device and also allows fine adjustment without being affected by manufacturing conditions since the adjustment is performed by the resistance ratio.
又、これまでの説明は抵抗としてポリシリコン抵抗、そ
の短絡開放手段としてポリシリコン・ヒユーズを用いた
場合について行なったけれども、本発明の回路構成はこ
れに限定されることはない。Further, although the explanation so far has been made regarding the case where a polysilicon resistor is used as the resistor and a polysilicon fuse is used as the short-circuit release means, the circuit configuration of the present invention is not limited to this.
例えば、抵抗として拡散抵抗を用いその短絡・開放手段
としては同一拡散技術で形成されるトランジスタ(バイ
ポーラ型でも絶縁ゲート電界効果型でもよい。)からな
るアナログスイッチを用いても同様に実現できることは
明らかである。なおこの場合には前述のヒユーズの切断
に対してスイッチの開閉で対応できるので、ヒユーズの
ように一度切断するとそこでの再jl旧i”は不可能で
あるが、何回でも調整を繰り返え(2てよυ精?i2な
調和、が可能となる。For example, it is clear that the same effect can be achieved by using a diffused resistor as the resistor and an analog switch consisting of a transistor (bipolar type or insulated gate field effect type) formed using the same diffusion technology as the shorting/opening means. It is. In this case, the above-mentioned disconnection of the fuse can be handled by opening and closing the switch, so unlike a fuse, once it is disconnected, it is impossible to re-adjust it, but you can repeat the adjustment as many times as you like. (Two-dimensional harmony becomes possible.
以上詳細に説明したとおり、庫発明の回路によれば、前
述のような構成をとっているので、 、t’ll(υの
増加あるいは利得の減少を+1′+It、I ’+T、
に多段1ψrにわたり調整できるので、回路の利得調整
f:Ii跡・iに行うことができ素子の歩留りを向上さ
せるとともに、製造条件に影響されずに微調整が口J能
な利得i’41整回路全回路ことができその効果は犬で
ある。As explained in detail above, according to the circuit of the invention, since it has the above-mentioned configuration, ,t'll(υ increase or gain decrease is +1'+It, I'+T,
Since it can be adjusted over multiple stages of 1ψr, the gain of the circuit can be adjusted to f:Ii trace i, which improves the yield of the device. The whole circuit can be turned on and its effect is dog.
第1図は一従来例の、第2図は本発明の一実jili例
の、第3図は本発明の他の実〕114 f911Iの回
路図である。
1.3.6・・・・・・演q、増幅器、2,4.7・・
・・・・内列接続型可変抵抗網、5,8・・・・・・並
列接続型iiJ’?抵抗網、R101Rl、〜”131
rt2.〜”Z’l 1R30〜”351R40・・
・・・・ポリシリコン抵抗、F□1〜F13.F2、〜
F25.F3□〜F35・・・・・・ポリシリコン・1
−ユーズ。FIG. 1 is a circuit diagram of a conventional example, FIG. 2 is a circuit diagram of an actual example of the present invention, and FIG. 3 is a circuit diagram of another example of the present invention. 1.3.6... Act q, amplifier, 2,4.7...
...Inner row connection type variable resistance network, 5, 8...Parallel connection type iiJ'? Resistance network, R101Rl, ~”131
rt2. ~"Z'l 1R30~"351R40...
...Polysilicon resistor, F□1 to F13. F2, ~
F25. F3□~F35・・・Polysilicon・1
-Us.
Claims (5)
抗が複数側直列接続された抵抗回路網からなり前記短絡
・[4f9放手段を短絡あるいは開放したときの抵抗値
の変化h1が2進化重み付けされている直列ル続型n]
変抵抗11・1と、前出−″、短絡・開放手段と直列接
続された抵抗が復数個並列接続された抵抗回路網からな
り前記短絡・開放手段を短絡あるいは開放したときの抵
抗1(1fの変化h+がHT定の重み伺けされている並
列接続型可変抵抗網と、出力信号を前記直夕1月汐紐〃
司変抵1))9網と前記並列接続型可変抵抗羅1によっ
て抵抗分割されて反転入力端子に入力されている演If
増1i:f器とを含むことをq’!j Ti!lとする
利q++飢整回路。(1) It consists of a resistor network in which a plurality of resistors having a short-circuiting/opening means for shorting/opening both ends are connected in series, and the change in resistance value h1 when the short-circuiting/[4f9 releasing means is short-circuited or opened] is binary. Weighted series continuation n]
The variable resistor 11.1 is made up of a resistor network in which several resistors connected in series with the above-mentioned short-circuiting/opening means are connected in parallel, and the resistance 1 ( A parallel-connected variable resistor network in which the change h+ of 1f is determined by the HT constant weight, and the output signal are connected directly to the
Variable resistor 1)) Resistance-divided by the parallel-connected variable resistor 1) and input to the inverting input terminal If
Increase 1i: q'! jTi! Profit q++ starvation circuit with l.
略する短絡・開放手段をイ1しないjl(杭を1へむこ
とを特徴とする特許請求の範囲第(1)珀にAI :
1ltl、の利得調整回路。(2) Both ends of the series-connected variable resistance wire 1 are shorted (t))
AI:
1ltl, gain adjustment circuit.
と1白列接続されていない抵抗を含むことを特徴とする
特約請求の範囲第(1)項べ5るいはA+!、(21項
に記載の利得1iI7.l整回路。(3) The parallel-connected variable resistor network includes a resistor that is not connected in one white column to the pre-distribution circuit/opening means. , (gain 1iI7.l rectifier circuit described in Section 21.
・開放手段がポリシリコン・ヒコーーズからなることを
特徴とする特許請求の範囲第(1,)↓自あるいは第(
2)項あるいは第(3)JJ!1にPfl: 4iQの
利倒調!!1り回路。(4) The resistor is made of a polysilicon resistor, and the shorting/opening means is made of a polysilicon resistor.
Section 2) or Section (3) JJ! Pfl on 1: 4iQ's interest is down! ! 1 circuit.
開放手段がトランジスタで形成さij、 ftニアナロ
グスイッチからなること?特徴とする特;4’l’ H
f1求のれ)間第(1)J−jIアルイl”l:第(2
)項あルイ)−、l’、 ’A’t (31、’jr1
;’i己i1i;4 II)利得調整回路。(5) The resistor is a diffused resistor, and 11. j connection・
Does the opening means consist of a transistor or an analog switch? Characteristics: 4'l'H
f1 search) between (1) J-jI Arui l"l:
) term arui) -, l', 'A't (31, 'jr1
;'iii1i;4 II) Gain adjustment circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17260482A JPS5962206A (en) | 1982-10-01 | 1982-10-01 | Gain adjusting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17260482A JPS5962206A (en) | 1982-10-01 | 1982-10-01 | Gain adjusting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5962206A true JPS5962206A (en) | 1984-04-09 |
JPH0226803B2 JPH0226803B2 (en) | 1990-06-13 |
Family
ID=15944938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17260482A Granted JPS5962206A (en) | 1982-10-01 | 1982-10-01 | Gain adjusting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5962206A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS511503A (en) * | 1974-06-27 | 1976-01-08 | Ngk Insulators Ltd | TASOSERAMITSUKUKIBANNO SEIZOHO |
JPS5525209A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Gain control circuit |
JPS55100326U (en) * | 1978-12-31 | 1980-07-12 | ||
JPS56164609A (en) * | 1980-05-21 | 1981-12-17 | Nec Corp | Gain adjusting circuit |
-
1982
- 1982-10-01 JP JP17260482A patent/JPS5962206A/en active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS511503A (en) * | 1974-06-27 | 1976-01-08 | Ngk Insulators Ltd | TASOSERAMITSUKUKIBANNO SEIZOHO |
JPS5525209A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Gain control circuit |
JPS55100326U (en) * | 1978-12-31 | 1980-07-12 | ||
JPS56164609A (en) * | 1980-05-21 | 1981-12-17 | Nec Corp | Gain adjusting circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0226803B2 (en) | 1990-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101322088B (en) | Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit | |
US4517532A (en) | Programmable ring oscillator | |
DE2440795C3 (en) | Temperature-dependent voltage transmitter | |
CA1164536A (en) | Reference voltage generator for use in and a/d or d/a converter | |
DE10348364B4 (en) | Oscillator circuit with stable frequency | |
US9806605B2 (en) | Voltage divider circuit having at least two kinds of unit resistors | |
US4241315A (en) | Adjustable current source | |
US6344780B1 (en) | Impedance adjusting circuit | |
DE19545160A1 (en) | Reference voltage generating circuit | |
JPS5962206A (en) | Gain adjusting circuit | |
US5218225A (en) | Thin-film resistor layout | |
US6104235A (en) | Integrated circuit with trimmable passive components | |
CN110837016B (en) | Precision matching resistor array and calibration method thereof | |
WO1991006839A1 (en) | Integratable temperature sensor circuit | |
US11455000B2 (en) | Bias current generation circuit | |
US6215336B1 (en) | Reference type input first stage circuit in a semiconductor integrated circuit | |
DE2167103C2 (en) | Device for regulating the amount of light falling on a light-sensitive device | |
US20190190506A1 (en) | Fine delay structure with programmable delay ranges | |
US20180286990A1 (en) | Semiconductor device having resistance voltage dividing circuit | |
DE4238114A1 (en) | Reference voltage generator IC with serial integrated resistances - uses FETs to short-circuit selected resistances of resistance chain to obtain required IC resistance value | |
US20220189668A1 (en) | Resistance device and current detection circuit including the resistance device | |
US20230251677A1 (en) | Current limit protection | |
US4646056A (en) | Matching of resistor sensitivities to process-induced variations in resistor widths | |
JPS59208867A (en) | Formation of resistor of integrated circuit | |
EP1458096A1 (en) | Control system for the characteristic parameters of an active filter |