JPS5955610A - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JPS5955610A JPS5955610A JP58151456A JP15145683A JPS5955610A JP S5955610 A JPS5955610 A JP S5955610A JP 58151456 A JP58151456 A JP 58151456A JP 15145683 A JP15145683 A JP 15145683A JP S5955610 A JPS5955610 A JP S5955610A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- circuit
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、第１の電流回路における所定の基準電流１１
に対して固定された比例関係にある従属電流工２を第２
の′電流回路に生じさせるための電流ミラー回路であっ
て、第１の電流回路に属し且づエミッタを固定の基準電
位に置かれていてベースをコレクタに接続されている第
１のトランジスタと、エミッタを同様に固定の基準電位
に置かれていてベースを第１のトランジスタのベースも
しくはコレクタに接続されており且つコレクタ電流が従
属電流工２に等しい第２のトランジスタとを有する電流
ミラー回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides that the predetermined reference current 11 in the first current circuit
The dependent electrician 2 which has a fixed proportional relationship to the second
a first transistor belonging to the first current circuit and having its emitter at a fixed reference potential and its base connected to its collector; A current mirror circuit having a second transistor whose emitter is also placed at a fixed reference potential and whose base is connected to the base or collector of the first transistor and whose collector current is equal to the slave current factor 2.
他方の電流回路における所定の基準電流に対して固定の
比にある電流を生ぜしめる電流ミラー回路（は、例えば
雑誌［Ｖｏ］、ｖｅ Ｂｅｒｉｃｈｔｅ Ｊ第ＸｔＸ巻
第３号第１０７〜１１４頁により知られている。A current mirror circuit (which produces a current in a fixed ratio to a predetermined reference current in the other current circuit) is known, for example, from the magazine [Vo], ve Berichte J Vol. ing.
第１の公知の電流ミラー回路の場合には２つのトランジ
スタが設けられていて、各トランジスタはそれぞれ１つ
の電流回路に対応する。これらのトランジスタのエミッ
タは共通な基準電位に接続されていて、ベース電極は互
いに接続されている。In the case of the first known current mirror circuit, two transistors are provided, each transistor corresponding to one current circuit. The emitters of these transistors are connected to a common reference potential, and the base electrodes are connected to each other.
基準電流を流すトランジスタではさらにベースをコレク
タに接続されている。The base of the transistor that carries the reference current is further connected to the collector.
両電流の比は値１からずれて、両トランジスタの電流利
得に強く依存する。別の公知の電流εラー回路は著しく
僅かの電流利得依存性を有するが、この電流ミラー回路
はさらに第３のトランジスタを備えていて、そのトラン
ジスタのベース・エミッタ・ダイオードが基準電流を流
すトランジスタのベースとコレクタとの開の直接接続の
代りをしている。第３のトランジスタのコレクタは供給
電圧端子に接続されている。第３のトランジスタのエミ
ツタヲ介しては他の２つのトランジスタの非常に小さな
ベース電流しか流れないため、接続点で働く静電容量は
基準電流変化時に比較的ゆっくりとしか充電されない。The ratio of both currents deviates from the value 1 and depends strongly on the current gain of both transistors. Another known current mirror circuit, which has a significantly smaller current gain dependence, further comprises a third transistor whose base-emitter diode is connected to the reference current-carrying transistor. It replaces the open direct connection between base and collector. The collector of the third transistor is connected to the supply voltage terminal. Since only a very small base current of the other two transistors flows through the emitter of the third transistor, the capacitance acting at the connection point is charged only relatively slowly when the reference current changes.
これにより、従属電流も同様にゆっくりとしか基準電流
の変化に追従しない。This causes the dependent current to follow changes in the reference current only slowly as well.
本発明の目的は、従属電流と基準電流との間の比が使用
されるトランジスタの電流利得によって僅かしか影響を
及ぼされず、かつ基準電流の変化に速やかに応答する電
流ミラー回路を提供することにある。It is an object of the invention to provide a current mirror circuit in which the ratio between dependent current and reference current is only slightly influenced by the current gain of the transistors used and which responds quickly to changes in the reference current. be.
この目的は、本発明によれば、特許請求の範囲第１項に
記載された構成により達成される。This object is achieved according to the invention by the arrangement according to claim 1.
以下、図面に示す実施例を参照しながら、本発明をさら
に詳細に説明する。Hereinafter, the present invention will be explained in more detail with reference to embodiments shown in the drawings.
電流ミラー回路はトランジスタＴ１およびＴ２からなる
。両トランジスタＴ１およびＴ２のエミッタは基準電位
ＧＲに接続されている。第１のトランジスタＴＩは基準
電流もしくは１次電流■１の電流回路に属し、第２のト
ランジスタＴ２のコレクタは従属電流もしくは２次電流
工２のための高抵抗電流源を形成する。第２のトランジ
スタのベースは第１のトランジスタのコレクタに接続さ
れている。この接続点は抵抗Ｒを介して第１のトランジ
スタＴＩのベースに接続されている。The current mirror circuit consists of transistors T1 and T2. The emitters of both transistors T1 and T2 are connected to reference potential GR. The first transistor TI belongs to the current circuit of the reference current or primary current 1, and the collector of the second transistor T2 forms a high-resistance current source for the slave current or secondary current 2. The base of the second transistor is connected to the collector of the first transistor. This connection point is connected via a resistor R to the base of the first transistor TI.
等しＩＡ電流１：１． １２において、温度電圧ＵＴ〜
２５ｍＶにより抵抗Ｒに対して値△Ｒ＝２ＵＴ／ｆｌが
生じる。この値によｐ電流利得の影響が除去できる。電
流利得の影響の完全な補償はもちろん抵抗Ｒの選定の基
礎となっている電流においてのみ生じるが、しかし目標
値の±１０チの偏差の場合にも誤差はわずかな値にとど
まる。Equal IA current 1:1. 12, the temperature voltage UT~
25 mV results in a value ΔR=2UT/fl for the resistance R. This value allows the influence of p current gain to be removed. A complete compensation of the influence of the current gain naturally occurs only at the current on which the selection of the resistor R is based, but even in the case of deviations of ±10 inches from the setpoint value, the error remains small.
多くの用途において、電流工１．工２の比は、ｆＬｔば
両トランジスタのエミッタの異なる寸法によって、また
は既にあらかじめ設けられている単一トランジスタを複
数個並列接続することによって得られる。その際、抵抗
Ｒの値に関してを得る。抵抗Ｒｔ／ｉ図の表示どおり分
離した抵抗として実現してもよい。しかし、集積回路に
おいては抵抗Ｒを両トランジスタのベース抵抗の差△Ｒ
として作り出すことが好ましい。この目的のためにトラ
ンジスタＴＩのベース接触部とエミッタ接触部との間隔
がトランジスタＴ２の対応せる間隔よフも大きくされる
。In many applications, electricians 1. The ratio fLt can be obtained by different dimensions of the emitters of both transistors or by connecting a plurality of single transistors already provided in parallel. At this time, the value of the resistance R is obtained. The resistance Rt/i may be realized as a separate resistance as shown in the diagram. However, in integrated circuits, the resistance R is the difference between the base resistances of both transistors △R
It is preferable to create it as For this purpose, the spacing between the base contact and the emitter contact of the transistor TI is also made larger than the corresponding spacing of the transistor T2.
基準電流が工１−■２＝］？ＦｉＡのとき、ベース抵抗
の差は△Ｒ−５０オームとしなければならない。現代の
製造技術の基礎のもとではそれから例えばほぼ０．５μ
ｍのトランジスタＴＩの拡張が生じる。Is the reference current 1-■2=]? For FiA, the base resistance difference must be ΔR-50 ohms. Under the basis of modern manufacturing technology, then for example approximately 0.5μ
An expansion of m transistors TI occurs.
図（は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
ＴＩ、Ｔ２・・・トランジスタ、Ｒ・・・抵抗。TI, T2...transistor, R...resistance.
Claims (1)
て固定された比例関係にある従属電流工２を第２の電流
回路に生じさせるための電流εラー回路であって、第１
の電流回路に属し且つエミッタを固定の基準電位に置か
れベースとコレクタに接続された第１のトランジスタと
、工ぐツタを同様に固定の基準電位に置かれベースを第
１のトランジスタのベースもしくはコレクタに接続され
且つコレクタ電流が従属電流工２に等しい第２のトラン
ジスタとを備えた電流εラー回路において、トランジス
タの他の構成は変更しないで、第１のトランジスタ（Ｔ
Ｉ）のベース抵抗を第２のトランジスタ（Ｔ２）のベー
ス抵抗よりも、Ｕ 工１＋１２ △Ｒ＝二・□ （但しＵＴは温度電圧）Ｔ１
工１ なる値だけ大きくしたことを特徴とする電流ミラー回路
。 ２）ベース抵抗の差値（△Ｒ）はトランジスタ（Ｔ１．
、Ｔ２）のベース接触部とエミッタ接触部との間の異な
る間隔によって生せしめられることを特徴とする特許請
求の範囲第１項記載の電流ミラー回路。 ３）ベース抵抗の差値が分離した抵抗（Ｒ）により実現
されていることを特徴とする特許請求の範囲８１項記載
の電流ミラー回路。[Claims] 1) A current ε error circuit for producing in a second current circuit a dependent current factor 2 having a fixed proportional relationship with respect to a predetermined reference current factor 1 in the first current circuit. Yes, the first
a first transistor belonging to a current circuit whose emitter is placed at a fixed reference potential and whose base and collector are connected; In a current ε error circuit, the first transistor (T
The base resistance of I) is greater than the base resistance of the second transistor (T2), U
1. A current mirror circuit characterized by increasing the value by the following value. 2) The base resistance difference value (ΔR) is the transistor (T1.
, T2). Current mirror circuit according to claim 1, characterized in that the current mirror circuit is produced by different spacings between the base contact and the emitter contact of the base contacts , T2). 3) A current mirror circuit according to claim 81, characterized in that the difference value of the base resistance is realized by a separate resistor (R).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE32314264 | 1982-08-24 | ||
| DE3231426 | 1982-08-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955610A true JPS5955610A (en) | 1984-03-30 |
Family
ID=6171579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151456A Pending JPS5955610A (en) | 1982-08-24 | 1983-08-19 | Current mirror circuit |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0103768A1 (en) |
| JP (1) | JPS5955610A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3603799A1 (en) * | 1986-02-07 | 1987-08-13 | Philips Patentverwaltung | CURRENT MIRROR SWITCHING |
| JPH04334121A (en) * | 1991-05-09 | 1992-11-20 | Nec Corp | Active pull-down circuit |
| US5258703A (en) * | 1992-08-03 | 1993-11-02 | Motorola, Inc. | Temperature compensated voltage regulator having beta compensation |
| DE60140428D1 (en) | 2001-04-30 | 2009-12-24 | Avago Tech Fiber Ip Sg Pte Ltd | Power supply and method for powering a diode laser driver |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3534279A (en) * | 1968-08-12 | 1970-10-13 | Rca Corp | High current transistor amplifier stage operable with low current biasing |
| US3651346A (en) * | 1970-09-24 | 1972-03-21 | Rca Corp | Electrical circuit providing multiple v bias voltages |
| US4063149A (en) * | 1975-02-24 | 1977-12-13 | Rca Corporation | Current regulating circuits |
-
1983
- 1983-08-19 JP JP58151456A patent/JPS5955610A/en active Pending
- 1983-08-22 EP EP83108263A patent/EP0103768A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0103768A1 (en) | 1984-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58502170A (en) | precision current source | |
| JPH07248342A (en) | Overcurrent detecting circuit | |
| JPS60251414A (en) | Improved type band gap voltage reference circuit | |
| JP2861346B2 (en) | Current mirror circuit | |
| JPH02186706A (en) | Bias voltage generating circuit and method thereof | |
| JPH0656394B2 (en) | Signal selection circuit | |
| JPS5955610A (en) | Current mirror circuit | |
| GB2042297A (en) | Overcurrent protection circuit for power transistor | |
| US4352057A (en) | Constant current source | |
| JP2542605B2 (en) | Current mirror circuit layout | |
| US4855625A (en) | Operational amplifier having low DC current input circuit | |
| KR850002181A (en) | Amplification Circuit of Electric Signal with Electronic Amplification Control | |
| US4521697A (en) | PNP comparator circuit having beta current error cancellation | |
| JP2722663B2 (en) | Reference voltage circuit | |
| JP3239052B2 (en) | Semiconductor integrated circuit | |
| GB2024551A (en) | Temperature compensated signal level translating circuitry | |
| JPS647684B2 (en) | ||
| JPS5912824Y2 (en) | transistor circuit | |
| JPH0117170B2 (en) | ||
| JPS5855454Y2 (en) | constant current circuit | |
| JPH054285Y2 (en) | ||
| JPH0544042B2 (en) | ||
| JP2800204B2 (en) | Bias circuit | |
| JP3547895B2 (en) | Constant current generation circuit | |
| JPH0353804B2 (en) |