JPS5955531A - On/off signal input device - Google Patents

On/off signal input device

Info

Publication number
JPS5955531A
JPS5955531A JP16560382A JP16560382A JPS5955531A JP S5955531 A JPS5955531 A JP S5955531A JP 16560382 A JP16560382 A JP 16560382A JP 16560382 A JP16560382 A JP 16560382A JP S5955531 A JPS5955531 A JP S5955531A
Authority
JP
Japan
Prior art keywords
signal
conversion circuit
digital
input
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16560382A
Other languages
Japanese (ja)
Inventor
Yoshihiro Sakai
境 良博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP16560382A priority Critical patent/JPS5955531A/en
Publication of JPS5955531A publication Critical patent/JPS5955531A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To simplify the circuit constitution and to decrease the number of elements of a controller, by making use of the resolution of an A/D converter to feed a number of ON/OFF signals directly to a digital data processor. CONSTITUTION:The resolution of an A/D converter is utilized to feed a number of ON/OFF signals directly to a digital data processor without performing timing control or selection control. For instance, the reference voltage Vs is supplied to a D/A converting circuit network D/A consisting of input switches S1-S5, resistances R-32R, an addition amplifier SIGMA, etc. At the same time, the digital signals corresponding to the ON/OFF signal sent from an operation switch, a detection switch, etc. are supplied via the switches S1-S5 and converted into analog signals. This analog signal is converted into a digital signal by the network A/D and fed to a control part 20 of the digital data processor.

Description

【発明の詳細な説明】 本発明は、操作スイッチ、検出スイッチ、各種検出装置
等から出力される神夙のオン・オフ信号をデジタルデー
タ処即装胎へ入力するためのオン・オフ信号入力装置に
係り、将に、A/’D 変換回路の分解能を利用するこ
とにより、タイミング制御や選択制御をすることなしに
、多数のオン・オフイ汀じ・を1(、f接デジタルデー
タ鉄I Jjll 、l、置へ人力しイIFるようにし
、もって、回路構成を111[素化し、制御装[楕の電
子数の減少を図ったものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides an on/off signal input device for inputting numerous on/off signals output from operation switches, detection switches, various detection devices, etc. to a digital data processor. In the future, by utilizing the resolution of the A/'D converter circuit, it will be possible to convert a large number of on/off switches into one (, f-connection digital data iron I Jjll) without timing control or selection control. , 1, the circuit configuration was simplified to 111, and the control device was designed to reduce the number of electrons in the ellipse.

操作スイッチ、検出スイッチ、各柿検出スインチから出
力される複数のオン・オフ信号をデジタル処理する制御
シメ瞳へ人力する方法として、従来より、 (1)、制御装置歳(デジタルデータ処1114装?R
)の入ノJ端子にそれぞれ1箇のオン・オフ信号を割り
当てる方法。
Conventionally, as a method of manually inputting the multiple on/off signals output from the operation switch, detection switch, and each persimmon detection switch to the control eye that digitally processes them, (1) the control device (Digital Data Department 1114 system) has been used. R
) method of assigning one on/off signal to each input J terminal.

(2)、ダイオードマトリクスによる方法。(2) Method using diode matrix.

(3)、マルチプレクサによる方法。(3) Method using a multiplexer.

等が提案されている。etc. have been proposed.

しかし、上記(1)の制御装胎の入力、、iA、子にそ
れそれ1箇のオン・オフ信号を割り当てる方法は、人力
姑子かスイッチの表jfと同数必要なため、スイ・ノチ
人力の灸い制御装置白には適用1か11<1呻である。
However, the method of assigning one ON/OFF signal to each control device input in (1) above requires human power in the same number of switches as there are switches. The moxibustion control device white is applicable 1 or 11<1.

」−記(2)のダイオードマトリクスによる方法は、例
えs、t、+x+のマトリクススの場合、4本のスキャ
ニング線と4本の入力線を使用して最大16個のオン・
オフ信号を人力することができ、合泪8個の入出力鮨1
子を使用し、また、8×8のマトリクスの場合、8本の
スキャニング柄jと8不の人力線を使用して最大641
尚のオン・オフ信号を入力することができ、合計16個
の入出力端子を使用するか、この方法は、多数のダイオ
ードを必要とし、制御部とスイッチとの馳駆か長い場合
等においては、リード糾の浮遊容搦、インダクタンス等
のため高速パルスによるスキャニングかできないので、
スイッチオンのタイミングを検知する場合に、スキャニ
ングの周期に相当する誤差か&i−1られなl/)。
”-For example, in the case of a matrix of s, t, +x+, the diode matrix method described in (2) uses 4 scanning lines and 4 input lines to create a maximum of 16 on/off lines.
Off signal can be manually operated, 8 inputs and outputs 1
In addition, in the case of an 8x8 matrix, using 8 scanning patterns and 8 human power lines, the maximum 641
In addition, it is possible to input on/off signals, and a total of 16 input/output terminals are used, but this method requires a large number of diodes, and in cases where the control unit and switch are long, etc. Due to the floating resistance and inductance of the lead wire, scanning using high-speed pulses is the only option.
When detecting the switch-on timing, there is an error corresponding to the scanning cycle (&i-1, not l/).

また、1t11 fft’、 <3)のマルチプレクサ
を使用する方法は、(タリえは、2本の制御線て手ビッ
トの信号を1個の人/J端了−に人力する場合には、3
1(〜の入出力、端子を使用し、3本の制御線で8ビツ
トの信号をl fli’!1の入力端子に入力する場合
に?J、4 (1,’:lの入出力端子を使用し、また
、4本のfltll ?il: hで]6ビツトの信号
を1個の入力端子に入力する場合には、5個の入出力端
子を使JtJするか、この方法は、マルチプレクサを必
要とし、素子数が増加し、コストか高くなる等の欠点が
あった。史に、」二組(1)乃至(3)に共通の欠点と
して、ノイズの多い環境では制御部の入力線ごとにノイ
ズ防止用フィルター回路を心安とし、特に、上記(3)
の場合、マルチプレクサの破壊に苅する保護を考慮する
と、スイッチの数と同じ数のノイズ防止用のフィルター
回路を必要とする等の欠点があった。
In addition, the method of using a multiplexer of 1t11 fft', <3 is (Target is, when the signals of the two control line bits are manually transmitted to one person/J terminal end),
When inputting an 8-bit signal to the input terminal of l fli'!1 using three control lines using the input/output terminals of If you use 4 fltll?il:h] and input a 6-bit signal to one input terminal, you can use 5 input/output terminals or The disadvantages are that the number of elements increases and the cost increases.Historically, a common disadvantage of the two sets (1) to (3) is that in a noisy environment, the input line of the control unit For peace of mind, use a noise prevention filter circuit for each case, especially (3) above.
In this case, considering protection against destruction of the multiplexer, there were drawbacks such as requiring the same number of noise prevention filter circuits as the number of switches.

而して、デジタルデータ処理装置においては、データを
1.0で処理しているため、データを入力する場合も、
データを1、Oで入力する必要がある。このため、1つ
の入力端子に多数のデータを入力するには、前記(2)
及び(3)の方法のように、データを読み込むタイミン
グを制御したり、多数の入力からその1つを選択したり
する選択制御が必要となる。
In digital data processing devices, data is processed at 1.0, so when inputting data,
It is necessary to input data with 1 and O. Therefore, in order to input a large amount of data to one input terminal, the above (2)
As in the methods (3) and (3), selection control is required to control the timing of reading data and to select one of a large number of inputs.

本発明は、上述のごとき実情に鑑みてなされたもので、
特に、A/Dコンバータの分可能を利用することによっ
て、タイミング制御や選択制御をすること々しに、多数
のオン・オフ信号を面接デジタルデータ処理装置6へ人
力できるようにし、もって、回シlト構成を簡素化し、
制御% li′−、の素子数を減らずようにしたもので
ある。
The present invention was made in view of the above-mentioned circumstances, and
In particular, by utilizing the capability of the A/D converter, it is possible to manually input a large number of on/off signals to the interview digital data processing device 6 for timing control and selection control, thereby improving the circulation system. simplifies the configuration and
This is done without reducing the number of control elements.

第1図及び第2図は、それぞわ本発明の実施例を、7!
11.l!llするための菫、気的ブロック鞠図で、図
中、D/Aはデジタル・アナログ変換回路網、A/Dは
アナログ・デジタル変換回路網、10は制御部(デジタ
ルデータ処坤b ih: ) 、20はマイクロコンビ
一−タで、第2図に示した実施例は、第1図に示したア
ナログ・テシタル変換回路fA= A/Dと1lWI 
6QI部10をデジタル・アナログ変j吹回路内蔵のワ
ンチ゛ノブマイクロコンピュータ20で構成したもので
、図示のように、操作スイッチ、検出スイッチ等よりの
オン・オフ信号をD/A変換回路によってアナログ信号
に変Jlit l、、このアナログ信号をA/D変換回
路Gこよってデジタル信号に変換してデジタルデータ処
理装置(制御部)へ入力するようにしたものであるが、
制御部へ送るデジタルデータの状態の数には、ノシ旬変
換回路の分解能により、上19I!がある。
FIG. 1 and FIG. 2 respectively show the embodiments of the present invention.
11. l! In the diagram, D/A is a digital/analog conversion circuit network, A/D is an analog/digital conversion circuit network, and 10 is a control unit (digital data processing unit). ), 20 is a microcomputer, and the embodiment shown in FIG.
The 6QI section 10 is composed of a one-chnob microcomputer 20 with a built-in digital/analog conversion circuit, and as shown in the figure, on/off signals from operation switches, detection switches, etc. are converted into analog signals by a D/A conversion circuit. This analog signal is converted into a digital signal by the A/D conversion circuit G and input to the digital data processing device (control section).
The number of states of digital data sent to the control unit is up to 19I! depending on the resolution of the digital conversion circuit. There is.

例えば、4ビツトのAカ変JQ(+、回路では」二限は
16.8ビツトのA/D r換回路では上限は256で
ある。
For example, in a 4-bit A/D conversion circuit, the upper limit is 256. In a 16.8-bit A/D conversion circuit, the upper limit is 256.

従って、D/A変換回路に入力するオン・オフ信号の数
は、その信号によって発生する状態のpイが、A/D 
g−換回路により発生可能な状態の数を超えるとオン・
オフ信号を正しく制御部へ人力できなくなる。そのため
、入力する信号の数が多い時は、複数のD/A変換器を
使用して入力数を拡張する必要かある。而して、惨敗の
D/A変換器を使用した場合、それぞれのD/A変換器
の出力はA/D変換器の異なるチャンネルに入力するた
め、拡張可能なり/A変換器の数はA//D斐換器の入
力チャンネル数までとなる。A/D変換器と制御部との
接続は、デジタル化したデータの伝送のためのラインと
、A/D変換器の動作、例えは、入力チャンネルの切り
換え、アナログ信号クのサンプリング等をH7’) ?
+41する1しj御うインとから成っており、従って、
制御部へは図示以外の入力線及び出力線があり、これら
を含めて全体のシステムか構成されている。また、第1
図及びti+、 2図において、A/D変換回路と制6
中部は公知のものをそのま\使用することが可能である
が、D/A変挽回路については、人力信号の相I:TI
関係、信壮の用途等により、その回路を使い分ける必要
があり、例えは、第3図又は第4図に示すように構成さ
れている。
Therefore, the number of on/off signals input to the D/A conversion circuit is determined by the number of on/off signals that are input to the D/A conversion circuit.
If the number of states that can be generated by the g-conversion circuit is exceeded, the on-state
It becomes impossible to manually send the off signal to the control unit correctly. Therefore, when the number of input signals is large, it is necessary to use a plurality of D/A converters to expand the number of inputs. Therefore, when using D/A converters, the output of each D/A converter is input to a different channel of the A/D converter, so it is possible to expand the number of A/A converters. //Up to the number of input channels of the D converter. The connection between the A/D converter and the control unit is a line for transmitting digitized data, and the operation of the A/D converter, for example, input channel switching, analog signal sampling, etc. )?
It consists of +41 plus 1 and +41, and therefore,
There are input lines and output lines other than those shown in the drawings to the control unit, and the entire system includes these lines. Also, the first
The A/D conversion circuit and control circuit 6 are shown in Fig.
For the central part, it is possible to use the known one as is, but for the D/A conversion circuit, phase I of the human signal: TI
It is necessary to use different circuits depending on the relationship, purpose, etc., and the circuit is configured as shown in FIG. 3 or FIG. 4, for example.

第3図は、本発明の実施に使用して好7なり/A変換回
路の一例を説明するための電気回路図で、図示のように
、基準電圧Vsを抵抗値が1゜2.4.8・2nノ比ニ
ナっている抵抗を直列接続したもので分汗し、各抵抗の
接続点と加糎増11fl+i器Σとの間を入力スイッチ
Sl、S21. SrS・・Snで結ぶようにしたもの
で、このようにすると、各接続点の電圧は、図示のよう
に、]−/2 VS、  1/4 VS、 コ、/16
Vs・・4/2” Vsとなる(たたし、第3図にはn
 = 5として示しである)。こ口て、今、スイッチ8
1〜S5をバイナリ−の各桁に対15するものと考えれ
は、各スイッチの状態の組み合わせはバイナリ−の値に
対応し、加幹増幅器Σの出力はそれに対応したアナログ
値になる。従って、この実施例によると、81〜S5の
オン・オフの全ての組み合わせについての判別が可能と
なるが、そればかりではなく、更に、スイッチのオン・
オフの発生の時期及び複数のスイッチの同時オン又はオ
フをA/D変換回路の読み取り間隔の分解能で検知可能
である。而して、このA/D変換回路の読み取り間隔は
、ダイオードマトリクスのスキャニングパルスの間隔よ
りも高速にすることが可能であるから、スイッチのオン
・オフの事象発生のタイミングの読み取り誤差か小さく
なる。図示例では、入力の数は5になっているが、理論
的上限は、A//D変換回路のビット数と同しになる。
FIG. 3 is an electric circuit diagram for explaining an example of a 7/A converter circuit used in carrying out the present invention. 8.2n resistors are connected in series, and input switches SL, S21 . It is connected by SrS...Sn. In this way, the voltage at each connection point is as shown in the figure, ]-/2 VS, 1/4 VS, Ko, /16
Vs...4/2" Vs (However, in Figure 3, n
= 5). Come on, switch 8 now.
If 1 to S5 are considered to be paired with 15 for each binary digit, the combination of states of each switch corresponds to a binary value, and the output of the booster amplifier Σ becomes an analog value corresponding thereto. Therefore, according to this embodiment, it is possible to determine all combinations of on/off of switches 81 to S5, but not only that, but also the on/off combinations of switches 81 to S5 can be determined.
It is possible to detect the timing of the off-state and the simultaneous on or off of a plurality of switches with the resolution of the reading interval of the A/D conversion circuit. Since the reading interval of this A/D conversion circuit can be made faster than the scanning pulse interval of the diode matrix, the reading error in the timing of switch on/off event occurrence is reduced. . In the illustrated example, the number of inputs is five, but the theoretical upper limit is the same as the number of bits of the A//D conversion circuit.

しかし、実用的には、A/D変換回路のビット数より1
ビツト少ない入力数にすれは好都合で、このようにすれ
ば、制御部で入力の状態を判別する時に、]ピント相当
のマージンを状想−間に持つことができ、回路網の抵抗
値の精度を落すことができる等の利点がある。  − 第4図は、他のD/A変換回路の実i;ni例を説明す
るための′電気回路図であるが、この実施1911は、
第3図に示した実施例が電圧制御型であるのに対して、
電流制御型のものである。
However, in practice, the number of bits in the A/D conversion circuit is 1
It is convenient to reduce the number of inputs to a small number of bits, and in this way, when the control unit determines the input state, it is possible to have a margin equivalent to the focus between the two and the accuracy of the resistance value of the circuit network. It has the advantage of being able to drop. - FIG. 4 is an electric circuit diagram for explaining an actual example of another D/A conversion circuit, but this implementation 1911 is
While the embodiment shown in FIG. 3 is of voltage control type,
It is a current control type.

第4図において、各トランジスタTri”−’1:’r
aのベースには、定電圧素子とダイオードにより、トラ
ンジスタの温度特性を補償した電圧が与えられており、
各トランジスタTri〜Tr4には、抵抗fい2R,4
R,8Rによって決まる電流か流れる。しかし、スイッ
チかオンの時は、電流はトランジスタではなく、スイッ
チを辿して流れるか、トランジスタのコレクタ回路か共
通になっているため、全電流は和の′r1□、流となる
。この和の電流は、増111Mj器によって市、圧に変
針りされ、かつ、バッファされてアナログ711月ユと
して出力される。スイッチS1、S2・・S4はバイナ
リ−の各桁に対1心しでおり、その機能は第3図にic
<した実施例と同様であるが、特徴としてC」、スイッ
チの一力かグランドになっているため、図示のスイッチ
に代ってトランジスタスイッチ等も使用or ff1t
?であることである。
In FIG. 4, each transistor Tri"-'1:'r
A voltage that compensates for the temperature characteristics of the transistor is applied to the base of a by a constant voltage element and a diode.
Each transistor Tri to Tr4 has a resistor f2R,4
A current determined by R and 8R flows. However, when the switch is on, the current flows through the switch rather than through the transistor, or because the collector circuit of the transistor is common, the total current becomes the sum of 'r1□. This sum of current is converted into a current and a voltage by an amplifier 111Mj, buffered, and output as an analog 711Mj. Switches S1, S2...S4 have one core for each binary digit, and their functions are shown in Figure 3.
It is the same as the embodiment described above, but the feature is "C". Since the switch is one power or the ground, a transistor switch etc. can be used instead of the switch shown in the figure.
? It is to be.

第5図は、前記スイッチをトランジスタスイッチに置換
した時の全体向’t?を例を示す図、第6図は、第4図
に対応させた一部詳細回路例を示し、図中、80はアナ
ログスイッチ、40はR−2Rラダーネツトワークで、
第6図に示すように、トランジスタTrnのコレクタに
コレクタバイアスを与えるための抵抗Rcを接続し、該
抵抗Rcを電源Vccに接続している。なお、ダイオー
ドDはトランジスタスイッチがオフの時に、抵抗Rcを
流れる電流が抵抗2nRの回路へ流れるのを防止するた
めのものである。また、電圧VccをVSと同じか、又
は、それより高い電圧にすると、トランジスタスイッチ
かオフの時に、抵抗2”R、ダイオードD1抵抗Reの
径路で電流が流れるのを防止することかできる。而して
、このような回路構成は、トランジスタスイッチに限ら
ず、第4図に示した実か1例の回路構成にも適用可能で
ある。例えは、第4図の回路において、2”Hの抵抗が
高くなり、スイッチの接触か不安定になる可能性がある
場合等において、抵抗Rcに適当な抵抗を入れることに
より、接触不良の問題をA11゛口ることかてきる。ま
た、ダイメートDの逆耐市圧を越えない範1ノ11てV
ccの市川−を高くしてスイッチの接鯉不安定の間順を
届“りるようにすることもてきる。なお、第5図には、
R−2Rラダーネツトワークを使用した場合の実施例を
示したか、R−2F+ラダー不シトワークによるD/A
 貧換回に、′・Tでは、人力信号旬にトランスファス
イソヂを心火゛とするのて、入力信号によってアナログ
スイッチを制御するようになっている。このFl−2R
ラダーネツトワークは、2紳九″1の抵抗価を必四′と
するた(Jなのて、精糸な41;抗を得やすく、人ノノ
スイソヂの数すなわちバイナリ−の桁数か多い場合に不
動である。
FIG. 5 shows the overall direction 't?' when the switch is replaced with a transistor switch. FIG. 6 shows a partially detailed circuit example corresponding to FIG. 4. In the figure, 80 is an analog switch, 40 is an R-2R ladder network,
As shown in FIG. 6, a resistor Rc for applying a collector bias is connected to the collector of the transistor Trn, and the resistor Rc is connected to a power supply Vcc. Note that the diode D is for preventing the current flowing through the resistor Rc from flowing into the circuit of the resistor 2nR when the transistor switch is off. Furthermore, by setting the voltage Vcc to be the same as or higher than VS, it is possible to prevent current from flowing through the path of the resistor 2''R and the diode D1 and the resistor Re when the transistor switch is off. Therefore, such a circuit configuration is applicable not only to the transistor switch but also to the actual circuit configuration shown in FIG. 4.For example, in the circuit of FIG. In cases where the resistance becomes high and there is a possibility that the contact of the switch becomes unstable, the problem of poor contact can be solved by inserting an appropriate resistance into the resistor Rc. In addition, V in range 1-11 that does not exceed the reverse breakdown voltage of Dimate D
It is also possible to raise the Ichikawa value of the cc so that the switch can reach the unstable timing of the carp.
Did you show an example using the R-2R ladder network?
In the case of low switching, the analog switch is controlled by the input signal, using the transfer method as the starting point for the human input signal. This Fl-2R
Since the ladder network has a resistance value of 2 9" 1 (J is 41), it is easy to obtain resistance, and it is immovable when the number of human isosities, that is, the number of binary digits, is large. It is.

以上に、本発明の各実施例についてハ)1;明したか、
第:う図乃全第5図に示した実施例は、人カスインヂを
バイナリ−の各桁に対ルト1、さ七たものて、スイッチ
動イ′1の全ての組み含ね−Uについて判別か目」能で
ある。
As mentioned above, each embodiment of the present invention has been explained c)1;
In the embodiment shown in FIG. 5, a human character is used for each binary digit, including all the combinations of ``rut 1'', ``seven'', and switch operation ``1''. "Kame" is Noh.

以↓、の誹1明から194らかなように、本発明による
と、A/D変換回路の分W−(能を利J1Jすることに
よって、タイミング制御や連″択制御を行なうことなし
ニ、多数のオン・オフ信号を直接デジタル処理装置に入
力用能となり、従って、回路(II′l成をfiri素
化し、制御装置の素子数を6.t□らずことかてぎる晴
の利点がある。
As is clear from the explanation below, according to the present invention, by utilizing the function W-(J1J) of the A/D conversion circuit, timing control and continuous selection control are not performed. A large number of on/off signals can be input directly to the digital processing device, and therefore, the circuit (II'l structure) can be reduced to a firi element, and the number of elements in the control device can be reduced to 6.t□. be.

【図面の簡単な説明】[Brief explanation of drawings]

第11ス1及び第2図は、それぞれ本発明の詳細な説明
するだめの電気的ブロックtdr4図、第8[ツ]及び
第46図は、それぞれ不発fullの実施に使用4して
好適なり/A変換回路の訂:細布、気回路図、第5[ン
1は、本発明をアナログスイッチを用いて構成した場合
の一例を示す電気ブロック線図、第6図は、アナログス
イッチを用いた場合の部分的計細市、気回路図である。 D/A ・デジタル・アナログ変換回路網、A/D・・
アナログ・デジタル変換回路網、10− :l1ll側
1部、20・マイクロコンピュータ、30・・アナログ
スイッチ、40・・・T’1−2Rラダーネツトワーク
。 第1図 第2図 第3図 第4図 第5図 第  6  図
11th 1 and 2 are electrical blocks for detailed explanation of the present invention, respectively. Revision of A conversion circuit: Hosobu, air circuit diagram, No. 1 is an electric block diagram showing an example of the case where the present invention is configured using an analog switch, and Fig. 6 is an electric block diagram showing an example of the case where the present invention is configured using an analog switch. This is a partial detailed circuit diagram. D/A ・Digital-to-analog conversion circuit network, A/D...
Analog-to-digital conversion circuit network, 10-: 1 part on the l1ll side, 20. Microcomputer, 30.. Analog switch, 40.. T'1-2R ladder network. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】 (」)、操作スイッチ、検出スイッチ、各種検出装置等
から出力されるゆ数のオン・オフ信号をデジタルブー一
−り処理装置・\人力するだめのオン・珂フ信号人/J
装置てあって、該入力装@心j’、 z前記オン・オフ
1言号をアナログ信号をデジタル信号にKJ’4するD
/A変換回路紐]と、該D/A変換回路網からのアナロ
グ信号をデジタル信号に変換するためのA/D変換回路
網とを看し、該A/w変換回路網乃)らのテヅタル偽り
をAiJ記デジタルデータ処坤% tMへ人力するよう
にしたことを特徴とするオン・オフ信号入力製品。 (2)、+fげ記A/D変換回ん細及びテジタルデータ
処1filキ゛ン置がA/′D変捗を回路内蔵のワンチ
ップマイクロコンビー一夕であることを七丁徴とする牛
)i1η青求の範囲第(コ)項に記しのオン・オフ信号
入ノJ装置〜、。
[Claims] (''), a digital boolean processing device that converts the on/off signals output from operation switches, detection switches, various detection devices, etc. into an on/off signal that cannot be manually operated. person/J
There is a device, and the input device @ heart j', z converts the on/off one word from an analog signal to a digital signal.D
/A conversion circuit network] and an A/D conversion circuit network for converting an analog signal from the D/A conversion circuit network into a digital signal, and An on/off signal input product characterized by manually inputting false information to AiJ's digital data processor tM. (2), +f Note: The A/D conversion circuitry and digital data processing 1filtration is a one-chip microconverter with a built-in A/'D conversion circuit. The on/off signal input device described in item (g) of the scope of the request.
JP16560382A 1982-09-22 1982-09-22 On/off signal input device Pending JPS5955531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16560382A JPS5955531A (en) 1982-09-22 1982-09-22 On/off signal input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16560382A JPS5955531A (en) 1982-09-22 1982-09-22 On/off signal input device

Publications (1)

Publication Number Publication Date
JPS5955531A true JPS5955531A (en) 1984-03-30

Family

ID=15815486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16560382A Pending JPS5955531A (en) 1982-09-22 1982-09-22 On/off signal input device

Country Status (1)

Country Link
JP (1) JPS5955531A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880088A (en) * 2012-10-26 2013-01-16 中联重科股份有限公司 Expander circuit of switching value input interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880088A (en) * 2012-10-26 2013-01-16 中联重科股份有限公司 Expander circuit of switching value input interface
CN102880088B (en) * 2012-10-26 2015-09-30 中联重科股份有限公司 The expanded circuit of switch value input interface

Similar Documents

Publication Publication Date Title
EP0153778A2 (en) Multi-step parallel analog-digital converter
JPS60222949A (en) Existence sensor for module
US5424731A (en) Remote two-wire data entry method and device
US3995266A (en) Device for setting an electric command variable
JP2581051Y2 (en) Microcomputer key signal input circuit
EP0123222A2 (en) Digital-to-analog converter
EP0026579B1 (en) A digital-to-analog conversion system
JPS5955531A (en) On/off signal input device
US3496562A (en) Range-limited conversion between digital and analog signals
JPS63253727A (en) Succesive approximation analog-digital converter
US3824584A (en) Analog-digital converter circuit
US5355438A (en) Weighting and thresholding circuit for a neural network
JPH0312806B2 (en)
US4074259A (en) Process for analog/digital conversion
JPS6159570B2 (en)
SU748861A1 (en) D-a converter
JPH04227121A (en) A/d converter
US3219833A (en) Apparatus for encoding voltages supplied by thermocouples
JPH01118919A (en) Input device
SU1174917A1 (en) Information input device
KR100502402B1 (en) Successive approximation approximation type analog to digital convering circuit
JPH0239699A (en) Switch input device
JPS63206819A (en) Key input device
SU718914A1 (en) Bipolar analogue-digital converter
JPS59184410A (en) Switch closing detector of actuator