JPS5953402U - 一次遅れ演算回路 - Google Patents

一次遅れ演算回路

Info

Publication number
JPS5953402U
JPS5953402U JP14824182U JP14824182U JPS5953402U JP S5953402 U JPS5953402 U JP S5953402U JP 14824182 U JP14824182 U JP 14824182U JP 14824182 U JP14824182 U JP 14824182U JP S5953402 U JPS5953402 U JP S5953402U
Authority
JP
Japan
Prior art keywords
input terminal
signal
input
external setting
order delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14824182U
Other languages
English (en)
Inventor
中山　有三
Original Assignee
株式会社島津製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社島津製作所 filed Critical 株式会社島津製作所
Priority to JP14824182U priority Critical patent/JPS5953402U/ja
Publication of JPS5953402U publication Critical patent/JPS5953402U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図はボイラの給水制御系を示す図、第２図は第１図
に示またボイラ給水制御系の制御回路の構成を示すブロ
ック図、第３図ａ、　　ｂは第２図に示した制御回路に
よる第１図のボイラ給水制御系のポンプスピード特性、
及び弁差圧特性を示す図、第４図は他の制御回路の一部
の構成を示すブロック図、第５図ａ、　　ｂは第４図に
示す制御回路による第１図のボイラ給水制御系のポンプ
スピード特性、及び弁差圧特性を示す図、第６図はこの
考案を説明するのに参考的に示す他の一次遅れ演算回路
のブロック図、第７図はこの考案に使用される初期値外
部設定形積分器を示す図、第８図ａ、　　ｂはこの考案
の一実施例を示す一次遅れ演算回路の接続図、及び−次
遅れ動作時のブロック線図、第９図ａ、　　ｂは第８図
ａの回路を第２図の制御回路に使用した場合のボイラ給
水制御系のポンプスピード特性及び弁差圧特性を示す図
である。 １２：初期値外部設定形積分器、Ｅｌ・Ｅ２：入力信号
、Ｅｘｔ、外部設定入力信号、ＳＥ：クィック動作／−
次遅れ動作モード切換信号、Ｘ：制御入力信号、ｙ：出
力信号。 Ｍ２図　　　　　　　　　　　第４図 第５図

Claims (1)

    【実用新案登録請求の範囲】
  1. ２入力端と、外部設定入力端と、動作モード切換信号入
    力端と、出力端とを持ち、前記動作モード切換信号入力
    端に第１の信号が加えられると前記外部設定入力端に加
    えられる信号を初期値とし、前記２入力端に加えられる
    信号の偏差を積分して出力し、前記動作モード切換信号
    入力端に第２の信号が加えられると前記外部設定入力端
    に加えられる信号を出力する積分器を備え、前記２入力
    端の一方に制御信号を入力し、この制御入力信号を加え
    る入力端と前記外部設定入力端を接続するとともに、前
    記積分器の出力端を前記２入力端の他方の入力端に接続
    してなることを特徴とする一次遅れ演算回路。
JP14824182U 1982-09-29 1982-09-29 一次遅れ演算回路 Pending JPS5953402U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14824182U JPS5953402U (ja) 1982-09-29 1982-09-29 一次遅れ演算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14824182U JPS5953402U (ja) 1982-09-29 1982-09-29 一次遅れ演算回路

Publications (1)

Publication Number Publication Date
JPS5953402U true JPS5953402U (ja) 1984-04-07

Family

ID=30329417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14824182U Pending JPS5953402U (ja) 1982-09-29 1982-09-29 一次遅れ演算回路

Country Status (1)

Country Link
JP (1) JPS5953402U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50142984A (ja) * 1974-05-02 1975-11-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50142984A (ja) * 1974-05-02 1975-11-18

Similar Documents

Publication Publication Date Title
JPS5953402U (ja) 一次遅れ演算回路
JPS583612U (ja) 増幅回路
JPS58101234U (ja) 冗長インタフエ−ス回路
JPS58111515U (ja) 平衡入力回路
JPS5953401U (ja) 一次遅れ演算器
JPS593733U (ja) 過電流継電器
JPS5861522U (ja) 増幅回路
JPS58178780U (ja) 信号切換制御回路
JPS5923851U (ja) マイクロコンピユ−タのインタラプト制御回路
JPS5857767U (ja) ポテンシヨメ−タの断線検出装置
JPS59187837U (ja) リセツト装置
JPS59165015U (ja) 定電圧電源回路
JPS60111281U (ja) 入出力回路
JPS6030047U (ja) マイクロコンピュ−タのプログラム暴走防止回路
JPS5923853U (ja) マイクロコンピユ−タのインタラプト回路
JPS60163820U (ja) リミツタ装置
JPS60127100U (ja) 音響付加装置
JPS59186650U (ja) 燃焼装置用制御回路
JPS5996916U (ja) 可変利得増幅回路
JPS5860290U (ja) 電子機器
JPS5991027U (ja) 負帰還増幅回路
JPS59174611U (ja) 定電圧電源回路
JPS593640U (ja) ミユ−テイング制御回路
JPS5986728U (ja) 移相器
JPH0377577U (ja)