JPS5952410A - Clipping circuit - Google Patents

Clipping circuit

Info

Publication number
JPS5952410A
JPS5952410A JP16165982A JP16165982A JPS5952410A JP S5952410 A JPS5952410 A JP S5952410A JP 16165982 A JP16165982 A JP 16165982A JP 16165982 A JP16165982 A JP 16165982A JP S5952410 A JPS5952410 A JP S5952410A
Authority
JP
Japan
Prior art keywords
transistor
circuit
switch
differential pair
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16165982A
Other languages
Japanese (ja)
Inventor
Atsushi Ogawa
敦 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP16165982A priority Critical patent/JPS5952410A/en
Publication of JPS5952410A publication Critical patent/JPS5952410A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Noise Elimination (AREA)

Abstract

PURPOSE:To switch clipping levels easily by the 3rd transistor (TR) which clips a signal to the level at a specific point on a signal path on the basis of signals obtained from collector sides of the 1st and the 2nd TRs. CONSTITUTION:When a switch S1 is on and a switch S2 is off while VA>VR where VA is the voltage at the midpoint of the connection between resistances R11 and R12 and VR is the voltage of a reference voltage source, a TRQ1 is on and a TRQ2 is off; and a signal supplied to an input terminal IN0 is supplied to an output terminal OUT0 at it is through the resistances R11 and R12. Then, when Va<VR-I1.R13/2 where I1 and I2 are source currents and R13 is resistance, the TRQ1 is off and a TRQ4 off and the VA is clipped to about VR-I1.R13/2.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばテープレコーダのノイズリダクショ
ン装置に好適し、クリッピングレベルを切換得るように
したクリッピング回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a clipping circuit suitable for, for example, a noise reduction device for a tape recorder, and capable of switching the clipping level.

〔発明の技術的背が〕[The technical backbone of the invention]

近時、オーディオ用テープレコーダ0分’Jfにおいて
、種々のノイズリダクション再生が広く普及され、判に
カセッI・テープレコーダにあっては、ヒスノイズ全充
分に低酸することができるようになシ、きわめて良好で
ある。
Recently, various types of noise reduction playback have become widespread in audio tape recorders, and in cassette I tape recorders, it has become possible to sufficiently reduce hiss noise. Very good condition.

第1図は、良く笥]られるノイズリダクション装置の一
例を示すもので、ノイズリダクション再生をl1lv能
とするエンコーダとノイズリダクション再生を可能とす
るデコーダとが兼用されるようになされている。つまり
、久方端子IN に供給される。信号は、増+1iiA
器11を介して加算器12の一方の入力端に供給される
ようになっている。
FIG. 1 shows an example of a commonly used noise reduction device, in which an encoder capable of performing noise reduction reproduction and a decoder capable of performing noise reduction reproduction are both used. In other words, it is supplied to the remote terminal IN. The signal is increased +1iiA
The signal is supplied to one input terminal of the adder 12 via the adder 11.

そして、第1図のノイズリダクション装置がエンコーダ
として動作せしめられる場合、増幅器11の出力信号は
スイッチSのa端子側を介して可変フィルタ13の入力
端に供給されるようになっている。この可変フィルタ1
3は、周知のように増幅器1ノの出力信号の高域成分を
そのレベルに応じカットオフ周波数を変化させながら抽
出するものである。可変フィルタ13の出力信号は、増
幅器14で増幅された後、増幅器J5を介して整流回路
16で整流される。
When the noise reduction device shown in FIG. 1 is operated as an encoder, the output signal of the amplifier 11 is supplied to the input end of the variable filter 13 via the a terminal side of the switch S. This variable filter 1
3 extracts the high frequency component of the output signal of the amplifier 1 while changing the cutoff frequency according to its level, as is well known. The output signal of the variable filter 13 is amplified by the amplifier 14 and then rectified by the rectifier circuit 16 via the amplifier J5.

この整流回路16の出力信号は、平滑回路17で平滑さ
れた後可変フィルタ1”3の制御入力端に供給され、例
えば可変フィルタ13内部の可変インピーダンス回路の
インピーダンスを変化させカットオフ周波数を変化させ
るものである。
The output signal of this rectifier circuit 16 is smoothed by a smoothing circuit 17 and then supplied to the control input terminal of the variable filter 1"3, which changes the impedance of a variable impedance circuit inside the variable filter 13, for example, and changes the cutoff frequency. It is something.

また、緩衝用増幅器14の出力信号がリミッタ回路18
を介して加算器12の他方の入力端に供給されることに
より、出力端子OUTにエンコード信号が導出され、第
1図の装置はエンコーダとしての動作をなすものである
Further, the output signal of the buffer amplifier 14 is transmitted to the limiter circuit 18.
An encoded signal is supplied to the output terminal OUT by being supplied to the other input terminal of the adder 12 via the input terminal OUT, and the apparatus shown in FIG. 1 operates as an encoder.

一方、第1図の装置はデコーダとして動作せしめられる
場合、スイッチ5LI)b端子III k介して供され
る加算器ノ2の出力信号は、高域成分が可変フィルタ1
3および増幅器14を介して加3A−器12の他方の入
力端に91、給されるものである。この場合、増幅器1
1の出力1号に対して、リミッタ回路18がら出方され
る高域成分め信号は逆位1相となされる。このため、第
1図の装置は、出力端子OUTにデーコード信号が導U
」され、デコーダとしての動作企なすものである。
On the other hand, when the device of FIG. 1 is operated as a decoder, the output signal of the adder 2 provided through the switch 5LI)b terminal
3 and the amplifier 14 to the other input terminal of the adder 3A-12. In this case, amplifier 1
The high-frequency component signal outputted from the limiter circuit 18 has an inverse phase with respect to the output No. 1 of the output signal No. 1. Therefore, in the device shown in FIG. 1, the decode signal is transmitted to the output terminal OUT.
” and is intended to operate as a decoder.

なお、リミッタ回路18は、瞬時のlit犬入カレベル
に対して、オーパーンニートが出カサレないようにする
ためのものである。
The limiter circuit 18 is provided to prevent the open neat from coming out in response to the instantaneous light input power level.

これに対して、第1図の装置に適用されるノイズリダク
ション方式に対して、第1図の装置を2段直列に接続す
る如くして更に良好なノイズリダクション効果盆前るこ
とができるようにした方式のノイズリダクション装置が
近時広く普及し始めている。このようなノイズリダクシ
ョン装置は、前段乃至後段のいずれか一方を例えば外伺
定数およびリミッタ回路のクリッピングレベルを切換前
るようにすることで、きわめて容易に第1図の装置のノ
イズリダクション方式と後者のノイズリダクション方式
とを選択的に切換前る点を特徴とするものである。
On the other hand, compared to the noise reduction method applied to the device shown in FIG. 1, an even better noise reduction effect can be obtained by connecting the devices shown in FIG. 1 in two stages in series. Noise reduction devices of this type have recently become widespread. Such a noise reduction device can be easily used to achieve the same effect as the noise reduction method of the device shown in Fig. 1 by switching the external constant and the clipping level of the limiter circuit in either the front stage or the rear stage. This method is characterized by selectively switching between the noise reduction method and the noise reduction method.

そして、上Hピしたリミッタ回路の動作レベルの切換は
、例えば第2図に示されるようになされるものである。
The operation level of the upper limiter circuit is switched as shown in FIG. 2, for example.

但し、第2図中、第1図と同一部分には同−杓号金イ」
シてその説明を省略するものとする。
However, parts of Figure 2 that are the same as those in Figure 1 are marked with the same number.
Therefore, the explanation thereof will be omitted.

すなわち、#i幅器14の出力端は、動作レベル切換可
能なリミッタ回路zo′?f:jfh成する抵抗R1゜
R2e R3を直列的に介して加算器12の他方の入力
端に接続されている。そして、抵抗R2,R3の接続中
点と接地間には図示極性のダイオードDl。
That is, the output terminal of the #i width amplifier 14 is a limiter circuit zo'? whose operation level can be changed. f:jfh is connected to the other input terminal of the adder 12 via a resistor R1°R2e R3 in series. A diode Dl with the polarity shown is connected between the connection midpoint of the resistors R2 and R3 and the ground.

D2で々るダイオードリミッタが介挿されるようになっ
ている。抵抗R1+ R2の接続中点には、図示極性の
ダイオードDS  s D 4でなるグイオートリミッ
タの一端が接続されておシ、このダイオードリミッタは
トランジスタQoのオンおよびオフに応じて選択的に駆
動されるようになっている。
A diode limiter turned on by D2 is inserted. One end of a goo limiter made of a diode DSsD4 with the polarity shown is connected to the midpoint of the connection between the resistors R1+R2, and this diode limiter is selectively driven depending on whether the transistor Qo is turned on or off. It has become so.

なお、抵抗R4# ”5はトランジスタQoのペースバ
イアス発生用の抵抗であシ、スイッチSoはトランジス
タQoのオンオフ切換制御用のスイッチである。
Note that the resistor R4#''5 is a resistor for generating a pace bias for the transistor Qo, and the switch So is a switch for controlling on/off switching of the transistor Qo.

つまシ、リミッタ回路2oは、各抵抗R,乃至R3の抵
抗値をその符号で示すものとすれば、そのクリッピング
レベルvcが、トランジスタQ。
In the limiter circuit 2o, if the resistance value of each resistor R to R3 is indicated by its sign, its clipping level vc is the transistor Q.

オフの状態で R+ +R2+R3 vc中0.7−−−−  [: V) 3 となシ、トランジスタQoオンで となシ、クリッピングレベルの切換がなされ、上記2種
のノイズリダクション方式を使用□J能としたノイズリ
ダクション装〃1?L・構成することを可能とするもの
である。
In the off state, R+ +R2+R3 0.7 in vc [: V) 3 When the transistor Qo is on, the clipping level is switched and the above two types of noise reduction methods are used □J Efficient noise reduction equipment 〃1? L. It is possible to configure.

〔背景技術の問題点〕[Problems with background technology]

しかしながら、第2図のリミッタ回路20は、入力信号
レベルが充分に大きくなければ動作せず、またトランジ
スタQOをメンとするノ臂イアス電流も少なくないとい
った問題を崩していた。
However, the limiter circuit 20 shown in FIG. 2 does not operate unless the input signal level is sufficiently large, and the problem is that the current flowing through the transistor QO is not small.

このことは、例えばノイズリダクション装置をIC(集
積回路)化する場合、発熱などの点でも問題となるもの
である。
This poses a problem in terms of heat generation, for example, when the noise reduction device is integrated into an IC (integrated circuit).

〔発明の目的〕[Purpose of the invention]

この発明は上記の点に鑑みてなされたもので、低信号レ
ベルで動作可能であり、且つクリッピングレベルの切換
がきわめて容易に実施し得る良好なりリッピング回路を
提供することを目的とする。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a good quality ripping circuit that can operate at a low signal level and can very easily switch the clipping level.

〔発明の概髪J この発明は、8g1のトランジスタのペースが信号路の
所定箇所に接続され、第2のトランジスタのペースが基
準電圧源に接続される差動対トランジスタと、該差動対
トランジスタの各エミッタ間に介挿接続される抵抗と、
上記差mb対トランジスタの各エミッタ側に接続され該
差動対トランジスタのエミッタ電流路をなす複数の定電
流源と、これら定電流源のうち少くともひとつを選択的
にオフオフするスイッチング手段と、上記差動対トラン
ジスタをなす第1のトランジスタ乃至第2のトランジス
タいずれかのエレクタ側から得られる信号に基づき上記
イΔ号路の用足箇所のレベルのクリッピングを行う第3
のトランジスタとを具備し、クリッピングレベルを切換
得るようにしたことを!待機とするものである。
[Overview of the Invention J This invention relates to a differential pair of transistors in which the pace of an 8g1 transistor is connected to a predetermined location of a signal path, and the pace of a second transistor is connected to a reference voltage source; a resistor connected between each emitter of
a plurality of constant current sources connected to each emitter side of the differential pair transistors and forming an emitter current path of the differential pair transistors, and a switching means for selectively turning off and off at least one of the constant current sources; A third circuit clips the level of the input point of the A Δ path based on the signal obtained from the erector side of either the first transistor or the second transistor forming the differential pair transistor.
It is equipped with a transistor and can switch the clipping level! It will be on standby.

〔発明の実施例J 以下図面を参照しでこの発明の一実施例につき詳細に説
明する。
[Embodiment J of the Invention An embodiment of the invention will be described in detail below with reference to the drawings.

すなわち、第3図に示ように入力端子IN。および出力
端子0UTo相互間には、侶号肖【となシ直列接続場れ
る抵抗R11およびRI2が介挿接続されている。上記
名抵抗BatおよびRI2の各接続中点ハ、NPN形の
トランジスタQlのペースに接続されている。このトラ
ンジスタQli=1:、コレクタが■1示極性のダイオ
ードDIOを介して電源十VCC電圧の供される電υ・
′1.端子21に接続され、エミッタが定電流源11お
よびスイッチSlを介して接地されている。
That is, as shown in FIG. 3, the input terminal IN. Resistors R11 and RI2, which are connected in series, are interposed and connected between the output terminals 0UTo and 0UTo. The middle point of each connection of the above-mentioned resistors Bat and RI2 is connected to the pace of the NPN type transistor Ql. This transistor Qli=1: The collector is supplied with the power supply + VCC voltage through the diode DIO with the polarity of ■1.
'1. It is connected to the terminal 21, and its emitter is grounded via the constant current source 11 and switch Sl.

これに対して、NPN形のトランジスタQ2のペースに
は、陰極が接地される基準電圧1)駅v7の陽極が接続
づれている。このトランジスタQ2は、コレクタが後述
するPNP型のトランジスタQ3のコレクタに接続され
、エミッタが定−1流源I2およびスイッチ82を直列
的に介して接地きれでいる。また、上記トランジスタQ
1およびQ2の各エミッタ相互間には、抵抗RI3が□
介挿接わこされている。
On the other hand, the anode of the reference voltage 1) station v7 whose cathode is grounded is connected to the pace of the NPN transistor Q2. The collector of this transistor Q2 is connected to the collector of a PNP type transistor Q3 which will be described later, and the emitter is grounded via a constant-1 current source I2 and a switch 82 in series. In addition, the above transistor Q
A resistor RI3 is connected between the emitters of Q1 and Q2.
Interventions have been made.

上記トランジスタQ3は、−F記ダイオードDIOと組
合されカレントミラー回路を構成するものテ、そりペー
スが上記トランジスタQxのコレクタとダイオードDI
Dのカソードの接続中点に接続され、エミッタか上記電
源端子2ノに接続されている。上記トランジスタQ2お
よびQ3の各コレクタの接続中点は、PNP型のトラン
ソスタQ40ペースに接続されてbる。このトランジス
タQ4は、エミッタが上記電源端子2ノに接続され、コ
レクタが上記抵抗R11およびRI2の接続中点に接続
されている。
The transistor Q3 is combined with the -F diode DIO to form a current mirror circuit, and the deflection pace is between the collector of the transistor Qx and the diode DI.
It is connected to the connection midpoint of the cathode of D, and the emitter is connected to the power supply terminal 2. A midpoint between the collectors of the transistors Q2 and Q3 is connected to a PNP type transistor Q40. The emitter of this transistor Q4 is connected to the power supply terminal 2, and the collector is connected to the midpoint between the resistors R11 and RI2.

すなわち、以上のように構成される回路において、スイ
ッチS、がオン、S2がオフであるとき、抵抗R11お
よびR12の接続中点の電圧をvAとし、基準電圧源V
FLの電圧をそれぞれの符号で示すものとすれば、vA
>VRである場合、トランジスタQIがオン、トランジ
スタQ4がオフとなり、入力端子INoに供される信号
は抵抗R11およびRI2 を介しそのまま出力端子o
UT。
That is, in the circuit configured as described above, when switch S is on and switch S2 is off, the voltage at the midpoint of the connection between resistors R11 and R12 is set to vA, and the reference voltage source V
If the voltage of FL is indicated by each sign, vA
> VR, transistor QI is turned on, transistor Q4 is turned off, and the signal provided to input terminal INo is directly transmitted to output terminal o via resistors R11 and RI2.
U.T.

に供給ジれる。次に、定電流til+、Isおよび抵抗
RI3の抵抗値をそれぞれその符号で示すものとすれば
、Va(VRll・J3/ 2  となると、トランジ
スタQr がオフ、トランジスタQ4かオンとなり、v
Aハ略VR−I、°RI3/2チクリッピングされるも
のである。
It is supplied to Next, if the constant currents til+, Is and the resistance values of the resistor RI3 are indicated by their respective signs, then when Va(VRll・J3/2), the transistor Qr is turned off, the transistor Q4 is turned on, and v
A is approximately VR-I, which is clipped by RI3/2.

これに対し、第3図の回路において、スイッチSlがオ
フ、スイッチS2がオンであるとき、抵抗R11および
L12の接続中点の電圧vAは、その電力が低下した場
合略vR−■2・R13/ 2でクリッピングされるも
のである。
On the other hand, in the circuit shown in FIG. 3, when the switch Sl is off and the switch S2 is on, the voltage vA at the midpoint of the connection between the resistors R11 and L12 is approximately vR-■2・R13 when the power decreases. /2 is clipped.

このように、第3図の回路はクリッピングレベルの切換
が容易に実施し得るはかりか、電流源11%流および抵
抗R1gの抵抗値を大きくとると共に、基準電圧源vR
電圧を小さくとることによシ、充分小さな信号レベルで
もクリッピング動作をなすことが可能である。
In this way, the circuit of FIG. 3 uses a scale that can easily switch the clipping level, a current source of 11% current, a large resistance value of the resistor R1g, and a reference voltage source vR.
By setting the voltage low, it is possible to perform clipping operation even at a sufficiently small signal level.

第4図は、第3図の具体例を示すもので、電流源11 
、I、スイッチSl、82からなる部分は、例えばトラ
ンジスタQs 3 Q6 、ダイオードDII e D
Ill e D1!、差動対トランジスタQteQ8、
電流源I3、スイッチS3によシ図示の如く構成される
ものである。
FIG. 4 shows a specific example of FIG. 3, in which the current source 11
, I, switch Sl, 82, for example, transistor Qs 3 Q6, diode DII e D
Ill e D1! , differential pair transistor QteQ8,
The current source I3 and the switch S3 are constructed as shown in the figure.

第5図は、他の実施例を示すものであり、PNP型のト
ランジスタQ、、NPN形のトランジスタQloおよび
定電流源I4により、抵抗R11# R12の接続中点
の電圧vAは高くなるとトランジスタQIG カ、t 
7し、VB −I 1−Rts/ 2乃至VB +h 
・Rts/2でクリッピングをなすように構成されるも
のである。但し第5図中、第3図と同一部分には同一符
号を付しその説明を省略する。
FIG. 5 shows another embodiment, in which when the voltage vA at the connection midpoint of the resistors R11 and R12 increases due to the PNP transistor Q, the NPN transistor Qlo, and the constant current source I4, the voltage vA at the connection midpoint of the resistors R11 and R12 increases. Ka, t
7, VB -I 1-Rts/ 2 to VB +h
- It is configured to perform clipping at Rts/2. However, in FIG. 5, the same parts as in FIG. 3 are designated by the same reference numerals, and their explanation will be omitted.

この第5図の回路は、第3図の回路と給合せることによ
り、卯、2図の回路のかわりに使用することができ、前
記した複数のノイズリダクション装置に対し、好適した
クリッピングレベルを切換ol能な良好なリミッタ回路
′ff:構成すZ)ことができるものである。
The circuit shown in Fig. 5 can be used in place of the circuit shown in Fig. 2 by combining it with the circuit shown in Fig. 3, and can switch a suitable clipping level for the plurality of noise reduction devices described above. It is possible to construct a good limiter circuit with high performance.

第6図および第7図d1、それぞれさらに他の実施例を
示すものである。但し、第6図および第7図中、それぞ
れ第3図と同一部分には同一符号を付してその説明を省
略する。
FIG. 6 and FIG. 7 d1 each show still other embodiments. However, in FIGS. 6 and 7, the same parts as in FIG. 3 are designated by the same reference numerals, and the explanation thereof will be omitted.

すな−わち、第6図の回路a、第3図の回路でスイッチ
S、を除去すると共に定電IAt、源■2の一端ヲトラ
ンジスタQ+のエミ1.夕および抵抗RI3の接続中点
に接続するようにしたものである。
That is, by removing the circuit a in FIG. 6 and the switch S in the circuit in FIG. The resistor RI3 is connected to the midpoint between the resistor RI3 and the resistor RI3.

また、第7図の回路は、第3図の回路で定電流源11お
よび抵抗itsの接続中点とトランジスタQlのエミッ
タ間に抵抗R14を介挿接続するようにしたものである
The circuit shown in FIG. 7 is the same as the circuit shown in FIG. 3, except that a resistor R14 is inserted and connected between the connection midpoint of the constant current source 11 and the resistor its and the emitter of the transistor Ql.

これらの回路は、いずれも差動対トランジスタQl、Q
2のエミッタ側に対する対接状態が異なるようにしたも
ので、第3図の回路と同様、低信号レベルでの動作が可
動であり、それらのクリッピングレベルを容易に9換る
こともできるものである。
These circuits all use differential pair transistors Ql, Q
The two circuits have different contact states with respect to the emitter side, and like the circuit shown in Figure 3, they can operate at low signal levels, and their clipping levels can be changed easily. be.

なお、この発明は上記実施例のみに限定されるものでは
なく、神々の変形や適用はこの発明の要旨を逸脱しない
範囲でoJ能であることはtlう迄もない。
It should be noted that this invention is not limited to the above-mentioned embodiments, and it goes without saying that variations and applications of the gods may be made without departing from the gist of the invention.

〔発明の効果〕〔Effect of the invention〕

以上詳述したようにこの発明によれば、低信号レベルで
動作可能であシ、且つクリッピングレベルの切換がきわ
めて容易に実施し得る良好なりリッピング回路を提供す
ることがてき4る。
As described in detail above, according to the present invention, it is possible to provide a good ripping circuit that can operate at low signal levels and can very easily switch the clipping level.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のノイズリダクション装置を説明するため
に用いたブロック図、第2図は第1図のリミッタ回路を
示す回路図、第3図はこの発明に係るクリッピング回路
の一実施例を示す回路図、第4図は第3図の回路をさら
に具体的にした回路図、私5ン1乃至第7図はそれぞれ
他の実施例を示す回路図である。 Ql乃至QIO・・・トランジスタ、DIG乃至DH・
・・ダイオード、■!乃至I4 定電流源、R11乃至
RI4・・・抵抗、vR・・基準電圧源、S、、S、。 S3・・・スイッチ、2ノ・・・電源端子。 出細入代理人  弁理士 鈴 江 武 彦第1図 11 栢2図 第3図 り1 第5図 65− 第6図 第7図
Fig. 1 is a block diagram used to explain a conventional noise reduction device, Fig. 2 is a circuit diagram showing the limiter circuit of Fig. 1, and Fig. 3 shows an embodiment of the clipping circuit according to the present invention. FIG. 4 is a more specific circuit diagram of the circuit shown in FIG. 3, and FIGS. 5-1 to 7 are circuit diagrams showing other embodiments. Ql to QIO...transistor, DIG to DH/
...Diode, ■! to I4 constant current sources, R11 to RI4...resistors, vR...reference voltage sources, S,,S,. S3: switch, 2: power supply terminal. Issuing agent Patent attorney Takehiko Suzue Figure 1 11 Figure 2 Figure 3 Figure 1 Figure 5 65- Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 第1のトランジスタのペースが信号路の所定箇所に接続
され、第2のトランジスタのベースが基準電圧源に接続
される差動対トランジスタと、該差動対トランジスタの
各エミッタ間に介挿接続される抵抗と、上記差動対トラ
ンジスタの各エミッタ側に接続され、該差動対トランジ
スタのエミッタ電流路をなす複数の定電流源と、これら
の定電流源のうち少なくともひとつを選択的にオンオフ
するスイッチング手段と、上記差動対トランジスタをな
す第1のトランジスタ乃至第2のトランジスタいずれか
のコレクタ側から得られる信号に基づき上記48号路の
所定箇所のレベルのクリッピングを行う第3のトランジ
スタと金具倫し、クリッピンダレベルヲ切換得るように
したことを特徴とするクリッピング回路。
The base of the first transistor is connected to a predetermined point of the signal path, and the base of the second transistor is connected between a differential pair transistor connected to a reference voltage source and each emitter of the differential pair transistor. a resistor, a plurality of constant current sources connected to each emitter side of the differential pair transistors and forming an emitter current path of the differential pair transistors, and selectively turning on and off at least one of these constant current sources. a switching means, a third transistor and metal fittings for clipping the level of a predetermined location of the route 48 based on a signal obtained from the collector side of either the first transistor or the second transistor forming the differential pair transistors; A clipping circuit is characterized in that the clipping level can be changed.
JP16165982A 1982-09-17 1982-09-17 Clipping circuit Pending JPS5952410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16165982A JPS5952410A (en) 1982-09-17 1982-09-17 Clipping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16165982A JPS5952410A (en) 1982-09-17 1982-09-17 Clipping circuit

Publications (1)

Publication Number Publication Date
JPS5952410A true JPS5952410A (en) 1984-03-27

Family

ID=15739385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16165982A Pending JPS5952410A (en) 1982-09-17 1982-09-17 Clipping circuit

Country Status (1)

Country Link
JP (1) JPS5952410A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9322881B2 (en) 2012-03-14 2016-04-26 Toshiba Mitsubishi-Electric Industrial Systems Corporation Partial discharge measurement system and partial discharge measurement method by repeated impulse voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9322881B2 (en) 2012-03-14 2016-04-26 Toshiba Mitsubishi-Electric Industrial Systems Corporation Partial discharge measurement system and partial discharge measurement method by repeated impulse voltage

Similar Documents

Publication Publication Date Title
US2762870A (en) Push-pull complementary type transistor amplifier
US5477170A (en) Comparator capable of preventing large noise voltage
JPS5952410A (en) Clipping circuit
JPH11205047A (en) Transimpedance amplifier for optical receiver
JP3516178B2 (en) Preamplifier circuit device
EP1047187A2 (en) Pre-amplifier circuit
KR920005465A (en) Semiconductor integrated circuit
JPS6032367B2 (en) switch circuit
JPH0527282B2 (en)
JPS6351603B2 (en)
JPH01106590A (en) Automatic gain controlling circuit
JP3178016B2 (en) Signal input selection circuit
US3495039A (en) Amplifier
JPH03203408A (en) Electric switch circuit
KR960036605A (en) Automatic gain control circuit
JPS58129810A (en) Electronic circuit
Auer et al. A High-Performance Multifunction Novel IC
JPH0878979A (en) Signal processor
JPS58182329A (en) Noise reduction device
JPS61181277A (en) Clamp circuit
KR850006287A (en) Signal processing circuit
JPS5939117A (en) Comparison circuit
JPS6098708A (en) Low frequency amplifier circuit
JPH0151083B2 (en)
JPS60189026A (en) Voltage switching circuit