JPS5950485A - Encoder - Google Patents
EncoderInfo
- Publication number
- JPS5950485A JPS5950485A JP57162470A JP16247082A JPS5950485A JP S5950485 A JPS5950485 A JP S5950485A JP 57162470 A JP57162470 A JP 57162470A JP 16247082 A JP16247082 A JP 16247082A JP S5950485 A JPS5950485 A JP S5950485A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- bit
- input
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は暗号器に関し、特に]”’l E IFアルゴ
リズノ、f ”)イファーフイードバンク・モードにて
動作させて送イバ信号を暗号化して適化する際に、受信
側における暗号解読時に伝送路上での誤りl波及をl成
牛さぜる暗号器にrllする。[Detailed Description of the Invention] [Technical Field to Which the Invention Pertains] The present invention relates to an encoder, and particularly to an encoder that operates in an iferfeedbank mode to encode a transmitted signal. When optimizing the code, the error propagation on the transmission path during decoding on the receiving side is transmitted to the encoder.
[” i−L来4゛・シ術の説明〕
irT来、J) P: 8アルゴリズムを一す・イファ
ーフイードバノク・モードにて動作さぜる場合r、i、
にビット・リイノアーフ・イードバックと呼ばれるモー
ドが用いられ、特に8と7ト・−リイファーフィードバ
ノクがよ<J[1いられる。[Explanation of ``I-L Rai 4゛・Shi Technique] irT Rai, J) P: When operating in the if-if-feed-banok mode of 8 algorithms, r, i,
A mode called bit refurb feedback is used in this case, and especially 8 and 7 refurb feedback is used.
ここでイf来行われているにビット・ザイファーフイー
トバノクについで第1[シ1を谷照して居、明する。I will now explain the first part of the Bit Seifert Banoch that has been going on since then.
いま、時刻nにおける暗号化(7て送るべき平文1をp
al、
Pn−(豊・・・叶)
とし、時刻nにおける暗号化され送信される暗デ゛文2
をCn、
Cn−(c♀・・・代)
とし、]) F: Sアルゴリズムを実行する回路3へ
の入力4をxn、
x−(Xl’l 、、、 x:、 )
と(7、出力5をYll 、
Y −(y、 ・X64)
とすれV」二、11 IT目)−アルゴリズムは、非線
形関数f(・)折−141いて
yll−r (X11 )
と表わすことができる。したがってにヒツト・−9・イ
ファーフ・r−ドパツク・モードにょ2r ll:’1
−l化i−j。Now, encrypt the plaintext 1 to be sent at time n (p
al, Pn- (Yutaka... Kano), and the encrypted and transmitted cryptogram 2 at time n is
Let Cn, Cn-(c♀...s), ]) F: The input 4 to the circuit 3 that executes the S algorithm is xn, x-(Xl'l, , x:, ) and (7, Letting the output 5 be Yll, Y-(y, .X64), the algorithm can be expressed as a nonlinear function f(.) fold-141 and yll-r(X11). Therefore, hit-9-if-r-dpak-mode-2rll:'1
-lization i-j.
7>、Hのように表わすことができる、CH−y 、、
jll (、、(yr、l −・−、、:j )Yll
−「<χ0)
xTl −、= (・・・:e’ニー’・媒−3・cl
ll−2c「2、Tl−1・“し゛ )
ここで(+) IIエクスク刀−ンフ・オアを表ゎず。7>, which can be expressed as H, CH-y, .
jll (,, (yr, l −・−,,:j) Yll
-"<χ0) xTl -, = (...: e'knee'・medium-3・cl
ll-2c ``2, Tl-1・``shi゛'' Here (+) II EXC sword - nf or is not expressed.
1(ビット・−リイソf−フィードバック・モー1゛に
よる1114弓化に対)る解読り法C」5、晶刻I)に
おける暗号化きれた受(+2’ (iMMo2テ11、
D E Sアルゴリズム−を実行する回路7への人力s
f;C’i7.11.7n−(マ層724)
とし、出力9をY、
Y =(y、 ・・X64)
とし、解読文1.0 fX:D n、
Tl rl−== (L3 n−dn)1 k
とずハtr、r
D =CCIEI(y、・づ−k)
¥n ’= f(Y n)
Xn −(、ニアn−3、、、。計5〜計2〜n−2k
I −k
C1・ Ck )
となる。したがって伝送路上で誤りが無けれげ −C
であるから、
n−Pn
となり解読がryl能となる。しかし伝送路斗でζ〔り
が1ビツトでもあると、受信側で受けとる信号在0け
c %c
となり、前記の暗号化および解読方法(Cよれし、1:
交0のす!素から
’(I n\(−
であるリソ素が4.l!c(なる寸で
■)+1\P+1
となり、Pl“iりが64ビット全体に波及することと
なる。1 (for 1114 bowing by bit-reiso f-feedback mode 1)
Human power to the circuit 7 that executes the D E S algorithm
f; C'i7.11.7n- (ma layer 724), output 9 is Y, Y = (y, . . . n-dn) 1 k Tozuha tr, r D =CCIEI(y,・zu-k) ¥n'= f(Y n) Xn -(, near n-3,... Total 5 ~ Total 2 ~ n-2k
I−k C1・Ck). Therefore, since there is no error on the transmission path, the result is n-Pn, and decoding becomes possible. However, if there is even 1 bit of ζ in the transmission path, the signal received on the receiving side will be 0.
Interchange 0! The litho element which is '(In\(-) becomes 4.l!c (■)+1\P+1 from the element, and Pl'i will spread to the entire 64 bits.
本分(す1に1+述のような欠点を改善するためのもの
であり、11 E S人力をわずかに変更することに1
、り誤すピントの波及を減らずことができる暗号器を提
供するととを目的とする。The purpose is to improve the shortcomings such as those mentioned above, and 1 to slightly change the human power.
It is an object of the present invention to provide an encryptor that can be used without reducing the influence of erroneous focus.
〔発明の9ニア+ 、J、i、 ]
本発明Q1.11)−号化す<16にてケ、1送1]冒
1i’; t’ト交l(ヒツトと(64−k)ピントの
固定パターンとで64ヒノトバクーン4:構成する手段
金儲えてこの64ピツトパター7 f(D E Sl路
の人力と(7、I’、+’g B、 FXIXvcでは
受信暗トン文1(ビットと土間(64−k)ピントの固
定パターンに同一の固定パターンとで64ビツトパター
ンを構成する手段を(ifitえてこの64ビツトパタ
ーンf D W S回路の入力とすることを特徴とする
。[9 Near+, J, i,] Invention Q1.11) - coded <16, 1 sending 1] Fixed pattern and 64 Hinotobakun 4: Means to make money and make money with this 64 pitt putter 7 f (D E Sl path's human power and (7, I', +'g B, FXIXvc receives dark tone text 1 (bit and doma ( 64-k) A feature of the present invention is that means for forming a 64-bit pattern by the same fixed pattern as the focus fixed pattern (ifit) is used as an input to the 64-bit pattern fDWS circuit.
以−ト、本発明の詳細を第1図および第2図を用いて説
、明する。The details of the present invention will now be explained and explained using FIGS. 1 and 2.
寸ず送信側すなわち暗号化側においては、時刻nにおけ
るDESアルゴリズムを実行する回路3への入力4をx
n。On the transmission side, that is, on the encryption side, the input 4 to the circuit 3 that executes the DES algorithm at time n is x
n.
Xn=(x♀・Xワ4)
とし、出力5をyn、
Y?−(y? ・y、5rlI)
とし、l) T’2 Sアルゴリズムを表わず非線形関
y9をf(・)、暗号化すべき平文]衡pn、戸−(p
P・・祿)
とし、暗は化された送信信号2kC”、C=(c、・・
・Ck)
と17だとき、xnの要素のうちx7・・イー6、を予
め決めた固定パターンと17、以−「のようににビット
・ヤイファーフイードバ7り・−モードにより弔文pn
の暗号化を図る。Let Xn=(x♀・Xwa4), and output 5 is yn, Y? −(y? ・y, 5rlI), and the nonlinear relation y9 which does not represent the T'2 S algorithm is f(・), the plaintext to be encrypted] equity pn, door −(p
P...), and the darkened transmission signal is 2kC'', C=(c,...
・Ck) and 17, x7, .
We will try to encrypt the information.
Cn−Pn■(yr・・・y■)
Yn=f(Xn)
χ”” (Xl−”AA7: C+ °’Ck )1
)88人力となる64ビツトパターンは、卯、2図に示
すように、(乙4−k)ヒツトの周定パターン13とに
ビシl・のcl ・・−ck ハターン14とから成る
。Cn-Pn■(yr...y■) Yn=f(Xn) χ""(Xl-"AA7: C+ °'Ck)1
) The 64-bit pattern resulting in 88 human power consists of a circumferential pattern 13 of (4-k) human and a cl...-ck pattern 14 of (4-k) human, as shown in Figure 2.
一方、受信11+11すなわち解読側では、時刻nにお
HルD +t: sアルゴリズムを実行する回路7への
入力8を7n
X=(x、°”64)
とし、出力9を阜0、
Y=(yl・・・y64)
と(−2,1)p: jqアルゴリズムを表ゎず升紳耳
〉間層をf(・)、IQ’(記すべき暗号文すなわち受
信信号を゛訂0(2−(r 、 、、、 Ck)
I−(、m7 ハ・!“1. さ h、lニー σソー
イ菖 イ112号 1()不・ ■)11 、[)1
1−(cl−0弓)
とし7ノ、二表き、¥Tlグ)艮Iのうち鱈・・マ江ト
。4を・、ンX信仙に°C予め決めた固定パターンと4
)〈同一のパターンとし、(ソ、−1の」二つににヒ′
ノド・勺イファーフイー ドパツク・士−ドに」、り受
4N (i’!号すなわち暗タシ文の解読を図る。On the other hand, on the receiving side 11+11, that is, on the decoding side, the input 8 to the circuit 7 that executes the H+t:s algorithm at time n is set to 7n (yl...y64) and (-2,1)p: The interlayer is f(・), IQ' (the ciphertext to be recorded, that is, the received signal is -(r, ,,,Ck) I-(,m7 Ha・!“1. Sa h, lnee σso Irisa Irisa I112 No. 1()non・ ■)11 , [)1
1-(cl-0 bow) Toshi 7 no, 2 tables, ¥Tlg) Cod in I... Maeto. 4 to 4 °C with a predetermined fixed pattern
)〈The same pattern, (So, -1'')
``Nodo, if you want, dopatsuku, shi-doni'', try to decipher the i'! code, i.e. the code.
1)″−習α)(釘・7B)
y−r(x)
x”=(”l X64−k” I ”” l()r
J E S入力II l ル64 ヒフ トハク−7は
;7E 3 (ニアJに示すように(7)4−k)ビッ
トの固定パターン]5(これIr、シ第2図における固
定パターン13と全く同一のもので、t、z、)と1(
ビットのC5・ck ハターン16とがら成る。1)"-X64-k" I "" l()r
7E 3 (Fixed pattern of (7) 4-k) bits as shown in Near J] 5 (This Ir, is completely different from fixed pattern 13 in Figure 2) They are the same, t, z, ) and 1(
Consists of bit C5 and ck pattern 16.
この、1.うにl) F: S入力を1中位時間前の送
出暗号文、あるいは受悟暗ち文のみにイコ′<存するパ
ターン(栢てfl”:威しているため、伝送路」二での
1ピントの、、【lす(・まにビットの波及ですむこと
となる。すなわち、いオ受イバイハr5Cが送信信可C
とにピット中1ビットだけ伝送路」二で3Gって受信さ
れたとすると、時刻■)におけるlIjイ沁り信号Dn
に1、誤りビノトヲ含むC?c1)E6入力としたD
F= S出力を用いて角771゛されるため、
Dn”yq p”
となるが、1単位時間後の受(a信ηCには誤りビット
・がa寸i1ていブ、−く
t+1−・O
r、!・l ’+から
、、n1l−PnN
ノー々す、31゛)り波及υ11(ビットで〜七む。This, 1. 1) F: A pattern that exists only in the sent ciphertext or the ciphertext sent an intermediate time before the S input. If the focus is [l(・), the r5C will be able to transmit.
Assuming that only one bit in the pit is received as 3G on the transmission path, the signal Dn at time ■) is
1. C that includes an error? c1) D with E6 input
Since the angle 771゛ is calculated using the F=S output, Dn"yq p" is obtained, but when received after one unit time (a signal ηC has an error bit . From Or r,!・l'+,, n1l-PnN nos, 31゛), the ripple effect is υ11 (~7m in bits).
〔’rij(明の々〕、ψ]
以上に説5明したように、本発明によれば、kピノ1−
・−リイファーソイードバンク・モートニおいて、DE
S人カビットパターンヶわずかに変更することにより、
伝送路)−での誤り波7)を64ビツトから1(ピント
へ減らすことができる。['rij (light), ψ] As explained above, according to the present invention, the k pinot 1-
・-Reifersoedbank Mortoni, DE
By slightly changing the S person Kabit pattern,
The error wave 7) on the transmission path) can be reduced from 64 bits to 1 (pin point).
第1図はD 16 B−/”ルゴリズムをにピノ)・・
フィードバック−1ブイフアーモードにて用いる場合の
構成を示したブロック図。
第2図eま本発明による送信側のにピント・フィードバ
ックリイファーモードにおケルTl IB s人カビッ
トパターンに示す図。
第3図は本発明による受信化にビット・フィードバノク
ザイファーモードにおけるDES人カビノドパターンを
示す図。
■−・rX (i7平文、2−・送信暗号文、3・送信
丁)ES回路、4−送信DES回路入力、5・・送信D
ES回路出力、6・・受信暗号文、7−・受信DES回
路、8・・受(、’7 D F; S回路入ツバ 9・
受(i D E S回路出力、1()・受信平文、Jl
、12−エクスクルシブ・17回路、13.15−(6
4−k)ビット固定バター ン、14−にビット
送信暗号文、16 kビット受信[1G号文。
![、″1訂出願人 日オ・711−気抹式会社代■甲
人 弁理士 井 出 直 孝Figure 1 shows the D 16 B-/” algorithm (Pino)...
FIG. 3 is a block diagram showing the configuration when used in feedback-1 feedback mode. FIG. 2 is a diagram illustrating a transmission pattern in focus feedback reefer mode on the transmitter side according to the present invention. FIG. 3 is a diagram showing a DES pattern in a bit-feedback cipher mode for reception according to the present invention. ■-・rX (i7 plaintext, 2-・transmission ciphertext, 3-transmission block) ES circuit, 4-transmission DES circuit input, 5-・transmission D
ES circuit output, 6...Receive ciphertext, 7--Receive DES circuit, 8...Receive (,'7 DF; S circuit input collar 9-
Receive (i D E S circuit output, 1(), received plaintext, Jl
, 12-exclusive 17 circuits, 13.15-(6
4-k) Bit fixed pattern, 14-bit transmission ciphertext, 16k bit reception [1G ciphertext. ! [, ``1st edition applicant: Japan-Office 711-Representative of the company ■Kojin Patent attorney Naotaka Ide
Claims (1)
(kハn・の整数)ピントの一すイファーフィードバノ
ク・、ゴーードにて使用する暗号器において、lIj’
4号イ1.T111丸にQ」、送出暗シ+文1(ヒツト
と(64−k)ピントの固定パターンとで64ピノl−
17)バ・ターンを構成する回路手段を倫え、この64
ヒ/トのパターンがIJ Ji: に回路の入力に接/
?Aされ、M読部には受信暗号文にピントと上記(64
−k)ピントの同定パターンに同一の固定パターンとで
A4ビットのパターンを構。成する回路手段を備え、こ
の64ビツトパターンがDES回路の入力に接続された
ことを特徴とする暗号器。(Circuit that executes the D-class S algorithm)'4k
(an integer of khan) In the encryptor used in the pinto one-if-a-feed banok, goud, lIj'
No. 4 I1. Q in T111 circle, 64 pino l- with fixed pattern of sending black mark + sentence 1 (hit and (64-k) focus)
17) Learn the circuit means that constitutes the bar turn, and use this 64
The human pattern is IJ Ji: connected to the input of the circuit.
? A, and the M reading section focuses on the received ciphertext and the above (64
-k) Construct an A4-bit pattern with the same fixed pattern as the focus identification pattern. 1. An encoder characterized in that the 64-bit pattern is connected to an input of a DES circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57162470A JPS5950485A (en) | 1982-09-17 | 1982-09-17 | Encoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57162470A JPS5950485A (en) | 1982-09-17 | 1982-09-17 | Encoder |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5950485A true JPS5950485A (en) | 1984-03-23 |
Family
ID=15755230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57162470A Pending JPS5950485A (en) | 1982-09-17 | 1982-09-17 | Encoder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5950485A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4758147A (en) * | 1984-12-25 | 1988-07-19 | Fanuc Ltd. | Automatic die exchanger for injection molding machine |
JPS63163238U (en) * | 1987-04-15 | 1988-10-25 | ||
JPH088896A (en) * | 1994-06-15 | 1996-01-12 | Nec Corp | Encrypton device and encripton system |
-
1982
- 1982-09-17 JP JP57162470A patent/JPS5950485A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4758147A (en) * | 1984-12-25 | 1988-07-19 | Fanuc Ltd. | Automatic die exchanger for injection molding machine |
JPS63163238U (en) * | 1987-04-15 | 1988-10-25 | ||
JPH0510987Y2 (en) * | 1987-04-15 | 1993-03-17 | ||
JPH088896A (en) * | 1994-06-15 | 1996-01-12 | Nec Corp | Encrypton device and encripton system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9349027B2 (en) | Smart hybrid card system providing authenticity, privacy, and security (APS) | |
RU2004135376A (en) | METHOD FOR PROTECTED DATA TRANSFER BETWEEN TWO DEVICES | |
US8360315B2 (en) | Smart hybrid card system providing authenticity, privacy, and security (APS) | |
CN101507173A (en) | Generation of perfectly secret keys in wireless communication networks | |
David et al. | A2U2: a stream cipher for printed electronics RFID tags | |
ATE422121T1 (en) | MODULATION SCHEME MANAGEMENT | |
EP1480372A4 (en) | Communication apparatus and communication system | |
JPH0467822B2 (en) | ||
US20080185434A1 (en) | Method for Communicating Between a Reader and a Wireless Identification Marker, Associated Reader and Marker | |
WO2011067437A2 (en) | Method for verifying the correct registration of an item of information | |
JPS5950485A (en) | Encoder | |
CN109088696A (en) | A kind of MBM safe transmission method of physical layer based on man made noise | |
JP2003076269A (en) | Asymmetric cryptographic communication process and associated portable object | |
JP2001143213A (en) | Magnetic head and terminal equipment using it | |
US20070174626A1 (en) | Method and apparatus for generating and validating digital signature | |
JP3695526B2 (en) | Encryption key update method | |
US20060126841A1 (en) | Method and apparatus for a security system for wireless networks | |
JP7327990B2 (en) | Integrated circuit device and method of operating integrated circuit device | |
KR101161585B1 (en) | Data transferring system and method using network coding | |
CN104683108B (en) | Cancel the safety certifying method of one card for multiple uses RFID tag application | |
Joux et al. | Progress in Cryptology-AFRICACRYPT 2018 | |
JPH07297819A (en) | Method and means for processing combination of individual collation with encipherment of message authentication to network transmission | |
JPH11127088A (en) | Transmitter | |
Sharma et al. | Hybrid improved technique for data security and authentication for RFID tags | |
JPH0293487A (en) | Key writing device |