JPS5941947A - Data transmission controller of local network system - Google Patents

Data transmission controller of local network system

Info

Publication number
JPS5941947A
JPS5941947A JP15298482A JP15298482A JPS5941947A JP S5941947 A JPS5941947 A JP S5941947A JP 15298482 A JP15298482 A JP 15298482A JP 15298482 A JP15298482 A JP 15298482A JP S5941947 A JPS5941947 A JP S5941947A
Authority
JP
Japan
Prior art keywords
data
transmission
packet
signal
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15298482A
Other languages
Japanese (ja)
Inventor
Yoshimitsu Matsui
松井 良光
Michiyuki Horiguchi
道行 堀口
Masakazu Ohashi
正和 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15298482A priority Critical patent/JPS5941947A/en
Priority to US06/525,665 priority patent/US4672543A/en
Priority to GB08322996A priority patent/GB2126458B/en
Priority to DE3331233A priority patent/DE3331233C2/en
Priority to CA000435700A priority patent/CA1213015A/en
Publication of JPS5941947A publication Critical patent/JPS5941947A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/413Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To improve the back-off processing precision, by denoting a maximum time from the reception of a packet to the transmission of a response packet as T and inhibiting the transmission for a time longer than the time T from the carrier signal detection time to avoid overlapping between the operation of a back-off timer and the transmission of the response packet. CONSTITUTION:A carrier detecting circuit functions to prevent collision of packets on the transmission control. A carrier signal CD1 and a signal CD2 indicating that the signal CD1 does not exist for a certain time are obtained. A receive clock (a) is generated in a demodulating circuit 90 on a basis of the signal received from a line and is inputted to a binary counter 91 and a latch circuit 92 to obtain signals CD1 and CD2. When the receive clock disappears, the CL terminal of the counter 91 is released, and counting advances by a basic clock phi to obtain the signal CD1; and when counting advances furthermore, the signal CD2 obtained by adding a preliminarily set processing time is obtained by the period of the clock phi. Transmission and reception are controlled while checking signals CD1 and CD2, thereby preventing collision of data packets.

Description

【発明の詳細な説明】 この発明は、比較的狭い地域に分散したキャッシュレジ
スタ等のコンピュータ機器を相互接続するローカルネッ
トワークシステムにおいて、データのバッファリング、
パケットの組立/分解、ネットワークアクセスの制御等
を行うギーク伝送制御装置に関する。特に、データパケ
ットの送信に際して衝突が生じたときに、次に再送をす
るときのタイミングを制御するバックオフ処理装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides data buffering,
The present invention relates to a geek transmission control device that performs assembly/disassembly of packets, control of network access, etc. In particular, the present invention relates to a backoff processing device that controls the timing of next retransmission when a collision occurs during data packet transmission.

一般にローカルネットワークシステムにおいては、デー
タの伝送制御を次の手順によって行う。
Generally, in a local network system, data transmission control is performed using the following procedure.

まず伝送ラインに接続された各端末がデータパケットの
先頭に記述されている目的端末アドレスを読み、自己の
アドレスと一致すれば引き続くデータを読み込む。CR
Cチェックの結果、誤りがなければACKパケットを送
信端末に送る。誤りがあった場合は受信データを捨てる
。送信端末は、タイマで送信後の時間を計測し、一定時
間内にACKがない場合は再送する。また、さらに厳密
な伝送制御をおこなう場合には、ACKバケ・ントを受
信したときに送信端末に対してRA CK t<ケラト
を送信する。
First, each terminal connected to the transmission line reads the destination terminal address written at the beginning of the data packet, and if it matches its own address, it reads the following data. CR
If there is no error as a result of the C check, an ACK packet is sent to the transmitting terminal. If there is an error, the received data is discarded. The transmitting terminal measures the time after transmission using a timer, and retransmits if there is no ACK within a certain period of time. In addition, when performing even stricter transmission control, RACK t<kerato is transmitted to the transmitting terminal when an ACK packet is received.

以上のデータ伝送制御において、データバケ・ノド送信
時に複数の端末が同時にアクセスしようとしたときには
、ライン上において衝突が生じる。
In the data transmission control described above, when a plurality of terminals attempt to access simultaneously at the time of data packet/node transmission, a collision occurs on the line.

そこで、このような衝突発生時には、衝突検出後直ちに
ライン上へのデータ送出を禁止させ、所定時間経過後に
ラインを開放してデータバケ・ノドの再送を許可する。
Therefore, when such a collision occurs, data transmission on the line is prohibited immediately after the collision is detected, and after a predetermined period of time, the line is opened and retransmission of the data bucket node is permitted.

このような制御を通常バ・ツクオフ処理といい、各端末
が所有する乱数テーブルから、再送を行うまでの時間管
理をするバ・ツクオフタイマ値を衝突毎に取り出す。
This type of control is usually called a back-off process, and each terminal extracts a back-off timer value for managing the time until retransmission from a random number table owned by each terminal for each collision.

従来、上記のハックオフ処理は、各端末においてキャリ
ア信号がなくなったことを個々に検出し、その検出時点
でタイマ起動するようにしても)六しかしながら、ライ
ン上にキャリア信号がないことを唯一の条件としてバン
クオフタイマを起動すると、データパケット送信後のA
CK、RACKパケット送信中もバックオフタイマ時間
内に入る。このため、それらの応答パケットとバックオ
フタイマ経過後の再送データパケットとが衝突する可能
性があった。また、衝突を起こした各端末が個々にバッ
クオフタイマを起動するため、各タイマの経過時が同時
になる確率が低くならず、バックオフ処理精度が向上し
ない欠点があった。
Conventionally, the hack-off processing described above detects the absence of a carrier signal at each terminal individually and starts a timer at the time of detection. However, the only condition for the hack-off processing is that there is no carrier signal on the line. When the bank off timer is started as
The backoff timer period also continues during CK and RACK packet transmission. Therefore, there is a possibility that these response packets and the retransmitted data packet after the backoff timer has elapsed will collide. Furthermore, since each terminal that has caused a collision starts its backoff timer individually, the probability that the timers elapse at the same time does not decrease, and the accuracy of backoff processing does not improve.

この発明の目的は、衝突が生じたときには次に送信する
再送データパケットが殆ど再衝突を起こさないように、
バンクオフタイマの処理精度が大幅に向上したローカル
ネットワークシステムのデータ伝送制御装置を提供する
ことにある。
The purpose of this invention is to ensure that when a collision occurs, the next retransmitted data packet will hardly cause any re-collision.
An object of the present invention is to provide a data transmission control device for a local network system in which the processing accuracy of a bank-off timer is greatly improved.

この発明は、要約すれば次のようになる。This invention can be summarized as follows.

パケット受信後応答パケットを送信するまでの最大時間
をTとする。データ伝送ライン上のキャリア信号検出時
点から、キャリア信号が発生しなくなって前記時間Tよ
りも長い所定の時間が経過するまで新たなデータパケッ
トの送信を禁止する衝突防止回路を設ける。この結果デ
ータパケット送信後ACKバケットを受信し、さらにR
ACKパケットを送信する間は、衝突防止回路によって
新たなデータパケットの送信が禁止される。ラインが開
放され、新たなデータパケットの送信が可能になるのは
、RACKパケット受信後、上記所定の時間が経過した
ときとなる。
Let T be the maximum time from when a packet is received until when a response packet is sent. A collision prevention circuit is provided that prohibits the transmission of new data packets until a predetermined time period longer than the time T has elapsed since the carrier signal is no longer generated from the time when the carrier signal is detected on the data transmission line. As a result, after transmitting the data packet, an ACK bucket is received, and further R
While transmitting the ACK packet, the anti-collision circuit prohibits the transmission of new data packets. The line is opened and a new data packet can be transmitted when the predetermined time has elapsed after receiving the RACK packet.

衝突時には、各端末でバックオフタイマ値を選択するが
、この複数のバックオフタイマ値を前記データパケット
送信禁止期間が経過した直後に同時にスタートする。一
番最初にバックオフタイマ値が経過した端末がまずデー
タパケットの再送を試みる。このとき前回に衝突してい
ない端末がすでにラインをアクセスしているなら、衝突
防止回路からの信号で再送は出来ない。従って次のチャ
ンスを待つ。しかし、前回に衝突を起こした端末は、ま
だバックオフタイマ動作中で送信出来ない状態にあるた
め、その端末とは再び衝突することがない。こうして、
一番短い時間のバックオフタイマ値を選択した端末がま
ずデータパケットの再送を行い、それが成功すると続い
て次に短いバンクオフタイマ値を選択した端末がデータ
パケットの再送を行う。
In the event of a collision, each terminal selects a backoff timer value, and the plurality of backoff timer values are started simultaneously immediately after the data packet transmission prohibition period has elapsed. The terminal whose backoff timer value elapses first attempts to retransmit the data packet. At this time, if a terminal that did not collide last time is already accessing the line, retransmission is not possible due to the signal from the collision prevention circuit. So wait for the next chance. However, since the terminal that caused the previous collision is still in a state where the backoff timer is running and cannot transmit, there will be no collision with that terminal again. thus,
The terminal that selected the shortest backoff timer value first retransmits the data packet, and if this is successful, the terminal that selected the next shortest bankoff timer value retransmits the data packet.

この発明によれば、データ伝送ライン上のキャリア検出
時点から、キャリア信号が発生しなくなって上記の所定
の時間(バケット受信後応答パケットを送信するまでの
最大時間よりも長い時間)が経過するまで新たなデータ
パケットの送信を禁止し、バックオフタイマの起動はそ
の禁止期間の経過時に同時に行われるため、バンクオフ
タイマの動作とACK等の応答パケットの送信との重な
りがない。また、衝突を起こした各端末の選択するバッ
クオフタイマ値は同時にスタートするため、各タイマの
経過時点が同一になる可能性は非常に小さくなる。した
がってバックオフ処理精度が向上する利点がある。
According to the present invention, from the time when the carrier is detected on the data transmission line until the above-mentioned predetermined time (a time longer than the maximum time from receiving the bucket to transmitting the response packet) has elapsed since the carrier signal is no longer generated. Since the transmission of new data packets is prohibited and the activation of the backoff timer is performed at the same time as the prohibition period has elapsed, there is no overlap between the operation of the bankoff timer and the transmission of response packets such as ACK. Furthermore, since the backoff timer values selected by the terminals that have caused the collision start at the same time, the possibility that the elapsed time points of the respective timers will be the same is extremely small. Therefore, there is an advantage that backoff processing accuracy is improved.

以下この発明の実施例を図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.

第1図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。同図において、メインシ
ステムである端末装置A−Nは、この発明の実施例の伝
送インターフェイスI/Fを介して同軸ケーブルから成
るデータ伝送ラインLに接続され、各端末相互間で任意
に各種データの送受信が行なえるようになっている。第
2図は」1記伝送インターフェイス[/Fのブロック構
成図、第3図はさらにその詳細なブロック構成図である
FIG. 1 is a block diagram of a local network system implementing the present invention. In the figure, terminal devices A-N, which are the main system, are connected to a data transmission line L made of a coaxial cable via the transmission interface I/F of the embodiment of the present invention, and various data can be freely transmitted between each terminal. can be sent and received. FIG. 2 is a block diagram of the transmission interface [/F], and FIG. 3 is a more detailed block diagram thereof.

伝送インターフェイスI/Fは、送信制御回路10、受
信制御回路11、および送受信データ転送制御回路12
から構成される。送信制御回路IOは、送信データまた
は応答パケットを所定のバケットフォマソトにて伝送ラ
イン上に送出し、受信制御回路11は、伝送ラインLか
ら受信したデータのパケソトフォマットを判定し、その
判定結果に基づいて応答パケットを作成する。また、送
受信データ転送制御回路12は、受信制御回路11、送
信制御回路lOと端末装置との間で送受信データの転送
を制御する。
The transmission interface I/F includes a transmission control circuit 10, a reception control circuit 11, and a transmission/reception data transfer control circuit 12.
It consists of The transmission control circuit IO sends the transmission data or response packet onto the transmission line in a predetermined bucket format, and the reception control circuit 11 determines the packet format of the data received from the transmission line L, and transmits the determination result. Create a response packet based on. Further, the transmission/reception data transfer control circuit 12 controls the transfer of transmission/reception data between the reception control circuit 11, the transmission control circuit IO, and the terminal device.

第3図において、上記送受信データ転送制御回路12は
、送信データ転送制御回路1と受信データ転送制御回路
2とで構成される。送信データ転送制御回路1は、各種
データを送信する場合に端末装置側から送られてきたデ
ータを1バイト毎に一時記憶するレジスタaと、同レジ
スタaへの書込みを許可するときにセントするフラグW
ENと、端末装置が総ての送信データを転送したときに
セントされるフラグWEDとを有する。また、受信デー
タ転送制御回路2は、各種データを受信する場合にイン
ターフェイス側の受信データを1ハイド毎に端末装置に
転送するための取込みレジスタbと、受信データがある
ことをチャネル毎に端末装置に知らせるためのフラグR
ENと、端末装置が総ての受信データを取り込んだこと
をチャネル毎にインターフェイス側に知らせるためのフ
ラグREDとおよび端末装置の受信準備が完了している
ことをインターフェイス側に知らせるフラグRDYとを
有する。
In FIG. 3, the transmission/reception data transfer control circuit 12 is comprised of a transmission data transfer control circuit 1 and a reception data transfer control circuit 2. The transmission data transfer control circuit 1 includes a register a that temporarily stores data sent from the terminal device side byte by byte when transmitting various data, and a flag that is sent when permitting writing to the register a. W
EN, and a flag WED that is sent when the terminal device has transferred all transmission data. The reception data transfer control circuit 2 also includes an acquisition register b for transferring the reception data on the interface side to the terminal device one by one when receiving various data, and a reception register b for transferring the reception data on the interface side to the terminal device for each channel. Flag R to notify
EN, a flag RED for each channel to notify the interface side that the terminal device has taken in all received data, and a flag RDY to notify the interface side that the terminal device is ready for reception. .

上記送信制御回路10.および受信制御回路11は、チ
ャネル毎の送受信データおよびインターフェイス制御プ
ログラムを記憶するメモリ4、送受信段階でのタイマー
、インターラブド機能を制御する制御回路6、メモリ4
と上記送受信データ転送制御回路1,2との間でデータ
をDMA転送するDMAC3、送受信動作を制御し、送
受信バッファ用C,Fおよび送受信用シフトレジスタD
、Eを有するリンクコントローラ7、送信時に送信デー
タを変調してライン上へ送出するとともに複数の端末か
ら同時にアクセス要求があったかどうかを検出する衝突
検出回路を含むライン制御回路8、ライン上の信号を受
信し、その信号を復調してリンクコントローラ7へ転送
するライン制御回路9、およびインターフェイス全体を
メモリ4に記憶されている制御プログラムに従って制御
するザブCP tJ 5から構成される。
The above transmission control circuit 10. The reception control circuit 11 includes a memory 4 that stores transmission and reception data and an interface control program for each channel, a control circuit 6 that controls a timer at the transmission and reception stage, and interwoven functions, and a memory 4.
and the above-mentioned transmitting/receiving data transfer control circuits 1 and 2, a DMAC 3 which controls the transmitting/receiving operation, transmitting/receiving buffers C and F, and a transmitting/receiving shift register D.
, E, a line control circuit 8 including a collision detection circuit that modulates transmission data and sends it onto the line at the time of transmission, and detects whether there are simultaneous access requests from multiple terminals; It is composed of a line control circuit 9 that receives the signal, demodulates the signal, and transfers it to the link controller 7, and a subCP tJ 5 that controls the entire interface according to a control program stored in the memory 4.

第4図は上記ライン制御回路8に設けられる衝突検出回
路の回路図である。同図のように、変調後の信号と復調
前段の信号とを、イクスクルーシブOR回路81に与え
、その出力をフリップフロップ82のセット信号にして
いる。このようにすることにより、送信データと受信デ
ータとが異なるとき、すなわち衝突時において衝突検出
信号COが得られる。
FIG. 4 is a circuit diagram of a collision detection circuit provided in the line control circuit 8. As shown in the figure, the modulated signal and the pre-demodulation signal are applied to an exclusive OR circuit 81, whose output is used as a set signal for a flip-flop 82. By doing so, the collision detection signal CO can be obtained when the transmitted data and the received data are different, that is, at the time of a collision.

第5図は上記ライン制御回路9に設けられるキャリア検
出回路の回路図である。また第6図は同キャリア検出回
路のタイミングチャートである。
FIG. 5 is a circuit diagram of a carrier detection circuit provided in the line control circuit 9. Moreover, FIG. 6 is a timing chart of the same carrier detection circuit.

キャリア検出回路は伝送制御上パケットの衝突を防止す
る働きをし、本発明の構成要素である衝突防止回路を構
成する。この実施例では、ライン上にデータの流れがあ
ることを示すキャリア信号CDIと一定時間キャリア信
号CDIがないことを示す信号CD2を得るようにして
いる。すなわち、ラインより受けた信号からレシーブク
ロックaを復調回路90によって作成し、バイナリ−カ
ウンタ91およびラッチ回路92へ入力して、信号CD
IとCD2を得ている。第6図に示すように、レシーブ
クロックが無くなるとバイナリ−カウンタ91のCL(
クリアー)端子が解除され、カウントが基本クロックφ
により進んで搬送波のミラーイメージ信号であるキャリ
ア信号CDIが得られる。さらにカウントが進むと、ク
ロックφの周期によりあらかじめ設定された処理時間t
を加えた信号CD2が得られる。
The carrier detection circuit functions to prevent packet collisions for transmission control, and constitutes a collision prevention circuit which is a component of the present invention. In this embodiment, a carrier signal CDI indicating that there is a flow of data on the line and a signal CD2 indicating that there is no carrier signal CDI for a certain period of time are obtained. That is, a receive clock a is generated from a signal received from the line by a demodulation circuit 90, inputted to a binary counter 91 and a latch circuit 92, and then outputted as a signal CD.
I got I and CD2. As shown in FIG. 6, when the receive clock disappears, the CL of the binary counter 91 (
Clear) terminal is released and the count is the basic clock φ
Then, a carrier signal CDI, which is a mirror image signal of the carrier wave, is obtained. As the count progresses further, the processing time t set in advance by the cycle of the clock φ is reached.
A signal CD2 is obtained by adding .

各端末は、この信号CDIと信号CD2を個々に検出し
、図示しない回路によって、信号CD2が「ロー」(論
理0)であるときにだけデータパケットを送出出来、A
CKパケットまたはRACKパケット等の応答パケット
は信号CDIが「ロー」(論理O)であるときにだけ送
出出来るように制御する。このようにして信号CI)1
.CD2をチェックしながら送受信制御することにより
、データパケット送出後のACK、およびRACKバケ
ット送出に関して他の端末からのデータパケットとの衝
突が防止される。第7図はライン上の信号と上記信号C
DI、CI)2との関係を示している。図において時間
tはライン上にキャリア信号がない一定時間を表す。こ
の時間は少なくとも応答パケット再送許容時間よりも長
く設定されていて、応答パケットがこの時間を内に送出
されなければ、ラインの占有は解除され、他の端末から
の新たなアクセスが許可される。
Each terminal individually detects the signal CDI and the signal CD2, and uses a circuit not shown to send out a data packet only when the signal CD2 is "low" (logical 0).
A response packet such as a CK packet or a RACK packet is controlled so that it can be sent only when the signal CDI is "low" (logical O). In this way the signal CI)1
.. By controlling transmission and reception while checking CD2, collisions with data packets from other terminals regarding ACK after data packet transmission and RACK bucket transmission are prevented. Figure 7 shows the signal on the line and the above signal C.
DI, CI)2. In the figure, time t represents a certain period of time when there is no carrier signal on the line. This time is set to be longer than at least the response packet retransmission allowable time, and if no response packet is sent within this time, the line is no longer occupied and new access from other terminals is permitted.

第8図はこのローカルネットワークでの基本的な伝送手
順を示す。同図(A)は送信端末と受信端末がともに正
常な状態にある場合の手順である。まず、送信端末から
フラグ、アドレス等のヘソグ一部を備えたデータパケッ
トを相手先へ送信する。このデータタイプI・が正常に
受信されるとデータパケット受信端末はACKパケット
を送信する。ACKバケットを受信したデータパケット
送信端末は、ACKパケットに対する応答パケット(R
ACKパケット)を送信する。データパケット送信に対
して、受信端末がデータパケットを受は入れる準備がな
い場合は同図(B)のように、受信端末がNRDYパケ
ットを送信して終了する。また、送信されてきたデータ
パケットのチャネルに対応する受信バッファが塞がって
いる場合は、同図(C)に示すようにバッファフルのス
テートメントを付けたNRDYパケットを送信して終了
する。
FIG. 8 shows the basic transmission procedure in this local network. FIG. 3A shows the procedure when both the transmitting terminal and the receiving terminal are in a normal state. First, a data packet including a portion of information such as a flag and an address is transmitted from a transmitting terminal to a destination. When this data type I is normally received, the data packet receiving terminal transmits an ACK packet. The data packet transmitting terminal that has received the ACK bucket sends a response packet (R
ACK packet). When the receiving terminal is not ready to receive the data packet, the receiving terminal transmits the NRDY packet and ends the process, as shown in FIG. 2(B). If the receiving buffer corresponding to the channel of the transmitted data packet is full, an NRDY packet with a buffer full statement is sent as shown in FIG.

第9図はバケソトフォマソトを示す図である。FIG. 9 is a diagram showing a bucket.

このパケットは、データをフラグ(リーディングフラグ
)とフラグ(トレーリングフラグ)で区切るフォマット
で構成される。両方のフラグコードは7B(ヘキザデシ
マル)である。デイステイネーシジンアドレスDAは受
信局を指定する。ソースアドレスSAは送信局を指定す
る。データタイプ’I’ Y P Eは転送フレームの
種類を指定する。その種類はデータ、ACK、RACK
、NRADYの4種類である。チャネル番号CH,NO
はパケットのチャネル種別を指定する。回線ステータス
DLSはNRADYパケット送信時でのステートメント
を記述する。そのステートメントには、受信不可と受信
バッファフルとがある。バイトカウンタBCLとBCH
はデータのバイト数を指定する。データフィールドDA
TAは転送するデータをセントする。このデータフィー
ルドD A T Aは、データパケットのみに存在する
。CRCはエラー検出用コードを与、える。
This packet has a format in which data is separated into flags (leading flag) and flags (trailing flag). Both flag codes are 7B (hexadecimal). The destination address DA specifies the receiving station. Source address SA specifies the transmitting station. Data type 'I'YPE specifies the type of transfer frame. The types are data, ACK, and RACK.
, NRADY. Channel number CH, NO
specifies the channel type of the packet. Line status DLS describes the statement at the time of NRADY packet transmission. The statements include receive not possible and receive buffer full. Byte counters BCL and BCH
specifies the number of bytes of data. data field DA
The TA sends the data to be transferred. This data field DATA is present only in data packets. CRC provides an error detection code.

次に第3図に示すインターフェイスの動作を、第10図
〜第11図を参照して説明する。
Next, the operation of the interface shown in FIG. 3 will be explained with reference to FIGS. 10 and 11.

(1)送信動作 第10図(A)〜(C)は、データの送信動作を示すフ
ローチャートである。
(1) Transmission operation FIGS. 10(A) to 10(C) are flowcharts showing the data transmission operation.

今、仮に端末装置Aから端末装置Nに対して特定のデー
タを送信するものとする。
Now, suppose that specific data is to be transmitted from terminal device A to terminal device N.

まず、ステップnl(以下ステップniを単にniとい
う)で、端末装置Aは送信データ転送制御回路lの書込
みレジスタaに対して1バイトのデータを書き込むとと
もに、フラグWENをセットする。この時、端末装置A
からは送信データ長くバイト数)と、データをどのチャ
ネルで取り扱うかを指定するチャネル情報CHnとが上
記データとともに送られて所定のエリアにセットされる
これらのデータを受信した転送制御回路1は、送信デー
タのDMA転送チャネルであるDRQ3チャネル(イン
ターフェイス内でデータ転送に用いるチャネル)を選択
し、DMAC5に対し7DMA転送を指示する(n2)
。DMAC5はその指示を受けると、メモリ4の転送先
アドレスを設定しくn3)、そのアドレスにある送信バ
ッファ八にレジスタaのデータを転送する(n4)。1
バイトの転送が終了すると、フラグWENをリセットす
る(n5)。端末装置Aは上記フラグWENを監視して
いて、リセットされるのを知ると(n21)、n20へ
戻って次の1バイトのデータをレジスタaに送る。こう
して、端末装置へではフラグWENを監視し、そのフラ
グがリセットされる毎に1バイトのデータをレジスタa
に書き込む一方、インターフェイス側では、13 M 
A Cによって、レジスタaのデータを送信バッファ八
に順次DMA転送する。総てのデータの転送を終結する
と、端末装置AはフラグWEDをセットしに行<(n2
2)。このフラグWEDがセントされると、制御回路1
は、n7.n8で指定バイト数の確認チェックと送信コ
マンドのチェックを行い、正しいときn9へ進む。DM
AC5は、n9.nlOでバッファAからバッファBへ
のデータのDMA転送を実行する。転送が終了すれば、
送信バッファが空き状態であることを示すためにフラグ
WEDをリセットする(nll)、端末装置Alよ、フ
ラグWEDがリセット状態であることを知ると、次に送
信すべきデータがある場合に、上記と同じようにして送
信データをバ・ノファAに転送する。
First, in step nl (hereinafter step ni will be simply referred to as ni), terminal device A writes 1 byte of data to write register a of transmission data transfer control circuit l, and sets flag WEN. At this time, terminal device A
The transmission data length (number of bytes) and channel information CHn specifying which channel to handle the data are sent together with the data and set in a predetermined area. Selects the DRQ3 channel (channel used for data transfer within the interface), which is the DMA transfer channel for transmit data, and instructs DMAC5 to perform 7DMA transfer (n2)
. Upon receiving this instruction, the DMAC 5 sets a transfer destination address in the memory 4 (n3), and transfers the data in register a to the transmission buffer 8 located at that address (n4). 1
When the byte transfer is completed, the flag WEN is reset (n5). Terminal device A monitors the flag WEN, and when it learns that it will be reset (n21), it returns to n20 and sends the next 1 byte of data to register a. In this way, the terminal device monitors the flag WEN, and each time the flag is reset, 1 byte of data is sent to the register a.
while on the interface side, 13 M
The data in register a is sequentially DMA-transferred to transmission buffer 8 by AC. After completing the transfer of all data, terminal device A sets the flag WED at line <(n2
2). When this flag WED is sent, the control circuit 1
is n7. At n8, the specified number of bytes is checked and the transmission command is checked, and if it is correct, the process advances to n9. DM
AC5 is n9. DMA transfer of data from buffer A to buffer B is executed in nlO. Once the transfer is complete,
The terminal device Al resets the flag WED to indicate that the transmission buffer is free (nll). When the terminal device Al learns that the flag WED is in the reset state, when there is data to be transmitted next, the above The transmission data is transferred to Ba Nofa A in the same manner as above.

一方、上記のようにして送信バッフIBに送信データが
準備されると、インターフェイスの動きを制御するC 
P LJ 5は送信指示を行い(n30)、リンクコン
トローラ7を送信レディ状態に設定する(n31)。こ
のときリンクコントローラ7は、キャリア検出回路CD
で得た信号CD2をチェックし、「ロー」であれば直ち
にライン制御回路8を介して、バケツ1〜の最初のデー
タであるリーディングフラグFをライン上に送出する(
n32)。続いてCPtJ5ばDMAC5にメモリ4の
バッファBの先頭アドレスとデータのバイト数を設定し
くn33.n34) 、バ・シフ?Bからリンクコント
ローラ7へのデータ転送を指示する。この間リンクコン
トローラ7は、上記のリーディングフラグFを送出した
ままであるが、n34を終えると同フラグFの送出を停
止する(n 35)。
On the other hand, when the transmission data is prepared in the transmission buffer IB as described above, the C
The P LJ 5 issues a transmission instruction (n30) and sets the link controller 7 to a transmission ready state (n31). At this time, the link controller 7 connects the carrier detection circuit CD
The signal CD2 obtained in step 1 is checked, and if it is "low", the leading flag F, which is the first data of buckets 1 to 1, is immediately sent out on the line via the line control circuit 8 (
n32). Next, CPtJ5 should set the start address of buffer B of memory 4 and the number of bytes of data in DMAC5.n33. n34), Ba Shifu? Instructs data transfer from B to link controller 7. During this time, the link controller 7 continues to send out the above-mentioned leading flag F, but after completing n34, it stops sending out the leading flag F (n35).

次に、データ転送先であるリンクコントローラ7の送信
用バッファCが空き状態で(n36)、且つリンクコン
トローラ7よりDMAC5に対してバッファCへのデー
タ転送可信号が送出されると(n37)、n38で1バ
イト分のデータがバ・ノファBからバッファCへ転送さ
れる。リンクコントローラ7はさらにバッファCへの転
送データをシフトレジスタDに転送し、1バイト分、シ
フトレジスタDへ転送すると(n40)、再びn37へ
戻ってDMA転送を実行するとともに、シフトレジスタ
Dのデータをライン制御回路8に送って、変調後ライン
へ送出する(n 41”n 44)。
Next, when the transmission buffer C of the link controller 7, which is the data transfer destination, is empty (n36), and the link controller 7 sends a data transfer enable signal to the buffer C to the DMAC 5 (n37), One byte worth of data is transferred from Ba Nofa B to buffer C at n38. The link controller 7 further transfers the data transferred to the buffer C to the shift register D, transfers 1 byte to the shift register D (n40), returns to n37 again, executes the DMA transfer, and transfers the data in the shift register D. is sent to the line control circuit 8, and after modulation is sent out to the line (n41''n44).

後述するように、以上の動作が二つ以上の端末で同時に
行われていた場合は、少なくともデータのうちソースア
ドレスを送出した時に衝突が発生するが、この衝突が衝
突検出回路COで検出されたときはn44からn60へ
進んで送信を禁止する。今、衝突がないものとすると、
リンクコントローラ7は順次バッファCからシフトレジ
スタDへの転送を行い、前述のようにしてバッファCへ
DMA転送されるデータを順次ライン制御回路8へ送る
。この動作(n37〜n45)を繰り返して行き、指定
されたデータ長の送出が完了するとDMAC5は内蔵す
るバイトカウンタがカウントアツプすることにより、リ
ンクコントローラ7ヘフレーム送出完了を告げる(n4
6)。これを受けたリンクコントローラ7は、CRCを
付け、lフレームのデータ送出を完了する。そして、リ
ンクコントローラ7はCPU5に対し、1フレームのデ
ータ送信が完了したことを示すインターラブド信号を送
り(n47) 、CPU5はリンクコントローラ7を介
して、ライン制御回路8にトレーリングフラグFの送出
を指示する(n48)。トレーリングフラグFは、CP
U5が送信完了処理を行い(n49)、受信準備処理を
行う(n 50)まで継続して送出し、これらの処理が
完了した時点でフラグ送出を停止するとともに(n51
)、インターフェイスを受信モードに設定する(n52
)。
As will be described later, if the above operations are performed simultaneously on two or more terminals, a collision will occur at least when the source address of the data is sent, but this collision will be detected by the collision detection circuit CO. If so, the process advances from n44 to n60 to prohibit transmission. Now, assuming there are no collisions,
The link controller 7 sequentially transfers data from the buffer C to the shift register D, and sequentially sends the data transferred to the buffer C by DMA as described above to the line control circuit 8. This operation (n37 to n45) is repeated, and when the specified data length has been sent, the DMAC 5 increments the built-in byte counter to notify the link controller 7 that the frame has been sent (n4
6). Upon receiving this, the link controller 7 attaches a CRC and completes the data transmission of the l frame. Then, the link controller 7 sends an interlaced signal to the CPU 5 indicating that data transmission of one frame has been completed (n47), and the CPU 5 sends a trailing flag F to the line control circuit 8 via the link controller 7. (n48). Trailing flag F is CP
The flag continues to be sent until U5 performs the transmission completion process (n49) and performs the reception preparation process (n50), and stops sending the flag when these processes are completed (n51).
), set the interface to receive mode (n52
).

次に144において、データパケットが衝突した場合の
動作を説明する。
Next, at 144, the operation when data packets collide will be described.

データパケットの衝突は、各端末によるアクセスが平等
である共通チャネル方式において、同時に二つ以上の端
末が送信しようとするときに生じる。信号CD2によっ
てアクセスタイミングが完全に異なる場合の衝突は防止
されるが、相互に離れた端末間では伝播遅延が大きいた
め、他の端末の送信を検出するまで時間がかかる。その
結果、衝突が起こりやすくなる。
Data packet collisions occur when two or more terminals attempt to transmit at the same time in a common channel scheme where each terminal has equal access. Although the signal CD2 prevents collisions when the access timings are completely different, since there is a large propagation delay between mutually distant terminals, it takes time to detect the transmission of another terminal. As a result, collisions are more likely to occur.

n60以下は上記の問題を解決するためのバックオフ処
理手順である。
The steps below n60 are backoff processing procedures for solving the above problem.

衝突が衝突検出回路COで検出されると、データパケッ
トを送信した端末はすべて送信を停止する(n 60)
。次に他の端末が衝突が発生したことを容易に検出でき
るようにするためラインを「ハイ」に持ち上げる(n6
1)。続いて信号CD2の立ち下がりを検出しくn62
)、その立ち下がりタイミングでメモリ4に設けである
乱数テーブルT B Lから所定のバックオフタイマー
値を読みだしくn63)、制御回路6のタイマーTにそ
の値を設定する(n64)。続いてこのようにしてセッ
トした所定時間が経過すれば(n 65)、CPU5は
再度信号CD2の状態を検出し、そのレベルが「ロー」
であってアクセス可能なときであれば、n30へ戻って
上述した送信動作を繰り返す。信号CD2のレベルが「
ハイ」であってライン使用が許可されない状態であれば
、n67へ進んで信号CD2が立ち下がるタイミングで
再びバックオフタイマーを起動して(n64)、タイマ
ー経過時点が信号CD2のオフ状態になるときを待つ。
When a collision is detected by the collision detection circuit CO, all terminals that have sent data packets stop transmitting (n 60)
. Next, raise the line to "high" so that other terminals can easily detect that a collision has occurred (n6
1). Next, detect the falling edge of signal CD2 n62
), at the falling timing, a predetermined back-off timer value is read from the random number table TBL provided in the memory 4 (n63), and the value is set in the timer T of the control circuit 6 (n64). Subsequently, when the predetermined time set in this way has elapsed (n65), the CPU 5 detects the state of the signal CD2 again, and the level becomes "low".
If the access is possible, the process returns to n30 and the above-described transmission operation is repeated. The level of signal CD2 is “
If the state is "high" and line use is not permitted, proceed to n67 and start the back-off timer again at the timing when the signal CD2 falls (n64), and when the timer elapses, the signal CD2 becomes off. wait.

第12図はA、B、C端末がほぼ同時(伝播遅延等を原
因に若干の誤差がある)にアクセスしようとして衝突が
生じたときの動作を示す。A、  B、C各端末が図示
するように衝突を検出すると、直ちに送信を停止して、
信号CD2の立ち下がりタイミングで、それぞれの端末
で乱数テーブルで発生させたバックオフタイマー値t1
.t2.t3をスタートする。時間t1を経過した時点
でA端末は、信号CD2の状態を検出する。このときB
端末およびC端末はタイマー値t2.t3が経過してい
ないので送信をすることが出来ない。したがってその他
の端末からのアクセスがない限り、信号CD2はオフ状
態にあるためA端末からの再送が可能になる。この例で
はA端末からB端末に対してデータパケットを送信する
ケースを示している。衝突があったため送信出来なかっ
た他のB端末およびC端末については、A端末の送信が
成功した後に再送が試みられる。この方法は上記と同様
に行う。すなわち、信号CD 2の立も下がりタイミン
グでタイマー値t2.t3をスタートし、B端末は時間
t2が経過した時点で信号CD2の状態をチェックして
、オフであれば再送をする。また、C端末は時間t3が
経過した時点で信号CD2をチェックし、オフであれば
再送する。
FIG. 12 shows the operation when terminals A, B, and C attempt to access almost simultaneously (with some errors due to propagation delays, etc.) and a collision occurs. When terminals A, B, and C detect a collision as shown in the diagram, they immediately stop transmitting and
At the falling timing of the signal CD2, the back-off timer value t1 is generated by each terminal using a random number table.
.. t2. Start t3. When time t1 has elapsed, terminal A detects the state of signal CD2. At this time B
The terminal and the C terminal set the timer value t2. Since t3 has not elapsed, transmission cannot be performed. Therefore, as long as there is no access from other terminals, signal CD2 is in the OFF state, allowing retransmission from terminal A. This example shows a case where a data packet is transmitted from terminal A to terminal B. For the other B terminals and C terminals that could not transmit due to the collision, retransmission is attempted after the A terminal's transmission is successful. This method is carried out in the same manner as above. That is, at the falling and falling timings of the signal CD2, the timer value t2. Starting at time t3, the B terminal checks the state of the signal CD2 when time t2 has elapsed, and if it is off, retransmits. Furthermore, the C terminal checks the signal CD2 when time t3 has elapsed, and if it is off, retransmits the signal.

こうしてバンクオフ処理をしながら衝突した端末からの
送信の順番を整理していく。
In this way, the order of transmissions from colliding terminals is sorted out while performing bank-off processing.

以上のように、この実施例ではバンクオフタイマーの起
動時点を信号CD2の立ち下がりタイミングに設定し、
端末の種類に無関係に同一のタイミングでスタートする
ようにしている。このため、再び衝突が生じる確率を小
さく出来、バンクオフタイマーの精度を向上することが
出来る。なお、n64でセットされるバックオフタイマ
ー値は、新たな衝突が生じない限り次にn64でセット
されるときも同じ値となるようにしている。
As described above, in this embodiment, the starting point of the bank-off timer is set to the falling timing of the signal CD2,
It is made to start at the same timing regardless of the type of terminal. Therefore, the probability that a collision will occur again can be reduced, and the accuracy of the bank-off timer can be improved. Note that the backoff timer value set at n64 is set to the same value the next time it is set at n64 unless a new collision occurs.

以上の動作によってライン上に送出されるデータパケッ
トの構成を第13図に示す。
FIG. 13 shows the structure of the data packet sent out on the line by the above operation.

同図に示すように、バケットの先頭にm個のリーディン
グフラグFが位置し、バケットの終りにj個のトレーリ
ングフラグFが位置している。前述のようにm個のフラ
グはn32〜n35で送出され、j個のフラグはn48
〜n51で送出される。このようにパケットの先頭と終
りにフラグを連続させることによって、送信端末は終り
のフラグ連続送出の時間に受信準備をすることが出来、
受信端末は、連続するリーディングフラグを受信する間
にモードを正席な受信モードにすることが出来る。
As shown in the figure, m leading flags F are located at the beginning of the bucket, and j trailing flags F are located at the end of the bucket. As mentioned above, m flags are sent at n32 to n35, and j flags are sent at n48.
- Sent at n51. By consecutively sending flags at the beginning and end of the packet in this way, the transmitting terminal can prepare for reception at the time when the final flag is continuously sent.
The receiving terminal can change the mode to the regular reception mode while receiving consecutive leading flags.

受信端末が正常な受信モードに設定される場合は次のよ
うなときである。たとえば、受信端末が二つ以上の送信
端末から同時に受信したとすると、ソースアドレスを受
信したときで衝突を検出する。このとき、受信端末はリ
ーディングフラグを既に受信しており、しかも受信モー
ドはリセットされないからデータ待ち状態にある。しか
し、衝突を起こした二つの送信端末は送信を打ち切って
、次のチャンスを待っている状態にある。そこでどちら
かの端末或いは他の端末から新たなデータパケットの送
信があれば、データ待ち状態にある受信端末は最初のリ
ーディングフラグをトレーリングフラグと見なして(リ
ーディングフラグとトレーリングフラグとはともに「7
1ζ」の同一コードにある)、そのリーディングフラグ
を受けた時点でパケットのフメマソトが間違っているこ
とを検出しくフメマソト長が短い)、エラー処理を行う
。したがって、このような場合、もしリーディングフラ
グが1個であると、エラー処理を行った後の受信データ
も、リーディングフラグが無いとみなしてエラー処理を
行う可能性がある。
The receiving terminal is set to normal receiving mode in the following cases. For example, if a receiving terminal receives signals from two or more transmitting terminals at the same time, a collision is detected when the source address is received. At this time, the receiving terminal has already received the reading flag and the receiving mode is not reset, so it is in a data waiting state. However, the two transmitting terminals that caused the collision have stopped transmitting and are waiting for the next chance. Therefore, when a new data packet is transmitted from either terminal or another terminal, the receiving terminal in the data waiting state regards the first leading flag as the trailing flag (leading flag and trailing flag are both " 7
1ζ), when the leading flag is received, it is detected that the length of the packet is incorrect (the length of the packet is short), and error handling is performed. Therefore, in such a case, if there is only one leading flag, there is a possibility that the received data after error processing will be treated as having no leading flag and error processing will be performed.

これに対して、データバケットにリーディングフラグを
適当な数だけ連続させれば、受信端末は最初のリーディ
ングフラグを受信したときに、次以降のフラグ受信時間
でエラー処理を行い、正常な受信モードになったときに
まだ続いているリーディングフラグを次回のパケットの
フラグとして処理することが可能になる。
On the other hand, if an appropriate number of leading flags are consecutively placed in the data bucket, the receiving terminal will process the error when receiving the first leading flag and return to normal receiving mode. When this happens, it becomes possible to process the leading flag that is still continuing as a flag for the next packet.

すなわち、m個のリーディングフラグおよびj個のトレ
ーリングツ)グを付けることによって、送信端末と受信
端末とが常にパケットを正常に受信出来る状態にするこ
とが出来る。
That is, by attaching m leading flags and j trailing flags, it is possible to maintain a state in which the transmitting terminal and the receiving terminal can always receive packets normally.

(2)受信動作 第11図(A)〜(C)は、データの受信動作を示すフ
ローチャートである。
(2) Reception operation FIGS. 11(A) to 11(C) are flowcharts showing the data reception operation.

上記のようにしてライン上に送出されたデータバケット
は、端末装置N側のライン制御回路9で受信され(n7
’o)、復調されて(n71)リンクコントローラ7の
シフトレジスタEへ導かれる(n72)。リンクコント
ローラ7は受信したデータの最初の1バイトがフラグか
フラグ以外かを判定し、フラグである場合は続いて次に
くる1バイトのデータをシフトレジスフ已に導く。フラ
グ以外である場合は、ディスティネーションアドレスD
Aを読み取ってそのアドレスが自己アドレスかどうかを
判定しくn75)、自己アドレスに一致している場合に
n76へ進む。n76でシフトレジスタEの受信データ
を受信バッファFに転送し、DMAC5に対して受信デ
ータ有りの指示を行う(n77)。同時にデータをバッ
ファGに転送するチャネルとしてL’) RQ lを選
択する。受信データ有りの指示を受けたDMAC5は、
上記受信バッファFの受信データをメモリ4のバッファ
Gに順次転送する。バッファGはチ中ネル数だけ設けら
れていて、受信データはパケットで指定されるチャネル
番号に対応する部分に転送される。
The data bucket sent out on the line as described above is received by the line control circuit 9 on the terminal device N side (n7
'o) is demodulated (n71) and guided to the shift register E of the link controller 7 (n72). The link controller 7 determines whether the first byte of the received data is a flag or something other than a flag, and if it is a flag, directs the next byte of data to the shift register. If it is other than a flag, the destination address D
A is read to determine whether the address is the own address (n75), and if it matches the own address, the process proceeds to n76. At n76, the received data in the shift register E is transferred to the reception buffer F, and an instruction that there is received data is given to the DMAC 5 (n77). At the same time, L') RQ l is selected as a channel for transferring data to buffer G. The DMAC 5 receives the instruction that there is data to be received, and
The received data in the reception buffer F is sequentially transferred to the buffer G in the memory 4. The number of buffers G is equal to the number of channels in the channel, and the received data is transferred to the portion corresponding to the channel number specified in the packet.

この転送は、レジスタ已に導かれるデータをlバイトづ
つ行い、データの区切りを示すフラグ(トレーリングフ
ラグ)を検出した段階で受信を完了したと判断して(n
79)、リンクコントローラ7はCPU5に対して受信
完了指示を行う(n80)。この指示を受けたCPU5
は受信モードを禁止するとともに、送信されてきたデー
タの種別を判定する。データ情報であるときは、受信時
において端末装置がレディ状態にあって受信できるかど
うかを受信データ転送制御回路2内のフラグRDYによ
って判定する(n89)。このフラグRDYは、端末装
置によって制御され、端末装置が受信可能の状態にある
ときはセットされている。そして受信可能であるなら、
続いて指定チャネル(第9図のCH,Noで指定される
)の受信バッファG(メモリ4内)が空き状態にあるか
どうかを判定される(n90)。前述のようにこの受信
バッファGはチャネル数用意されていて、各チャネルが
空き状態にあるかどうかは、受信データ転送制御回路2
内のフラグRENによって示されるようにしている。す
なわち、任意のチャネルの受信バッファが空いてい為場
合、そのチャネルに対応するフラグRENはセントされ
る。反対にバッファフルの状態にある場合、そのチャネ
ルに対応するフラグRENはリセットされる。n90で
指定されたチャネルの受信バッファが空き状態にあると
、データパケットを送信してきた端末にACKバケット
を送信する(n91)。第11図には示していないが、
このACKパケットの組立はCPU5によって行う。第
9図から明らかなように、ACKパケットの組立は極め
て簡単であり、ディスティネーションアドレスDAを除
く他のデータは固定コードとなる。ディスティネーショ
ンアドレス自体も作成する必要が無く、送られてきたデ
ータパケットのソースアドレスSAをそのまま使用すれ
ば良い。ACKバケット送信後、CPU5は受信データ
転送制御回路2内のデータ有りフラグREN (指定チ
ャネルの)をセットしくn92)、再受信モードにセッ
トされる。
This transfer is performed by l bytes of data led to the register, and when a flag (trailing flag) indicating a data break is detected, it is determined that reception is complete (n
79), the link controller 7 instructs the CPU 5 to complete the reception (n80). CPU5 that received this instruction
prohibits the reception mode and determines the type of data sent. If it is data information, it is determined by the flag RDY in the received data transfer control circuit 2 whether the terminal device is in a ready state at the time of reception and can receive it (n89). This flag RDY is controlled by the terminal device and is set when the terminal device is in a receiving state. And if it is possible to receive
Next, it is determined whether the reception buffer G (in the memory 4) of the designated channel (designated by CH, No in FIG. 9) is free (n90). As mentioned above, this reception buffer G has a number of channels prepared, and whether or not each channel is free is determined by the reception data transfer control circuit 2.
This is indicated by the flag REN within. That is, if the reception buffer of any channel is empty, the flag REN corresponding to that channel is sent. Conversely, if the buffer is full, the flag REN corresponding to that channel is reset. If the reception buffer of the channel specified by n90 is empty, an ACK bucket is transmitted to the terminal that transmitted the data packet (n91). Although not shown in Figure 11,
This ACK packet is assembled by the CPU 5. As is clear from FIG. 9, the assembly of the ACK packet is extremely simple, and the other data except the destination address DA are fixed codes. There is no need to create the destination address itself, and the source address SA of the sent data packet can be used as is. After transmitting the ACK bucket, the CPU 5 sets the data present flag REN (of the designated channel) in the reception data transfer control circuit 2 (n92), and is set to re-reception mode.

n89において、端末装置Nが受信不可である場合は、
n93でNRDYバケットを送信して再受信モードに戻
る。また、n90で受信バッファフルである場合、すな
わち指定チャネルに対応するフラグRENがセラ1へさ
れている場合は、n94でバッファフル(N RD Y
)パケットを送信して再受信モードに戻る。
In n89, if terminal device N cannot receive data,
n93 sends the NRDY bucket and returns to re-reception mode. Also, if the reception buffer is full at n90, that is, if the flag REN corresponding to the specified channel is set to cell 1, the buffer is full (NRD Y) at n94.
) send the packet and return to re-receive mode.

一方、端末装置Aでは、端末装置Nで上記のn91にお
いて送信されたACKバケットが受信されるため、n8
2→n83→n95へと進む。通常の場合データパケッ
ト送信後はACKパゲソト待ち状態に遷移するため、n
95−=n96と進み、ACKパケット送信端末つまり
端末装置Nに対してRACKパケットを送信しくn96
)、送受信制御部を受信モードに設定する(n97)。
On the other hand, since terminal device A receives the ACK bucket transmitted in n91 above at terminal device N, n8
Proceed to 2 → n83 → n95. Normally, after transmitting a data packet, it transitions to an ACK message waiting state, so n
Proceed to 95-=n96 and send the RACK packet to the ACK packet sending terminal, that is, the terminal device N.n96
), sets the transmission/reception control unit to reception mode (n97).

なお、n91でのACKバケット送信、およびn96で
のRACKバケット送信は、いずれも送信タイマーT1
によって時間管理され、へGKパケット送信が所定の回
数失敗したとき、およびACKパケットを所定回数送信
してもRACKパケットを送信出来ないとき、エラー処
理がなされるようにしている。
Note that both the ACK bucket transmission in n91 and the RACK bucket transmission in n96 are performed using the transmission timer T1.
The time is managed by , and error handling is performed when GK packet transmission fails a predetermined number of times, or when a RACK packet cannot be transmitted even after transmitting an ACK packet a predetermined number of times.

上記のようにして端末装置AでRACKバケットが送信
されると、端末装置Nではn82=n83−”n 84
−n 98と進む。通常の状態遷移となるときはRAC
Kパケットの受信時にはすてにACKパケットの送信を
終了しているから、n98→n97へと進んで受信モー
ドの設定をする。もし、ACKパケットを送信していな
い状態でRACKパケットを受信したときには、八〇に
パケットの再送を行って(n99)受信モードの設定を
する(n 97)。また、n85で受信パケットがNR
DYバケットである場合、n85−”n100へと進む
。通常NRDYパケットを受信する場合は、データパケ
ット送信後であるから、n100−nlQlへと進んで
、端末装置に相手側がNRDY状態(データの受付が出
来ない状態)にあることを知らせて、受信モードを設定
する(n97)。
When the RACK bucket is transmitted by terminal device A as described above, n82=n83-”n84 by terminal device N
Proceed to -n 98. When a normal state transition occurs, the RAC
Since the transmission of the ACK packet has already been completed when the K packet is received, the process proceeds from n98 to n97 to set the reception mode. If a RACK packet is received without transmitting an ACK packet, the packet is retransmitted at 80 (n99) and the reception mode is set (n97). Also, the received packet is NR on n85.
If it is a DY bucket, proceed to n85-”n100. Normally, when receiving an NRDY packet, it is after the data packet has been sent, so proceed to n100-nlQl, and the terminal device indicates that the other party is in the NRDY state (receiving data). The receiving mode is set (n97).

応答パケットの送信は、以上のようにn82以下におい
て行われるが、データパケットを正雷に受信してACK
パケットを送信したときには、送受信データ転送制御回
路を介して、端末装置側との間で受信データの転送処理
が行われる。この手順をn110以下に示す。
As mentioned above, the response packet is sent below n82, but when the data packet is received right away and ACK is sent,
When a packet is transmitted, the received data is transferred to and from the terminal device via the transmit/receive data transfer control circuit. This procedure is shown below n110.

n1loにおいて、端末装置Nは、図示しないメインC
PUが指定するチャネルに対応したフラグRENのセッ
ト有無をチェックする。そのチャネルに対応するフラグ
RENがセントされていれば、受信データリードコマン
ドが受信データ制御回路2に与えられる(nlll)。
In n1lo, the terminal device N is connected to the main C (not shown).
Check whether the flag REN corresponding to the channel specified by the PU is set. If the flag REN corresponding to that channel is sent, a receive data read command is given to the receive data control circuit 2 (nllll).

そして上記フラグRENをリセッ1−するとともに(n
l12)、CPU5はメモリ5のバッファG(tI定チ
ャネル番号の)の先頭アドレスおよび受信データ長(バ
イト数)をDMAC5にセットしてDMA転送の準備を
行う(n 113)。さらにCPU5は、データ転送の
ために使用するチャネル(上記指定チャネルとは異なり
インターフェイス内のデータ転送チャネルを指す)をD
RQ2に設定しくn114) 、DMA転送を指示する
(nl15)。するとバッファGからレジスタbに対し
て1バイト分のデータが転送され(nl16)、端末装
置Nに対してインターラブド信号が出力される(n11
7)。端末装置Nは、このインターラブド信号を受ける
と、n130→n131へと進んでレジスフbに転送さ
れたデータの取込みを行う。一方、データ有りフラグR
BNがn112でリセットされているため、n78でバ
ッファFから新たな1バイト分のデータがバッファGに
転送されてくる。そして同時にn77でフラグRENを
再セントする。したがって、0110以下が再び実行さ
れ、n116で次の1バイトのデータがレジスタbにセ
ットされ、端末袋WNがそのデータをn13Iで取り込
む。この動作を繰り返して、バッファGのデータがレジ
スタbを介して総て取り込まれたときにDMA転送が完
了して、n119→n120へ進んでDMAC5は、動
作を停止する。
Then, the flag REN is reset to 1- and (n
l12), the CPU 5 sets the start address and received data length (number of bytes) of the buffer G (of the tI constant channel number) in the memory 5 in the DMAC 5, and prepares for DMA transfer (n113). Furthermore, the CPU 5 selects a channel to be used for data transfer (different from the specified channel above, refers to a data transfer channel within the interface).
Set in RQ2 (n114) and instruct DMA transfer (nl15). Then, 1 byte of data is transferred from buffer G to register b (nl16), and an interwoven signal is output to terminal device N (n11).
7). When the terminal device N receives this interwoven signal, it proceeds from n130 to n131 and takes in the data transferred to register b. On the other hand, the data presence flag R
Since BN has been reset at n112, one new byte of data is transferred from buffer F to buffer G at n78. At the same time, the flag REN is reset at n77. Therefore, 0110 and subsequent steps are executed again, the next 1 byte of data is set in register b at n116, and the terminal bag WN takes in the data at n13I. This operation is repeated, and when all the data in buffer G is taken in through register b, the DMA transfer is completed, and the process proceeds from n119 to n120, and the DMAC 5 stops operating.

端末装置N側は、受信データのハイド数と実際に取り込
んだデータのバイト数が一致するかどうかをチェックし
、一致すれば取り込んだデータを所望のフォマソトに加
工しくn133)、その加]二処理が完了すれば(n1
34)、受信データ転送制御回路2のフラグREDをセ
ットして(n135)取込み完了をインターフェイス側
に知らせる。インターフェイス側のCPU5は、このフ
ラグREDのセットを検出すると(n121)、そのフ
ラグREDをリセットして(n122)次期データの送
受信に備える。
The terminal device N side checks whether the number of bytes of the received data matches the number of bytes of the actually captured data, and if they match, processes the captured data into the desired format (n133), and performs additional processing. If (n1
34), sets the flag RED of the reception data transfer control circuit 2 (n135) and notifies the interface side of the completion of the capture. When the CPU 5 on the interface side detects that the flag RED is set (n121), it resets the flag RED (n122) and prepares for the next data transmission/reception.

以上のようにして、端末装置Aから端末装置Nに対して
特定のデータの送信が行われる。
As described above, specific data is transmitted from the terminal device A to the terminal device N.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。 第2図は伝送インターフェイスI/Fのブロック構成図
、第3図はさらにその詳細なブロック構成図である。 第4図はライン制御回路8に設けられる衝突検出回路の
回路図である。 第5図はライン制御回路9に設けられるキャリア検出回
路の回路図である。また第6図は同キャリア検出回路の
タイミングチャートである。 第7図はライン上の信号と信号CDI、CD2との関係
を示している。 第8図はこのローカルネットワークでの基本的な伝送手
順を示す。 第9図はバケノトフォマットを示す図である。 第10図(A)〜(C)はデータの送信動作を示すフロ
ーチャートである。 第11図(A)〜(C)はデータの受信動作を示すフロ
ーチャートである。 第12図はA、B、’C端末がほぼ同時にアクセスしよ
うとして衝突が生じたときの動作を示す。 第13図はライン上に送出されるデータパケットの構成
を示している。 (第2図) l〇−送信制御回路、11−受信制御回路、12−送受
信データ転送制御回路、 (第3図) ■−送信データ転送制御回路、2−受信データ転送制御
回路、3−DMAC(ダイレクト・メモリアクセス・コ
ントローラ)、4−メモリ5−サブcpu、6−制御回
路、7−リンクコントローラ、8−ライン制御回路(送
信)、9−ライン制御回路(受信)。 出願人  シャープ株式会社 代理人  弁理士 小森久夫
FIG. 1 is a block diagram of a local network system implementing the present invention. FIG. 2 is a block diagram of the transmission interface I/F, and FIG. 3 is a more detailed block diagram thereof. FIG. 4 is a circuit diagram of a collision detection circuit provided in the line control circuit 8. FIG. 5 is a circuit diagram of a carrier detection circuit provided in the line control circuit 9. Moreover, FIG. 6 is a timing chart of the same carrier detection circuit. FIG. 7 shows the relationship between the signals on the line and the signals CDI and CD2. FIG. 8 shows the basic transmission procedure in this local network. FIG. 9 is a diagram showing the bucket format. FIGS. 10(A) to 10(C) are flowcharts showing the data transmission operation. FIGS. 11(A) to 11(C) are flowcharts showing the data receiving operation. FIG. 12 shows the operation when terminals A, B, and 'C attempt to access almost simultaneously and a collision occurs. FIG. 13 shows the structure of a data packet sent out on the line. (Fig. 2) l〇-transmission control circuit, 11-reception control circuit, 12-transmission/reception data transfer control circuit, (Fig. 3) ■-transmission data transfer control circuit, 2-reception data transfer control circuit, 3-DMAC (direct memory access controller), 4-memory 5-sub CPU, 6-control circuit, 7-link controller, 8-line control circuit (transmission), 9-line control circuit (reception). Applicant Sharp Corporation Agent Patent Attorney Hisao Komori

Claims (1)

【特許請求の範囲】[Claims] (11応答パケットの送信をパケット受信後一定時間内
に行い、データパケットが衝突した時には衝突を起こし
た各端末が乱数テーブルでバンクオフタイマ値を選択し
、そのタイマ値の経過時にデータパケットの再送を行う
ようにしたローカルネットワークシステムのデータ伝送
制御装置において、データ伝送ライン上のキャリア信号
検出時点から、キャリア信号が発生しなくなって前記一
定時間より長い所定時間が経過するまで新たなデータパ
ケット送信を禁止する衝突防止回路と、この衝突防止回
路でのデータパケット送信禁止が解除されたときに、前
記乱数テーブルで選択されているすべてのバックオフタ
イマ値を同時にスタートするバックオフタイマ起動手段
とを備えてなる、ローカルネットワークシステムのデー
タ伝送制御装置。
(11 Response packets are sent within a certain period of time after receiving the packet, and when data packets collide, each terminal that caused the collision selects a bank-off timer value from a random number table, and resends the data packet when the timer value elapses.) A data transmission control device for a local network system configured to transmit new data packets from the time when a carrier signal is detected on a data transmission line until a predetermined time period longer than the predetermined time period elapses after the carrier signal is no longer generated. and backoff timer starting means for simultaneously starting all backoff timer values selected in the random number table when the prohibition of data packet transmission in the collision prevention circuit is canceled. A data transmission control device for local network systems.
JP15298482A 1982-08-31 1982-08-31 Data transmission controller of local network system Pending JPS5941947A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15298482A JPS5941947A (en) 1982-08-31 1982-08-31 Data transmission controller of local network system
US06/525,665 US4672543A (en) 1982-08-31 1983-08-23 Data transmission control apparatus in local network systems
GB08322996A GB2126458B (en) 1982-08-31 1983-08-26 Local network system interface
DE3331233A DE3331233C2 (en) 1982-08-31 1983-08-30 Data control device in local connection networks
CA000435700A CA1213015A (en) 1982-08-31 1983-08-30 Data transmission control apparatus in local network systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15298482A JPS5941947A (en) 1982-08-31 1982-08-31 Data transmission controller of local network system

Publications (1)

Publication Number Publication Date
JPS5941947A true JPS5941947A (en) 1984-03-08

Family

ID=15552416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15298482A Pending JPS5941947A (en) 1982-08-31 1982-08-31 Data transmission controller of local network system

Country Status (1)

Country Link
JP (1) JPS5941947A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5439504A (en) * 1977-09-02 1979-03-27 Fujitsu Ltd Information communication system
JPS567549A (en) * 1979-06-29 1981-01-26 Ibm Communication system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5439504A (en) * 1977-09-02 1979-03-27 Fujitsu Ltd Information communication system
JPS567549A (en) * 1979-06-29 1981-01-26 Ibm Communication system

Similar Documents

Publication Publication Date Title
JP2709820B2 (en) Multiprotocol communication controller in single integrated circuit microcontroller
US4672543A (en) Data transmission control apparatus in local network systems
JP2707529B2 (en) Data communication system
EP0076880B1 (en) A local area contention network data communication system
US4225919A (en) Advanced data link controller
US4590467A (en) Local area network interface controller
US4590468A (en) Token access controller protocol and architecture
JP2503086B2 (en) Data link control method
US5933435A (en) Optimized method of data communication and system employing same
EP0244117A2 (en) A method of duplex data transmission using a send-and-wait protocol
US4642630A (en) Method and apparatus for bus contention resolution
US4593281A (en) Local area network interframe delay controller
JPH0228939B2 (en)
JPS58502130A (en) local area logical network system
JPH0654911B2 (en) Method and apparatus for transferring mastership
JPS5941948A (en) Data transmission system of local network system
JPS5941947A (en) Data transmission controller of local network system
US6804739B1 (en) Structure and method for message snooping in SCSI bus expanders
JPS5941943A (en) Data transmission controller of local network system
JPS5941946A (en) Data transmission controller of local network system
JPS5941945A (en) Data transmission system of local network system
JPH0221703B2 (en)
JPS5941942A (en) Data transmission controller of local network system
KR0165440B1 (en) Polling communication method
JPH04266239A (en) Message-oriented digital-stream transmission circuit and digital-stream transmission method and digital-loop transmission system