JPS5940264A - Current detecting circuit - Google Patents
Current detecting circuitInfo
- Publication number
- JPS5940264A JPS5940264A JP15088582A JP15088582A JPS5940264A JP S5940264 A JPS5940264 A JP S5940264A JP 15088582 A JP15088582 A JP 15088582A JP 15088582 A JP15088582 A JP 15088582A JP S5940264 A JPS5940264 A JP S5940264A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- amplifier
- voltage
- load current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 230000010354 integration Effects 0.000 claims description 11
- 230000001629 suppression Effects 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 230000004907 flux Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
- G01R15/183—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using transformers with a magnetic core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、例えは配線器具用のカレントトラシスを用い
た電流検出回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current detection circuit using current trasis, for example for wiring equipment.
商用電源を利用し、かつその負荷電流を検出することに
よってその値を表示または使いすぎ等の警報を発するよ
うな装置においては一般的にカレントトラシスが用いら
れている。第１図は従来例の回路図を示すものであり、
交流電源（１）と負荷（２）との間にカレントトラシス
ＣＴが接続されている。カレントトラシスＣＴの２次側
には、負荷電流■に応じて出力きれる２次出力電圧を全
波整流するブリッジ整流器ＤＢが接続されている。カレ
ントトラシスＣＴの２次側出力をできるだけ大きくする
ため、カレントトラシスのｄｉ／ｄｔ特性を利用するこ
とによって、そのピーク電圧を検出し、電圧比較器（６
）で基準′屯圧との比較を行い、その出力にて発光タイ
オードＬＥＤを表示または詐報する方式がとられている
。しかし、この場合力レシトトラシスＣＴの出力が、交
流電源ｉ１１の周波数が５０Ｉ（ｚと６０七とでは異な
るために、基＄電圧全５０Ｈｚ 、 ６０ Ｈｚに対応
して周波数補正回路（５）を設けていた。ところで、カ
レントトラシスＣＴのｄ＋ ７ ｄｔ特性を利用する必
要性は以下の要因のためである。 ゛即ち、カレ
ントトラシスＣＴの形状制約のためと、２次側出力が高
くとれるためそれをタイレクトに電圧比較器（６）に入
力できることなどからである。しかしながら、この方式
では以下に示すような問題点を有している。即ち、第１
図の回路を書き換えた第２図の回路において、ブリッジ
整流器ＤＢの出力端には負荷抵抗Ｒが接続されている。Current trasis is generally used in devices that utilize a commercial power source and detect the load current to display its value or issue a warning for overuse or the like. Figure 1 shows a circuit diagram of a conventional example.
A current transmission CT is connected between an AC power source (1) and a load (2). A bridge rectifier DB is connected to the secondary side of the current transmission CT for full-wave rectification of the secondary output voltage that can be output according to the load current (2). In order to make the secondary side output of the current trasis CT as large as possible, the di/dt characteristics of the current trasis are used to detect the peak voltage, and the voltage comparator (6
), a comparison is made with a reference pressure, and the output is used to display or false alarm on a light emitting diode LED. However, in this case, since the output of the force reciprocating CT is different between the frequency of the AC power source i11 of 50I (z and 607), a frequency correction circuit (5) is provided corresponding to the total base voltage of 50Hz and 60Hz. By the way, the need to use the d+7 dt characteristic of the current trasis CT is due to the following factors: ゛That is, because of the shape constraints of the current trasis CT, and because the secondary side output can be high, it is necessary to use it directly. This is because the voltage can be input to the voltage comparator (6) at
In the circuit shown in FIG. 2, which is a rewritten version of the circuit shown in the figure, a load resistor R is connected to the output terminal of the bridge rectifier DB.
この負荷抵抗Ｒの両端に生じる両端電圧ｖＯを次段の電
圧比較器（６）の入力電圧としている。この回路は、負
荷（２）で使用される負荷電流■をカレントトラシスＣ
Ｔでヒツクアツづし、２次出力電圧により負荷（２）の
使用状態を表示するようにしている。The voltage vO generated across the load resistor R is used as the input voltage of the voltage comparator (6) at the next stage. This circuit converts the load current used in load (2) into current trassis C
T is turned on, and the usage status of the load (2) is displayed by the secondary output voltage.
しかして、カレントトラシスＣＴの１次側に第３図（ａ
）に示すような位相制御された負荷電流Ｉが流れると、
カレントトラシスＣＴの２次側にはそｎに対応して高周
波成分を含み位相角近傍でピークを持つ第３図（ｂ）に
示すような電圧波形が現われる。これは上述したように
形状的制約のため、カレントトラシスＣＴのコアを大き
くできない理由と、２次側電圧をアシっで増巾すること
なく直接電圧比較器（６）の入力として用いているため
に、所要の電圧ＶＯを確保する必要性ゆえに、カレント
トラシスＣＴが飽和状態にあり、そのため波形の追従性
がなくなっているものである。Therefore, the primary side of the current trasis CT is shown in Fig. 3 (a).
) When a phase-controlled load current I as shown in ) flows,
On the secondary side of the current trasis CT, a voltage waveform as shown in FIG. 3(b) appears, which contains high frequency components and has a peak near the phase angle. This is because the core of the current trass CT cannot be made large due to the shape constraints as mentioned above, and because the secondary side voltage is directly used as an input to the voltage comparator (6) without being amplified. Furthermore, due to the necessity of securing the required voltage VO, the current trasis CT is in a saturated state, and as a result, the waveform followability is lost.
一方、負荷電流■の波形が正弦波の場合は第４図に示す
ようになる。即ち、第４図（ａ）は正弦波の負荷電流Ｉ
の波形であり、力ＶシトトランスＣＴの２次側には第４
図（ｂ）に示すような波形が出力される。第３図に示す
位相制御された負荷電流■の波形と比べると、負荷電流
ＩのピークＩＰは同じでありながら、カレントトランス
ＣＴの２次側波形は、位相制御波形はピーク■０は正弦
波波形のピークｖ１に比べてかなり高くなる。したがっ
て、位相制御された負荷電流Ｉの場合は、実際の電流波
形に対応する電圧よりもかなり高い電圧が電圧比較器（
６）に入力されることになる。そのため、カレントトラ
ンスＣＴの１次側を流れる電流波形の差異によって表示
誤差および誤報が生じるという問題があった。On the other hand, when the waveform of the load current (■) is a sine wave, it becomes as shown in FIG. That is, FIG. 4(a) shows the sinusoidal load current I
waveform, and there is a fourth waveform on the secondary side of the force V Citotrans CT.
A waveform as shown in Figure (b) is output. Compared to the waveform of the phase-controlled load current ■ shown in Figure 3, although the peak IP of the load current I is the same, the secondary side waveform of the current transformer CT is a phase control waveform with a peak ■0 is a sine wave. It is considerably higher than the peak v1 of the waveform. Therefore, for a phase-controlled load current I, the voltage comparator (
6) will be input. Therefore, there is a problem in that display errors and false alarms occur due to differences in the waveform of the current flowing through the primary side of the current transformer CT.
本発明は上述の点に鑑みて提供したものであって、カレ
ントトラシスの一次側を流れる電流波形の差異によって
生じる表示誤差および誤報をなくすことを目的とした電
流検出回路を提供するものである。The present invention has been provided in view of the above-mentioned points, and provides a current detection circuit aimed at eliminating display errors and false alarms caused by differences in current waveforms flowing on the primary side of a current trass.
以下本発明の一実施例を図面により詳述する。An embodiment of the present invention will be described in detail below with reference to the drawings.
第５図は具体回路図を示すものであり、交流電源（１）
と負荷（２）との間にカレントトラシスＣＴの１次側が
挿入接続しである。カレントトラシスＣＴの２次側には
、１次側の負荷電流Ｉに応じて出力される２次出力電圧
を抑制する抑制手段たる抵抗Ｒ。Figure 5 shows a specific circuit diagram, and shows an AC power supply (1)
The primary side of the current trasis CT is inserted and connected between the load (2) and the load (2). On the secondary side of the current transmission CT, there is a resistor R serving as a suppressing means for suppressing the secondary output voltage output according to the load current I on the primary side.
が並列に接ａ濱れている。＋３１ ｉｄ力レしトトラシ
スＣＴの２次側の抑圧された交流の出力電圧を所定のレ
ベルまで増巾する又流増巾器である。（４）は交流増巾
器（３）からの出力を検波、積分する検波積分回路であ
り、信号を検波するタイオードＤ１と抵抗Ｒ１およびコ
シヂンサＣ１の積分回路とから構成されている。（６）
は電圧比較器で、非反転入力端に検波積分回路（４）か
らの出力電圧を入力し、非反転入力端にはツェナータイ
オードＺＤに並列接続された抵抗Ｒ３Ｒ，の接続部から
の基準電圧が入力されている。ＬＥＤは表示用の発光タ
イオードで、例えば、負荷電流Ｉの流れすき゛の場合に
点灯させて警告用としている。Ｄ２は整流用タイオード
である。ここで第５図に示す回路の条件乃至状態は以下
のようにしである。Ｉず、カレントトラシスＣＴは一次
側の波形をその１ま２次側に抽出できること（形状が制
約されているために２次側の出力が小さくなる）。カレ
ントトラシスＣＴの２次側出力は抵抗ＲＯにて抑圧され
ているために、２次側出力を電圧比較器（６）に入力で
きるレベルまで交流増巾器（３）Ｋて又流増巾する。交
流増巾器（３）で増巾された信号を検波積分回路（４）
により検波積分する。検波積分された出力を電圧比較器
（６）に入力する。このような構成によって、カレント
トラシスＣＴの１次側の負荷電流波形がどのように異な
っても、実効負荷電流の検出が可能となり、そのｔａｎ
誤表示、誤報がなくなるものである。are connected to each other in parallel. This is a current amplifier that amplifies the suppressed alternating current output voltage on the secondary side of the +31 id power transmission CT to a predetermined level. (4) is a detection and integration circuit that detects and integrates the output from the AC amplifier (3), and is composed of a diode D1 that detects a signal, an integration circuit that includes a resistor R1 and a cosidenser C1. (6)
is a voltage comparator, the output voltage from the detection and integration circuit (4) is input to the non-inverting input terminal, and the reference voltage from the connection point of the resistor R3R, which is connected in parallel to the Zener diode ZD, is input to the non-inverting input terminal. is entered. The LED is a light emitting diode for display, and is turned on for warning when, for example, the load current I is flowing too low. D2 is a rectifying diode. Here, the conditions or state of the circuit shown in FIG. 5 are as follows. First, current trassis CT can extract the waveform on the primary side to its first or secondary side (the output on the secondary side is small because the shape is restricted). Since the secondary side output of the current transmission CT is suppressed by the resistor RO, the current is amplified by the AC amplifier (3) K until the secondary side output can be input to the voltage comparator (6). . A detection and integration circuit (4) detects the signal amplified by the AC amplifier (3).
Detection and integration are performed by The detected and integrated output is input to the voltage comparator (6). With this configuration, no matter how different the load current waveform on the primary side of the current trassis CT is, it is possible to detect the effective load current, and its tan
This will eliminate mislabeling and false alarms.
第６図は負荷電流■が正弦波の場合を示すものであり、
第６図（ａ）に示すような正弦波状の負荷電流■が流れ
ると、カレントトラシスＣＴの２次側にて抵抗ＲＯにて
抑制された２次電圧υ１が第６図（ｂ）に示すように出
力される。この出力電圧は、交流増巾器（３）により第
６図（ｃ）に示すように電圧比較器（６）に入力できる
レベルまで交流増巾された電圧υ２を出力する。この変
流出力はタイオードＤｉで検波きれ、さらに抵抗Ｒ１％
］υヂンサＣ１にて積分されて第６図（ｄ）に示すよ
うな検波積分出力電圧υ３が電圧比較器（６）に入力さ
れ、基準電圧よりも高ければ出力がＬレベルとなって発
光タイオードＬＥＤを点灯させる。Figure 6 shows the case where the load current ■ is a sine wave.
When a sinusoidal load current ■ as shown in Fig. 6(a) flows, the secondary voltage υ1 suppressed by the resistor RO on the secondary side of the current trasis CT is as shown in Fig. 6(b). is output to. This output voltage is AC amplified by the AC amplifier (3) to a level that can be input to the voltage comparator (6) as shown in FIG. 6(c), and outputs a voltage υ2. This variable output can be detected by diode Di, and further resistor R1%
] υ The integrated detection output voltage υ3 as shown in FIG. 6(d) after being integrated by the sensor C1 is input to the voltage comparator (6), and if it is higher than the reference voltage, the output becomes L level and the light emitting diode is activated. Turn on the LED.
第７図は負荷電流Ｉが位相制御された非正弦波の場合を
示している。第７図（ａ）に示すような位相制御式れた
負荷電流Ｉが流れると、カレントトラシスＣＴの２次側
には抵抗Ｒｏで抑制式れた第７図（ｂ）のような２次電
圧υｌが出力される。婆らにこの２次電圧υ１は第７図
（ｃ）に示すように電圧比較器（６）に入力できるレベ
ルまで交流増巾器（６）によシ交流増巾される。交流増
巾器（６）の出力電圧υ２は検波積分回路（４）にて第
７図（ｄ）に示すように検波積分される。同、正弦波の
場合の検波積分回路（４）からの出力電圧Ｖａは、非正
弦波の場合の出力電圧ｖｂより大きい。このように、カ
レントトラシスＣＴの２次側出力を抑制して、検波積分
するととにより負荷電流Ｉの実効負荷電流の検出が可能
となり、かつ実効値検出により、基準電圧の画用電源周
波数（５’０／６０Ｈｚ）に対する補正回路を必要とし
ないものである。FIG. 7 shows a case where the load current I is a non-sinusoidal wave whose phase is controlled. When a phase-controlled load current I as shown in Fig. 7(a) flows, a secondary voltage as shown in Fig. 7(b) suppressed by a resistor Ro is generated on the secondary side of the current trasis CT. υl is output. This secondary voltage υ1 is amplified by the AC amplifier (6) to a level that can be input to the voltage comparator (6) as shown in FIG. 7(c). The output voltage υ2 of the AC amplifier (6) is detected and integrated by the detection and integration circuit (4) as shown in FIG. 7(d). Similarly, the output voltage Va from the detection and integration circuit (4) in the case of a sine wave is larger than the output voltage Vb in the case of a non-sinusoidal wave. In this way, by suppressing the secondary side output of the current trasis CT and performing detection integration, it is possible to detect the effective load current of the load current I, and by detecting the effective value, the reference voltage power supply frequency (5 0/60Hz) does not require a correction circuit.
第８図及び第９図は他の実施例を示すものである。カレ
ントトラシスＣＴの形状を小ブくするため、コアーの大
きさが制約され、かつ１次側の負荷電流Ｉを増大させる
と、磁束の飽和によって２次側の出力波形にひずみが生
じることになる。つまり、これは１次側の負荷電流ｌに
より制約７受けることになる。そのため、カレント１ヘ
ラシスＣＴの１次側電流を適当な比に分流させることに
より、磁束の飽和点の低いコア一つまり小型のコアーを
使用可能とするものである。第８図（ａ）は具体回路図
を示し、カレントトラシスＣＴの１次側を分流して、負
荷電流■の値を小きくし２次側の出力を分流する前と比
べて抑制したものである。とのカレントトラシスＣＴの
１次側の分流回路が抑制手段を構成する。第８図（ｂ）
は等価回路図を示し、分流回路の等価抵抗をｒｌ 、
ｒｊとし、カレントトラシスＣＴの１次側の等価抵抗ｒ
２はｒ２〉ｒｌとしである。この等価抵抗ｒ１ ｒ２の
抵抗比の構成として、リード線の太さ、づリシト基板の
バターシによる構成、金属片による構成等があり、それ
ぞれ、太后、厚さ、長さ等によって管理する。第９図は
波形を比較した図を示し、第９図（梢は負荷電流Ｉの波
形、第９図０）は従来例の場合のカレントトラシスＣＴ
の２次側出力波形、第９図Ｑ〜は本実施例におけるカレ
ントトラシスＣＴの２次側出力波形をそれぞれ示してい
る。同図（ａ）においては負荷電流■が比較的小さい場
合であり、この場合、従来例０）においてもカレントト
ラシスＣＴの２次側出力波形はひずんでいｋい。また本
実施例Ｑ９では抑制された出力波形となる。同図（ｂ）
において負荷電流■が増加すると、従来例（０）では磁
束が飽和して波形がひずむ。同図（ｃ） （ｄ） にお
いてはざらに波形がひずんでいる。しかし本実施例Ｑめ
では（ｂ）の状態は勿論本発明は上述のように、カレン
トトラシスの２次出力電圧全抑制すべく力１ノシトトラ
ンスの１次側若しくは２次側に設けた抑制手段と、カレ
ントトラシスの２次出力電圧を所定レベルまで増巾する
交流増巾器と、交流増巾器の出力を検波積分する検波積
分回路とを具備したものであるから、カレント１ヘラシ
スの一次側の負荷電流が増加したり、非正弦波のような
電流波形であっても、負荷電流の抑制された波形がガレ
シトトラシスの２次側に出力され、この出力さ几た交流
出力電圧は検波され積分されることで、実効負荷電流の
検出が可能となシ、そのため、誤表示、誤報がなくなる
という効果を奏し、また実効値検出により、従来用いて
いた基準電圧の商用電源周波数（５０／６０１（ｚ ）
に対する周波数補正回路を必要としない効果を奏する。FIGS. 8 and 9 show other embodiments. In order to reduce the shape of the current trasis CT, the size of the core is restricted, and if the load current I on the primary side is increased, the output waveform on the secondary side will be distorted due to magnetic flux saturation. . In other words, this is subject to constraints 7 due to the load current l on the primary side. Therefore, by dividing the primary side current of the current 1 hesis CT at an appropriate ratio, it is possible to use a core with a low saturation point of magnetic flux, that is, a small core. Figure 8 (a) shows a specific circuit diagram, in which the primary side of the current trassis CT is shunted, the value of the load current ■ is reduced, and the output on the secondary side is suppressed compared to before the shunt. . A shunt circuit on the primary side of the current trasis CT constitutes a suppressing means. Figure 8(b)
shows the equivalent circuit diagram, and the equivalent resistance of the shunt circuit is rl,
rj, and the equivalent resistance r of the primary side of the current trasis CT is
2 is r2>rl. The resistance ratio of the equivalent resistances r1 and r2 can be configured by the thickness of the lead wire, the configuration by the base plate of the printed circuit board, the configuration by the metal piece, etc., and each is managed by the empress dowager, thickness, length, etc. Fig. 9 shows a comparison of waveforms, and Fig. 9 (the top is the waveform of load current I, Fig. 9 0) is the current trasis CT in the case of the conventional example.
The secondary side output waveforms of and FIG. 9Q~ show the secondary side output waveforms of the current trasis CT in this embodiment, respectively. In the same figure (a), the load current (2) is relatively small, and in this case, even in the conventional example 0), the secondary side output waveform of the current trasis CT is distorted. Further, in the present embodiment Q9, the output waveform is suppressed. Same figure (b)
When the load current ■ increases in the conventional example (0), the magnetic flux is saturated and the waveform is distorted. In (c) and (d) of the same figure, the waveforms are roughly distorted. However, in this embodiment Q, the state (b) is of course the case, and as described above, the present invention has a suppressing means provided on the primary side or the secondary side of the power transformer to completely suppress the secondary output voltage of the current transformer. Since it is equipped with an AC amplifier that amplifies the secondary output voltage of the current transmission to a predetermined level and a detection and integration circuit that detects and integrates the output of the AC amplifier, the primary side of the current transmission Even if the load current increases or the current waveform is non-sinusoidal, a waveform in which the load current is suppressed is output to the secondary side of the Garesitotransmission system, and this reduced AC output voltage is detected and integrated. By detecting the effective load current, it is possible to detect the effective load current, thereby eliminating false indications and alarms.Also, by detecting the effective value, the commercial power frequency (50/601 (z )
This has the advantage of not requiring a frequency correction circuit for.
第１図は従来例の具体回路図、第２図は同上の回路図、
第３図（ａ） （ｂ’）は同上の非正弦波における＝１
０−
動作波形図、第４図（ａ） （ｂ）は同上の正弦波にお
ける動作波形図、第５図は本発明の一実施例の具体回路
図、第６図（ａ）〜（ｄ）は同上の正弦波における動作
波形図、第７図（ａ）〜ω）は非正弦波における動作波
形図、第８図（ａ） （ｂ）は同上の他の実施例の具体
回路図及び等価回路図、第９図（ａ）〜（ｄ）は同上の
動作波形図である。
［１）は又流電源、（２）は負荷、（３）は変流増巾器
、（４）は検波積分回路、ＣＴはカレシトトラシス、■
は負荷電流を示す。
代理人 弁理士 石 １）長 七
１１−
第６図
（ｂ）
第７図
−３２２−
一ζ＼こメ二＼フー
“ＭへＪFigure 1 is a specific circuit diagram of the conventional example, Figure 2 is the same circuit diagram as above,
Figure 3 (a) and (b') are =1 for the same non-sinusoidal wave.
0- Operating waveform diagrams, Figures 4(a) and (b) are operating waveform diagrams for the same sine wave as above, Figure 5 is a specific circuit diagram of an embodiment of the present invention, Figures 6(a) to (d) 7(a) to ω) are operating waveform diagrams for non-sinusoidal waves, and FIGS. 8(a) and 8(b) are specific circuit diagrams and equivalents of other embodiments of the same. The circuit diagram and FIGS. 9(a) to 9(d) are operation waveform diagrams of the same as above. [1) Current power supply, (2) Load, (3) Current amplifier, (4) Detection/integration circuit, CT, Curesitraxis, ■
indicates the load current. Agent Patent Attorney Ishi 1) Chief 711- Figure 6 (b) Figure 7-322- 1ζ\Komeni\Fu “M to J
Claims (1)
接続し、カレントトラシスの２次側に負荷電流に対応し
て出力される２次出力電圧を検出する電流検出回路にお
いて、カレントトラシスの２次出力電圧を抑制すべくカ
レントトラシスの１次側若しくは２次側に設けた抑制手
段と、カレントトラシスの２次出力電圧を所属レベルま
で増巾する変流増巾器と、ダ流増［１〕器の出力を検波
積分する検波積分回路とを具備して成ることを特徴とす
る電流検出回路。(1) In a current detection circuit that inserts and connects a current trasis between an AC power supply and a load and detects a secondary output voltage outputted to the secondary side of the current trasis in response to a load current, A suppression means provided on the primary or secondary side of the current trasis to suppress the secondary output voltage, a current amplifier that amplifies the secondary output voltage of the current trasis to the relevant level, and a current amplifier [1 ] A current detection circuit comprising a detection and integration circuit that detects and integrates the output of the detector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088582A JPS5940264A (en) | 1982-08-31 | 1982-08-31 | Current detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088582A JPS5940264A (en) | 1982-08-31 | 1982-08-31 | Current detecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940264A true JPS5940264A (en) | 1984-03-05 |
Family
ID=15506504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15088582A Pending JPS5940264A (en) | 1982-08-31 | 1982-08-31 | Current detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940264A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0656543A2 (en) * | 1993-12-01 | 1995-06-07 | Sumitomo Wiring Systems, Ltd. | Withstand voltage-testing apparatus |
| CN106209398A (en) * | 2015-04-30 | 2016-12-07 | 中兴通讯股份有限公司 | A kind of method and device obtaining service error information based on Management Information Model |
-
1982
- 1982-08-31 JP JP15088582A patent/JPS5940264A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0656543A2 (en) * | 1993-12-01 | 1995-06-07 | Sumitomo Wiring Systems, Ltd. | Withstand voltage-testing apparatus |
| CN106209398A (en) * | 2015-04-30 | 2016-12-07 | 中兴通讯股份有限公司 | A kind of method and device obtaining service error information based on Management Information Model |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8199534B2 (en) | Load current detection in electrical power converters | |
| US10502778B2 (en) | Method and apparatus for electric arc detection | |
| JP2005140532A (en) | Device and method for calculating phase angle, device and method for detecting leakage current | |
| JPH0155424B2 (en) | ||
| WO2016136566A1 (en) | Power transmission device and power transmission system | |
| JPS5940264A (en) | Current detecting circuit | |
| JP3087155B2 (en) | Leakage current detection sensor | |
| US10505390B2 (en) | Power blackout sensing system with a phantom voltage detector including a coupled inductor device | |
| US7372354B2 (en) | Detector circuit to be used for measuring current | |
| US20230156894A1 (en) | Energy metering and surge current detection | |
| JPH10221397A (en) | Leakage current detector | |
| JPH0547424Y2 (en) | ||
| JP3367502B2 (en) | Element failure detection device | |
| JPH06313776A (en) | Detector of ground fault current of grounding line | |
| JP2002159134A (en) | Test circuit for leakage detector | |
| JP2012049955A (en) | Current/voltage conversion circuit and current detector | |
| JPH01302177A (en) | Ripple detector for dc power source | |
| JP3072550U (en) | Load current detection unit | |
| JP3334008B2 (en) | Neutral line open phase detector for single-phase three-wire wiring | |
| JP3022532B1 (en) | DC ground fault current detector | |
| JPH0417286A (en) | Thunderbolt detecting and reporting apparatus | |
| JP3374590B2 (en) | Magnetometer | |
| JPH0192664A (en) | Voltage detecting device for line | |
| JP3211596B2 (en) | Power monitoring device | |
| JPS5825519Y2 (en) | Gas information detection alarm device |