JPS5938790B2 - Halftone reproduction method in facsimile, etc. - Google Patents

Halftone reproduction method in facsimile, etc.

Info

Publication number
JPS5938790B2
JPS5938790B2 JP54010257A JP1025779A JPS5938790B2 JP S5938790 B2 JPS5938790 B2 JP S5938790B2 JP 54010257 A JP54010257 A JP 54010257A JP 1025779 A JP1025779 A JP 1025779A JP S5938790 B2 JPS5938790 B2 JP S5938790B2
Authority
JP
Japan
Prior art keywords
signal
circuit
black
gradations
white
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54010257A
Other languages
Japanese (ja)
Other versions
JPS55102967A (en
Inventor
英明 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP54010257A priority Critical patent/JPS5938790B2/en
Publication of JPS55102967A publication Critical patent/JPS55102967A/en
Publication of JPS5938790B2 publication Critical patent/JPS5938790B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】 本発明は、2値信号のみで記録を行なうファクシミリ等
において、中間調を含むアナログ画信号をディジタル化
しもとの中間調に対応したパルス密度の差異として記録
を行うファクシミリ等における中間調再現方式に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a facsimile machine that digitizes an analog image signal including halftones and records it as a difference in pulse density corresponding to the original halftones in a facsimile machine that records only with binary signals. Regarding halftone reproduction methods in et al.

従来の2値信号のみで記録を行なうファクシミリ等にお
けるインクジェット、感熱、静電等の記録方式において
、中間調を含むアナログ゛画信号を数ビットのディジタ
ル信号に変換し、もとの中間調の差異をパルス密度の差
異として記録する方法が種々提案されている。
In conventional inkjet, thermal, electrostatic, and other recording methods used in facsimile machines that record only with binary signals, analog image signals containing halftones are converted into digital signals of several bits, and differences in the original halftones are detected. Various methods have been proposed for recording the difference in pulse density.

しかし、記録装置で作成される記録信号は十分階調性を
有するものを作成できるが実際に記録画として見た場合
、ともに近い階調にはほとんど差異が見られないことが
多く、例えば記録信号としては9階調の信号を作成して
いるにもかかわらず、記録画としては4〜5階調程度し
か表現できないという問題を有していた。本発明はこの
ような問題を解決したものであつて、階調差を明確に表
現することのできるパルス密度変換によるファクシミリ
等における中間調再現方式を提供することを目的とする
。以下、本発明を図面にもとづいて説明する。
However, although the recording signal created by a recording device can have sufficient gradation, when actually viewed as a recorded image, there is often almost no difference between the gradations that are close to each other. Despite the fact that a signal with 9 gradations is created, there is a problem in that only about 4 to 5 gradations can be expressed as a recorded image. The present invention solves these problems and aims to provide a halftone reproduction method for facsimiles and the like using pulse density conversion that can clearly express tone differences. Hereinafter, the present invention will be explained based on the drawings.

第1図は本発明による中間調再現方式の一実施例を示す
ブロック図であり、第2図はその動作を説明するための
動作波形図である。1にn+lビット(nは正の整数)
のA/D変換回路であり、端子12より入力される中間
調を含むアナログ画信号ををn+1ビットのディジタル
信号に変換する。
FIG. 1 is a block diagram showing an embodiment of the halftone reproduction method according to the present invention, and FIG. 2 is an operation waveform diagram for explaining its operation. 1 with n+l bits (n is a positive integer)
This is an A/D conversion circuit that converts an analog image signal including halftones input from the terminal 12 into an n+1 bit digital signal.

2はnビットの記憶回路であり、A/D変換回路1の出
力信号を入力端子13から入力される基準クロック信号
aと同期をとる。
Reference numeral 2 denotes an n-bit storage circuit, which synchronizes the output signal of the A/D conversion circuit 1 with the reference clock signal a input from the input terminal 13.

ここで、記憶回路2ではA/D変換回路1のn+1ビッ
トの出力信号を分割し、下位nビットの出力信号cと上
位置、ビットの出力信号Pと、さらに、該出力信号cの
゛02’’の補数となる出力信号cの計3種類の出力信
号を作成している。3は第1の選択回路であり、記憶回
路2よりの黒情報を含む2種類の出力信号のうち一方を
選択して出力信号とするものであり、白情報のlビット
信号pの値により、nビットのcあるいはcのいずれか
一方を選択して出力信号eとする。
Here, the memory circuit 2 divides the output signal of n+1 bits from the A/D conversion circuit 1, and divides the output signal c of the lower n bits, the output signal P of the upper position bit, and the A total of three types of output signals are created, including the output signal c which is the complement of ''. 3 is a first selection circuit which selects one of the two types of output signals containing black information from the storage circuit 2 as an output signal, and depending on the value of the l-bit signal p of the white information, Either n bits c or c is selected as the output signal e.

4は指定回路であり、あらかじめ設定された2種類の数
値を指定して出力するものである。
4 is a designation circuit that designates and outputs two types of numerical values set in advance.

5は第2の選択回路であり、記憶回路2の工ビットの出
力信号pにより、指定回路4の2個の数値の一方を選択
し、n+lビットのディジタル信号gとして出力するも
のである。
5 is a second selection circuit which selects one of the two numerical values of the designation circuit 4 according to the output signal p of the processing bit of the storage circuit 2, and outputs it as an n+l bit digital signal g.

6は加算回路であり、第1の選択回路3の出力信号eと
第2の選択回路5の出力信号gとを加算し、n+1ビツ
トの信号fとして出力する。
Reference numeral 6 denotes an adder circuit which adds the output signal e of the first selection circuit 3 and the output signal g of the second selection circuit 5 and outputs the result as an n+1 bit signal f.

ここで、出力信号eはnビツトであるためn+1ビツト
目は、常にOとして処理している。7はゲート回路であ
り、第1の選択回路3の出力信号eの各ビツトを示す信
号が全て1のときにのみその出力信号1をlとしている
Here, since the output signal e has n bits, the (n+1)th bit is always processed as O. Reference numeral 7 denotes a gate circuit, which sets the output signal 1 to 1 only when the signals indicating each bit of the output signal e of the first selection circuit 3 are all 1.

8はn+lビツトの計数回路であり、基準クロツク信号
aを計数するものである。
8 is an n+l bit counting circuit, which counts the reference clock signal a.

9はn+1ビツトの比較回路であり、加算回路6の出力
信号fと計数回路8の出力信号kとの内容を比較し、計
数回路8の出力信号kの内容の力が小さくないときにの
み、基準クロツク信号aの周期の2倍の周期を有するパ
ルス出力信号1として出力するものである。
Reference numeral 9 denotes an n+1 bit comparison circuit, which compares the contents of the output signal f of the adder circuit 6 and the output signal k of the counting circuit 8, and only when the strength of the contents of the output signal k of the counting circuit 8 is not small. The pulse output signal 1 is output as a pulse output signal 1 having a period twice that of the reference clock signal a.

11はスイツチング回路であり、記憶回路2の出力信号
pの値により切換わる。
Reference numeral 11 denotes a switching circuit, which is switched depending on the value of the output signal p of the memory circuit 2.

10はインバータ回路、14は出力端子である。10 is an inverter circuit, and 14 is an output terminal.

以上のように構成されるものにおいて、次にその動作を
n=3の場合を例にとつて説明する。
Next, the operation of the device configured as described above will be explained using the case where n=3 as an example.

入力端子12から入力される中間調を含むアナログ画信
号bは、4ビツトのA/D変換回路1によつて、16階
調に分割される。A/D変換された4ビツトのデイジタ
ル信号は、入力端子13より入力される基準クロツクパ
ルス信号aと同期させるため4ビツトの記憶回路2にい
つたん記憶させられる。ここで、前述のように16階調
を黒情報を多く含む8階調と白情報を多く含む8階調と
に分割する。白情報側の8階調は従来と同様に白をベー
スとし、白の中に黒の1パルスが異つた周期で入ること
により、白に近い中間調を得、黒情報側の8階調はこれ
とは逆に黒をベースとして黒の中に白信号のlパルスを
異つた周期で挿人することによつて黒に近い中間調を得
るものである。したがつて、記憶回路2は、記憶した内
容の内上位1ビツトを示す信号pと、残りの下位3ビツ
トの信号Cと、信号cの゛2゛の補数の信号cとの3種
の信号を出力し、第1の選択回路3は記憶回路2からの
信号を受けて白情報側8階調には従来と同様の信号cを
、黒情報側8階調はこれと逆にして信号cを選択して出
力する。つまり、信号pが゛0゛のときは、黒に近い中
間調であり、第1の選択回路3は信号cを選択して出力
し、信号pが6F”のときは白に近い中間調であり、選
択)回路3は信号cを選択して出力する。
An analog image signal b including halftones input from an input terminal 12 is divided into 16 gradations by a 4-bit A/D conversion circuit 1. The A/D converted 4-bit digital signal is temporarily stored in a 4-bit storage circuit 2 in order to be synchronized with the reference clock pulse signal a input from the input terminal 13. Here, as described above, the 16 gradations are divided into 8 gradations containing a lot of black information and 8 gradations containing a lot of white information. The 8 gradations on the white information side are based on white as before, and one pulse of black enters the white at a different period to obtain an intermediate tone close to white, and the 8 gradations on the black information side are On the contrary, by using black as a base and inserting l pulses of a white signal into the black at different periods, a half tone close to black is obtained. Therefore, the storage circuit 2 stores three types of signals: a signal p indicating the high-order 1 bit of the stored content, a signal C representing the remaining low-order 3 bits, and a signal c representing the 2's complement of the signal c. The first selection circuit 3 receives the signal from the storage circuit 2, and outputs the same signal c as before for the 8 gradations on the white information side, and reversely outputs the signal c for the 8 gradations on the black information side. Select and output. In other words, when the signal p is ``0'', it is a halftone close to black, the first selection circuit 3 selects and outputs the signal c, and when the signal p is 6F'', it is a halftone close to white. Yes, selection) The circuit 3 selects and outputs the signal c.

第3図はこれらの各階調における階調番号と信号P,信
号C,信号Cと信号eの関係、および信号eと信号G,
信号fとの関係を示す図である。いま、信号eに着目す
ると、階調屋7と8は共に゛0,0,0”となり黒情報
側中間調と白情報側中間調の接点である白信号1パルス
と黒信号1パルスのパルス比がl対1となるパルス信号
であるので、ここでは、階調滝8を黒情報側中間調と白
情報側中間調の接点としている。したがつて、加算回路
6において白情報側8階調に゛1゛を加算し、逆に黒情
報側8階調には階調7f68を中心として逆対称とする
ために゛2゛を加算しなければならない。この加算回路
6で加算される加算数は指定回路4により指定される。
記憶回路2の出力信号pが第2の選択回路5に入力し、
信号pが黒情報側中間調であることを示す出力信号゛0
”のとき第2の選択回路5は指定回路4の2つの出力信
号の内゛2゛を選択して信号gとして出力し、逆に、信
号pが白情報側中間調であることを示す出力信号8F”
のときは、選択回路5は指定回路4の2つの出力の内1
F゛を選択して出力信号gとして出力する。このように
して加算回路6の出力信号fは第3図に示すような出力
となり、比較回路9において基準クロツク信号aを計数
する計数回路8の出力信号kと比較され、信号kの内容
が小さくないときに基準クロツク信号aの2倍の周期を
もつパルス信号1が出力される。同時に、計数回路8は
クリアまたはプリセツトされる。ここで、パルス信号1
は、白側の8階調の中間調を示すものであり、黒側8階
調の中間調を示す信号は、パルス信号1をインバータ回
路10に通して得られた信号mである。信号1と信号m
との切換えは、スイツチング回路11において記憶回路
2の出力信号pを用いて行われ、信号pが10゛のとき
は信号mがパルス密度信号nとして出力され、信号pが
゛1゛のときは信号1がパルス密度信号nとして出力さ
れる。次に、入力画信号bが真黒または真白信号の場合
について説明する。
Figure 3 shows the relationship between the gradation number and signal P, signal C, signal C and signal e in each of these gradations, and the relationship between signal e and signal G,
It is a figure which shows the relationship with the signal f. Now, if we focus on the signal e, the gradation filters 7 and 8 are both "0, 0, 0", and the pulses of 1 pulse of the white signal and 1 pulse of the black signal, which are the contact points of the black information side halftone and the white information side halftone. Since this is a pulse signal with a ratio of 1 to 1, the gradation waterfall 8 is the contact point between the black information side halftone and the white information side halftone.Therefore, in the adding circuit 6, the white information side 8th floor It is necessary to add ``1'' to the tone, and conversely add ``2'' to the 8 gradations on the black information side in order to make them inversely symmetrical with the gradation 7f68 as the center. The number is designated by the designation circuit 4.
The output signal p of the memory circuit 2 is input to the second selection circuit 5,
Output signal ゛0 indicating that the signal p is a halftone on the black information side
”, the second selection circuit 5 selects “2” of the two output signals of the designation circuit 4 and outputs it as the signal g, and conversely outputs the signal p indicating that it is the white information side halftone. Signal 8F”
In this case, the selection circuit 5 selects one of the two outputs of the designation circuit 4.
F' is selected and output as the output signal g. In this way, the output signal f of the adder circuit 6 becomes an output as shown in FIG. When there is no reference clock signal a, a pulse signal 1 having a period twice that of the reference clock signal a is output. At the same time, the counting circuit 8 is cleared or preset. Here, pulse signal 1
indicates the eight gray levels on the white side, and the signal indicating the eight gray levels on the black side is the signal m obtained by passing the pulse signal 1 through the inverter circuit 10. signal 1 and signal m
The switching between the two is performed in the switching circuit 11 using the output signal p of the memory circuit 2. When the signal p is 10゛, the signal m is output as the pulse density signal n, and when the signal p is ゛1゛, the signal m is output as the pulse density signal n. Signal 1 is output as pulse density signal n. Next, a case where the input image signal b is a pure black or pure white signal will be described.

上述のパルス密度変換力式では真黒または真白信号が除
外されており、これらの信号は全て中間調とみなして処
理されてしまつているので、以下にその是正力法を説明
する。第3図の信号C内において、真黒信号となるべき
階調屈0と真白信号となるべき階調屋15とを着目する
と、共に゛1,1,1”信号で表わされている。したが
つて、入力信号の各ビツトが全て゛1”のときにのみ出
力信号“1”を出力するゲート回路7に記憶回路2の出
力信号を印加せしめ、計数回路8のクリア端子にゲート
回路7の出力信号1を印加することにより、計数回路8
の出力信号Dkは、入力画信号が真白あるいは真黒のレ
ベルにあるときば0゛となる。さらに、加算回路6の出
力信号Dfが常に゛1”以上であることから、比較回路
9はこの場合には出力しない。逆に、比較回路9の出力
信号1をインバータ回路10を通して得られた反転信号
mは、この場合には常に61゛となるので、パルス信号
を連続的に送出させることになる。また、スイツチング
回路11は前述と同様信号pにより切換つているので、
真黒信号と真白信号の識別がなされる。このようにして
、入力画信号bをパルス密度変換して得られた出力信号
nの階調特性は第4図に示すようなものとなる。なお、
記憶回路2,選択回路3,指定回路4,選択回路5,加
算回路6,ゲート回路7は1個のROMで置きかえて構
成することもできる。
In the above-mentioned pulse density conversion force formula, true black or pure white signals are excluded, and all these signals are treated as halftones and processed. Therefore, the corrective force method will be explained below. In the signal C of FIG. 3, if we pay attention to the gradation level 0, which should be a pure black signal, and the gradation level 15, which should be a pure white signal, both are represented by a "1, 1, 1" signal. Therefore, the output signal of the memory circuit 2 is applied to the gate circuit 7 which outputs an output signal "1" only when each bit of the input signal is "1", and the output signal of the gate circuit 7 is applied to the clear terminal of the counting circuit 8. By applying the output signal 1, the counting circuit 8
The output signal Dk becomes 0' when the input image signal is at a pure white or pure black level. Furthermore, since the output signal Df of the adder circuit 6 is always greater than ``1'', the comparator circuit 9 does not output in this case. Since the signal m is always 61° in this case, the pulse signal is sent out continuously.Also, since the switching circuit 11 is switched by the signal p as described above,
A distinction is made between a pure black signal and a pure white signal. In this way, the tone characteristics of the output signal n obtained by pulse density conversion of the input image signal b are as shown in FIG. In addition,
The memory circuit 2, selection circuit 3, designation circuit 4, selection circuit 5, addition circuit 6, and gate circuit 7 can be replaced with one ROM.

また、全階調数をN個、黒情報側の階調数をM(M<N
)個、白情報側の階調数を(N−M)個とすれば、加算
回路6または加算回路6に替えた減算回路を調整するこ
とにより、Mの数を任意に設定できる。発上のように、
本発明は中間調を含むアナログ画信号をN階調に分割し
、さらに、このn階調を黒情報側のM(N>M)階調と
白情報側の(N一M)階調とに2分割し、黒情報側のM
階調は黒信号をベースとして1個の白情報を示すパルス
信号を各階調毎に異なる周期で発生せしめ、白情報側の
(N−M)階調は白信号をベースとして1個の黒情報を
示すパルス信号を各階調毎に異なる周期で発生せしめ、
前記アナログ画信号に対応したパルス密度信号を得るも
のであるから、見かけ上自然な中間調の階調差が得られ
る。
Also, the total number of gradations is N, and the number of gradations on the black information side is M (M<N
) and the number of gradations on the white information side is (NM), then the number M can be arbitrarily set by adjusting the addition circuit 6 or the subtraction circuit replaced by the addition circuit 6. As mentioned,
The present invention divides an analog image signal including halftones into N gradations, and further divides these n gradations into M (N>M) gradations on the black information side and (N-M) gradations on the white information side. Divide into two, M on the black information side
The gradation is based on a black signal, and a pulse signal indicating one piece of white information is generated at a different cycle for each gradation, and the (N-M) gradation on the white information side is based on a white signal and generates one piece of black information. A pulse signal indicating
Since a pulse density signal corresponding to the analog image signal is obtained, an apparently natural gray scale difference between intermediate tones can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるフアクシミリ等における中間調再
現力式を実現するための中間調再現回路の一実施例を示
すプロツク図、第2図はその動作を示す波形図、第3図
はその要部の信号変換を説明するための信号変換図、第
4図は本発明によつて得られる各偕調のパルス密度信号
の波形図である。 1・・・・・・A/D変換回路、2・・・・・・記憶回
路、3・・・・・・選択回路、4・・・・・・指定回路
、5・・・・・・選択回路、6・・:・・・・加算回路
、7・・・・・・ゲート回路、8・・・・・・計数回路
、9・・・・・・比較回路、10・・・・・・インバー
タ回路、11・・・・・・スイツチング回路、12・・
・・・・画信号入力端子、13・・・・・・基本クロツ
ク信号入力端子、14・・・・・・パルス密度変換信号
出力端子。
Fig. 1 is a block diagram showing an embodiment of a halftone reproduction circuit for realizing the halftone reproduction power formula in facsimile machines, etc. according to the present invention, Fig. 2 is a waveform diagram showing its operation, and Fig. 3 is its outline. FIG. 4 is a waveform diagram of pulse density signals of each tonality obtained by the present invention. 1... A/D conversion circuit, 2... Memory circuit, 3... Selection circuit, 4... Designation circuit, 5...... Selection circuit, 6... Addition circuit, 7... Gate circuit, 8... Counting circuit, 9... Comparison circuit, 10...・Inverter circuit, 11...Switching circuit, 12...
. . . Image signal input terminal, 13 . . . Basic clock signal input terminal, 14 . . . Pulse density conversion signal output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 中間調を含むアナログ画信号をn階調に分割し、こ
のn階調を黒情報側のm(n>m)階調と白情報側の(
n−m)階調とに2分割し、黒情報側のM階調は黒信号
をベースとして1個の白情報を示すパルス信号を各階調
毎に異なる周期で発生せしめ、白情報側の(n−m)階
調は白信号をベースとして1個の黒情報を示すパルス信
号を各階毎に異なる周期で発生せしめることを特徴とす
るファクシミリ等における中間調再現方式。
1 Divide the analog image signal including halftones into n gradations, and divide these n gradations into m (n>m) gradations on the black information side and (n>m) on the white information side.
The M gradation on the black information side generates a pulse signal indicating one piece of white information at a different period for each gradation based on the black signal, and nm) A halftone reproduction method for facsimiles, etc., characterized in that the gradation is based on a white signal and a pulse signal representing one piece of black information is generated at a different cycle for each gradation.
JP54010257A 1979-01-30 1979-01-30 Halftone reproduction method in facsimile, etc. Expired JPS5938790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54010257A JPS5938790B2 (en) 1979-01-30 1979-01-30 Halftone reproduction method in facsimile, etc.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54010257A JPS5938790B2 (en) 1979-01-30 1979-01-30 Halftone reproduction method in facsimile, etc.

Publications (2)

Publication Number Publication Date
JPS55102967A JPS55102967A (en) 1980-08-06
JPS5938790B2 true JPS5938790B2 (en) 1984-09-19

Family

ID=11745260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54010257A Expired JPS5938790B2 (en) 1979-01-30 1979-01-30 Halftone reproduction method in facsimile, etc.

Country Status (1)

Country Link
JP (1) JPS5938790B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260678A (en) * 1986-04-15 1987-11-12 株式会社 スリ−ボンド Method of housing two component substance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4946809A (en) * 1972-09-11 1974-05-07
JPS4947964A (en) * 1972-05-03 1974-05-09

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947964A (en) * 1972-05-03 1974-05-09
JPS4946809A (en) * 1972-09-11 1974-05-07

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260678A (en) * 1986-04-15 1987-11-12 株式会社 スリ−ボンド Method of housing two component substance

Also Published As

Publication number Publication date
JPS55102967A (en) 1980-08-06

Similar Documents

Publication Publication Date Title
US4495522A (en) Recording apparatus and method of picture image
US4387364A (en) Method and apparatus for reducing DC components in a digital information signal
US4897734A (en) Image processing apparatus
JPS636192B2 (en)
US5572606A (en) Image information processing method and apparatus therefor with multi-level data capability
JPS5938790B2 (en) Halftone reproduction method in facsimile, etc.
JPH0456508B2 (en)
US5251267A (en) Image recording apparatus for processing image data based on characteristics of image data
JPS6342901B2 (en)
JPS5821979B2 (en) Image signal halftone processing method
JP3081047B2 (en) Coding method for reducing DC voltage component in data stream of digital signal
JPS6249781A (en) Picture information processor
JPS6253986B2 (en)
CA2003704C (en) Digital binarization circuit for conversion of image data
US4812667A (en) Past record correcting/reading apparatus
JPS62140550A (en) Image processor
JPH0821858B2 (en) Digital-analog converter
JPH0439828B2 (en)
JPS61186072A (en) Picture processing device
JPH07108014B2 (en) Image processing device
JP2626520B2 (en) Digital signal generation method
JPS6085630A (en) Signal processing device
JPS6145677A (en) Digital copying machine
SU830657A1 (en) Device for reproducing half-tone images
JPS637078A (en) Picture recorder