JPS5938756Y2 - Voltage switching circuit - Google Patents

Voltage switching circuit

Info

Publication number
JPS5938756Y2
JPS5938756Y2 JP2377677U JP2377677U JPS5938756Y2 JP S5938756 Y2 JPS5938756 Y2 JP S5938756Y2 JP 2377677 U JP2377677 U JP 2377677U JP 2377677 U JP2377677 U JP 2377677U JP S5938756 Y2 JPS5938756 Y2 JP S5938756Y2
Authority
JP
Japan
Prior art keywords
transistor
voltage
diode
base
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2377677U
Other languages
Japanese (ja)
Other versions
JPS53119814U (en
Inventor
昭宣 増子
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP2377677U priority Critical patent/JPS5938756Y2/en
Publication of JPS53119814U publication Critical patent/JPS53119814U/ja
Application granted granted Critical
Publication of JPS5938756Y2 publication Critical patent/JPS5938756Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Electronic Switches (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【考案の詳細な説明】 本考案は例えばテレビジョン受像機のような電子機器に
使用して好適な電圧切換回路に係り、特に集積回路化に
好適な電圧切換回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage switching circuit suitable for use in electronic equipment such as a television receiver, and particularly to a voltage switching circuit suitable for integration into an integrated circuit.

従来、テレビジョン受像機のVHF″HF−ナ、UHF
チューナに電圧を切換供給するための電圧切換回路は例
えば第1図のように構成されている。
Conventionally, television receivers used VHF''HF-na, UHF
A voltage switching circuit for switching and supplying voltage to the tuner is configured as shown in FIG. 1, for example.

即ち第1図において、11はUHFチューナであって、
高周波増幅回路RF 、局部発振器OSC。
That is, in FIG. 1, 11 is a UHF tuner,
High frequency amplifier circuit RF, local oscillator OSC.

周波数混合器MIXなどを含む。Includes frequency mixer MIX, etc.

また12はVHFチューナであって、高周波増幅回路R
F、局部発振器OSC,周波数混合器MIXなどを含む
Further, 12 is a VHF tuner, which is a high frequency amplifier circuit R.
F, local oscillator OSC, frequency mixer MIX, etc.

なお13.14はそれぞれUHF アンテナ、VHFア
ンテナである。
Note that 13 and 14 are a UHF antenna and a VHF antenna, respectively.

一方、NPN形のU−V判別用トランジスタQ1は、ベ
ースがU−Vモード入力端子15に接続され、エミッタ
は接地され、コレクタは抵抗R1,R2を順に介して電
源端子16に接続されている。
On the other hand, the NPN type UV discrimination transistor Q1 has its base connected to the UV mode input terminal 15, its emitter grounded, and its collector connected to the power supply terminal 16 via resistors R1 and R2 in this order. .

上記抵抗R1、R2の接続点はUHFチューナ供給電圧
導断用のPNP形のトランジスタQ2のベースに接続さ
れ、このトランジスタQ2のエミッタは前記電源端子1
6に接続され):IレクタはUHFチューナ11の電源
入力端子17に接続されると共にダイオードD、を順方
向に介したのち抵抗R3を介して基準電位(例えば接地
電位点)に接続されている。
The connection point of the resistors R1 and R2 is connected to the base of a PNP type transistor Q2 for cutting off the UHF tuner supply voltage, and the emitter of this transistor Q2 is connected to the power supply terminal 1.
6): The I-rector is connected to the power input terminal 17 of the UHF tuner 11, and is connected to a reference potential (for example, ground potential point) via a diode D in the forward direction and then via a resistor R3. .

また、PNP形の■伊チューナ供給電圧導断用トランジ
スタQ3は、エミッタが前記電源端子16に接続され、
ベースはダイオードD2を順方向に介して前記ダイオー
ドD1のカソードに接続され、コレクタはVHFチュー
ナ12の第1の電源入力端子18に接続されている。
In addition, the PNP type tuner supply voltage conduction transistor Q3 has an emitter connected to the power supply terminal 16,
The base is connected to the cathode of the diode D1 via the diode D2 in the forward direction, and the collector is connected to the first power input terminal 18 of the VHF tuner 12.

VHFチューナ12においては、高周波増幅回路RFお
よび局部発振器O8Cの電源ライン19が上記第1の電
源入力端子18に接続され、周波数混合器MIXの電源
ライン20は第2の電源入力端子21を介して前記電源
端子16に接続されている。
In the VHF tuner 12, the power line 19 of the high frequency amplifier circuit RF and the local oscillator O8C is connected to the first power input terminal 18, and the power line 20 of the frequency mixer MIX is connected via the second power input terminal 21. It is connected to the power supply terminal 16.

このようにVHFチューナ120周波数混台木MIXへ
常に電源電圧を与えて動作可能に設定しておくのは、V
HFチューナ12の作動時に周波数変換動作を行なわせ
るだけでなく、UHFチューナ11の作動時にその周波
数変換出力信号に対して増幅動作を行なわせるためであ
る。
In this way, the VHF tuner 120 frequency mixed rootstock MIX is always supplied with a power supply voltage and set to be operable.
This is not only to perform a frequency conversion operation when the HF tuner 12 is activated, but also to perform an amplification operation on the frequency conversion output signal when the UHF tuner 11 is activated.

゛而して前記電源端子16には所定の直流電源電圧+V
cが印加されており、U−■モード入力端子15にばU
HF受信モードVHF受信モードにそれぞれ応じて1”
′″0″論理レベルのモト電圧が印加される。
Therefore, a predetermined DC power supply voltage +V is applied to the power supply terminal 16.
c is applied to the U-■ mode input terminal 15.
1” according to HF reception mode and VHF reception mode, respectively.
A ``0'' logic level Moto voltage is applied.

したがってUHF受信モードにおいては、モード電圧入
力″1′″によりトランジスタQ1 がオン状態になり
、そのコレクタ電流により抵抗R2に電圧降下が発生し
てトランジスタQ2は順方向にバイアスされてオン状態
になる。
Therefore, in the UHF reception mode, the mode voltage input "1" turns on the transistor Q1, and its collector current causes a voltage drop across the resistor R2, so that the transistor Q2 is forward biased and turned on.

このためこのトランジスタQ2を通じて電源電圧+Vc
がUHFチューナ11に供給されてUHF受信動作状態
に設定される。
Therefore, the power supply voltage +Vc is applied through this transistor Q2.
is supplied to the UHF tuner 11 and set to the UHF reception operating state.

なおこのときダイオードD1は順方向にバイアスされて
オン状態になり、抵抗R3の端子電圧は電源電圧子Vc
に近い。
At this time, the diode D1 is forward biased and turned on, and the terminal voltage of the resistor R3 is equal to the power supply voltage Vc.
Close to.

したがってトランジスタQ3およびダイオードD2には
トランジスタQ3のオン動作に必要なベース電流が流れ
ず、オフ状態になっているからVHFチューナ11の高
周波増幅回路RF、局部発振器O8Cは非動作状態にな
っている。
Therefore, the base current necessary for turning on the transistor Q3 does not flow through the transistor Q3 and the diode D2, and since the transistor Q3 is in the off state, the high frequency amplifier circuit RF and the local oscillator O8C of the VHF tuner 11 are in an inactive state.

これに対してVHF受信モードにおいては、モード電圧
入力”0′”によりトランジスタQ1 がオフ状態にな
り、したがってトランジスタQ2にはオン動作に必要な
ベース電流が流れず、オフ状態になっている。
On the other hand, in the VHF reception mode, the mode voltage input "0'" turns the transistor Q1 off, so that the base current necessary for the on operation does not flow through the transistor Q2, and the transistor Q2 remains off.

このためUHFチューナ11には電源電圧+Vcが供給
されず、ダイオードD1 もオフ状態になっている。
Therefore, the power supply voltage +Vc is not supplied to the UHF tuner 11, and the diode D1 is also in an off state.

したがってトランジスタQ3およびダイオードD2はそ
れぞれ順方向にバイアスされ、トランジスタQ3は充分
なベース電流がダイオードD2→抵抗R3→接地の経路
に流れてオン状態になる。
Therefore, transistor Q3 and diode D2 are each biased in the forward direction, and transistor Q3 is turned on because a sufficient base current flows through the path from diode D2 to resistor R3 to ground.

そしてこのトランジスタQ3を通じてVHFチューナ1
2の高周波増幅回路RF 、局部発振器O8Cに電源電
圧+Vcが供給され、これによりVHF受信動作状態に
設定される。
And through this transistor Q3, the VHF tuner 1
The power supply voltage +Vc is supplied to the high frequency amplifier circuit RF of No. 2 and the local oscillator O8C, thereby setting the VHF receiving operation state.

ところでトランジスタQ2’Q3のベース電流をそれぞ
れ決定する作用を有する抵抗R1,R3は、あまり大き
な抵抗値に設定すると集積回路のチップ面積が増加する
欠点がある。
However, the resistors R1 and R3, which have the function of determining the base currents of the transistors Q2'Q3, respectively, have the disadvantage that if they are set to too large a resistance value, the chip area of the integrated circuit will increase.

逆に小さな値に設定すると、消費電流が増加するので好
1しくなく、電源電圧+VCの変動がトランジスタQ2
tQ3のベース電流の変動に大きく影響し、電源電圧+
VCの変動に対するトランジスタQ2’Q3の安定動作
範囲が狭くなり、集積回路化に適していない欠点がある
Conversely, setting it to a small value increases current consumption, which is undesirable, and fluctuations in the power supply voltage +VC
It greatly affects the fluctuation of the base current of tQ3, and the power supply voltage +
The stable operating range of the transistors Q2'Q3 with respect to VC fluctuations is narrowed, which has the disadvantage that it is not suitable for integrated circuit implementation.

本考案は上述した点に鑑みてなされたもので、第1およ
び第2の負荷供給電圧専断用トランジスタのベース電流
の供給を定電流回路で行なうことによって、電源電圧の
変動によるベース電流変動もなく広い電圧範囲で安定な
電圧切換動作が可能となり、集積回路化に好適な電圧切
換回路を提供するものである。
The present invention has been developed in view of the above points, and by using a constant current circuit to supply the base current of the first and second load supply voltage exclusive transistors, there is no base current fluctuation due to fluctuations in the power supply voltage. The present invention provides a voltage switching circuit that enables stable voltage switching operation over a wide voltage range and is suitable for integration into integrated circuits.

以下図面を参照して本考案の一実施例を詳細に説明する
An embodiment of the present invention will be described in detail below with reference to the drawings.

第2図において、制御入力端子31はNPN形のトラン
ジスタQ、のベースに接続され、このトランジスタQ1
のエミッタは接地されコレクタは抵抗R1を介して定電
流源用のNPN形のトランジスタQ2のエミッタに接続
される。
In FIG. 2, the control input terminal 31 is connected to the base of an NPN type transistor Q, and this transistor Q1
Its emitter is grounded, and its collector is connected to the emitter of a constant current source NPN transistor Q2 via a resistor R1.

このトランジスタQ2のコレクタは第1負荷供給電圧導
断用のPNP形のトランジスタQ3のベースに接続され
ると共に抵抗R2を介して電源端子32に接続されてい
る。
The collector of this transistor Q2 is connected to the base of a PNP type transistor Q3 for cutting off the first load supply voltage, and is also connected to the power supply terminal 32 via a resistor R2.

上記トランジスタQ3のエミッタは電源端子32に接続
され、コレクタは第1負荷回路33の電源入力端子(図
示せず)に接続されている。
The emitter of the transistor Q3 is connected to the power supply terminal 32, and the collector is connected to the power supply input terminal (not shown) of the first load circuit 33.

一方、第2負荷供給電圧導断用のPNP形のトランジス
タQ4は、エミッタが電源端子32に接続され、コレク
タは第2負荷回路34の電源入力端子(図示せず)に接
続されている。
On the other hand, the PNP type transistor Q4 for conducting the second load supply voltage has its emitter connected to the power supply terminal 32 and its collector connected to the power supply input terminal (not shown) of the second load circuit 34.

そして前記トランジスタQ3のコレクタおよび上記トラ
ンジスタQ4のベースはそれぞれ対応してダイオードD
1 およびD2を順方向に介して一括接続されている。
The collector of the transistor Q3 and the base of the transistor Q4 are respectively connected to a diode D.
1 and D2 in the forward direction.

この一括接続点aは定電流源用のNPN形のトランジス
タQ5のコレクタに接続され、このトランジスタQ5の
エミッタは抵抗R3を介して基準電位点(例えば接地電
位点)に接続されている。
This collective connection point a is connected to the collector of an NPN type transistor Q5 for a constant current source, and the emitter of this transistor Q5 is connected to a reference potential point (for example, a ground potential point) via a resistor R3.

さらに基準電圧源35は例えば抵抗(第4図R5参照)
およびツェナーダイオード(第4図R5参照)の直列回
路よりなり、電源端子32と接地電位点との間に接続さ
れている。
Furthermore, the reference voltage source 35 is, for example, a resistor (see R5 in FIG. 4).
and a Zener diode (see R5 in FIG. 4) in series, and is connected between the power supply terminal 32 and the ground potential point.

そしてツェナーダイオードDzの端子電圧、即ち基準電
圧Vzは前記定電流源用トランジスタQ2’Q5の各ベ
ースに供給されている。
The terminal voltage of the Zener diode Dz, ie, the reference voltage Vz, is supplied to each base of the constant current source transistors Q2'Q5.

而して前記電源端子32には主電圧源(図示せず)から
所定の直流電源電圧子Vcが印加されており、制御入力
端子31には第1負荷選択モードおよび第2負荷選択モ
ードにそれぞれ対応して1″、”O′”論理レベルの切
換制御信号が印加される。
A predetermined DC power supply voltage Vc is applied to the power supply terminal 32 from a main voltage source (not shown), and the control input terminal 31 is supplied with a voltage in the first load selection mode and the second load selection mode, respectively. Correspondingly, switching control signals of logic levels 1" and "O'" are applied.

したがって第1負荷選択モードにおいては、切換制御入
力″1”′がトランジスタQ1のベースに加わり、また
定電流源用のトランジスタQ2のベースにはオン動作に
必要な電圧VZが基準電圧源35から加えられているか
ら、これらのトランジスタQ1 、Q2はそれぞれオン
状態になっている。
Therefore, in the first load selection mode, the switching control input "1" is applied to the base of the transistor Q1, and the voltage VZ necessary for ON operation is applied from the reference voltage source 35 to the base of the constant current source transistor Q2. Therefore, these transistors Q1 and Q2 are each in an on state.

この場合、トランジスタQ2のコレクタ電流はベス電圧
である基準電圧Vzと抵抗R1とで決まる一定電流であ
り、この一定電流の一部はトランジスタQ3のベース電
流として流れる。
In this case, the collector current of the transistor Q2 is a constant current determined by the base voltage Vz and the resistor R1, and part of this constant current flows as the base current of the transistor Q3.

したがって上記トランジスタQ3もオン状態になり、こ
のトランジスタQ3を通じて電源電圧+Vcが第1負荷
回路33に供給される。
Therefore, the transistor Q3 is also turned on, and the power supply voltage +Vc is supplied to the first load circuit 33 through this transistor Q3.

なお定t 流源用トランジスタQ、のベースには基準電
圧VZが加えられているから、この基準電圧Vzと抵抗
R3とで決まる定電流が前記トランジスタQ3のコレク
タからダイオードD1→トランジスタQ5→抵抗R3→
接地の経路で流れる。
Since the reference voltage VZ is applied to the base of the constant t current source transistor Q, the constant current determined by this reference voltage Vz and the resistor R3 flows from the collector of the transistor Q3 to the diode D1 → transistor Q5 → resistor R3. →
Flows through the grounding path.

このため上記定電流源用トランジスタQ5のコレクタ電
位は、電源電圧子VcかもトランジスタQ3のコレクタ
・エミッタ間飽和電圧VcES3およびダイオードD1
の順方向電圧降下VD1を差し引いた値となるが、この
値はほぼ電源電圧+Vcに近い。
Therefore, the collector potential of the constant current source transistor Q5 is determined by the power supply voltage Vc, the collector-emitter saturation voltage VcES3 of the transistor Q3, and the diode D1.
This value is obtained by subtracting the forward voltage drop VD1, and this value is approximately close to the power supply voltage +Vc.

したがってトランジスタQ およびダイオードD2には
、トランジスタQ4のオン動作に必要なベース電流が流
れず、トランジスタQ4はオフ状態になっているから第
2負荷回路34には電源電圧+Vcが供給されない。
Therefore, the base current necessary for turning on the transistor Q4 does not flow through the transistor Q and the diode D2, and since the transistor Q4 is in the off state, the second load circuit 34 is not supplied with the power supply voltage +Vc.

これに対して第2負荷選択モードにおいては、切換制御
入力”O”によりトランジスタQ1がオフ状態になり、
したがってトランジスタQ2’Q3もそれぞれオフ状態
になっている。
On the other hand, in the second load selection mode, the switching control input "O" turns the transistor Q1 off.
Therefore, transistors Q2'Q3 are also each in an off state.

このため第1負荷回路33へは電源電圧子VCが供給さ
れず、ダイオードD1 もオフ状態になっている。
Therefore, the power supply voltage VC is not supplied to the first load circuit 33, and the diode D1 is also in an off state.

したがってトランジスタQ4およびダイオードD2はそ
れぞれ順方向にバイアスされ、トランジスタQ4のベー
ス電流がダイオードD2→トランジスタQ5→抵抗R3
→接地の経路で定電流として流れる。
Therefore, transistor Q4 and diode D2 are each forward biased, and the base current of transistor Q4 is changed from diode D2 to transistor Q5 to resistor R3.
→Flows as a constant current in the grounding path.

このためトランジスタQ4はオン状態になり、このトラ
ンジスタQ4を通じて電源電圧+VCが第2負荷回路3
4へ供給される。
Therefore, the transistor Q4 is turned on, and the power supply voltage +VC is applied to the second load circuit 3 through the transistor Q4.
4.

上述したような電圧切換回路においては、制御入力”1
91または”0′”に応じて第1負荷供給電圧導断用ト
ランジスタQ3または第2負荷供給電圧導断用トランジ
スタQ4をオン状態に設定すると共に、上記各トランジ
スタQ3’Q4のベース電流として基準電圧源35の出
力基準電圧Vzで制御される定電流源用トランジスタQ
2 、Q5から定電流を供給するようにしている。
In the voltage switching circuit as described above, the control input "1"
91 or "0'", the first load supply voltage conduction transistor Q3 or the second load supply voltage conduction transistor Q4 is set to the on state, and the reference voltage is set as the base current of each of the transistors Q3'Q4. Constant current source transistor Q controlled by output reference voltage Vz of source 35
2. A constant current is supplied from Q5.

したがって上記回路の電源電圧+Vcが変動しても、基
準電圧Vzを電源電圧子Vcに比べて充分低く選んでお
けば、基準電圧Vzは電源電圧子VCの変動に対して殆
んど変動しないので、前記ベース電流を一定に保持でき
る。
Therefore, even if the power supply voltage +Vc of the above circuit fluctuates, if the reference voltage Vz is selected sufficiently low compared to the power supply voltage Vc, the reference voltage Vz will hardly change with respect to fluctuations in the power supply voltage Vc. , the base current can be held constant.

このため電源電圧+Vcの変動範囲が広くてもトランジ
スタQ3’Q4は安定に動作し、各負荷回路33゜34
へ安定な電圧供給を行なうことができ、電圧切換回路の
消費電流の変動は少ない利点がある。
Therefore, even if the fluctuation range of the power supply voltage +Vc is wide, transistors Q3'Q4 operate stably, and each load circuit 33°34
This has the advantage that stable voltage can be supplied to the circuit, and fluctuations in current consumption of the voltage switching circuit are small.

また基準電圧Vzを適切な値に選ぶことによって、定電
流決定作用を有する抵抗R1、R3を集積回路化に適し
た値に選ぶことができ、チップ面積を小さくすることが
できる。
Furthermore, by selecting an appropriate value for the reference voltage Vz, the resistors R1 and R3 having a constant current determining function can be selected to values suitable for integration into an integrated circuit, and the chip area can be reduced.

なお集積回路化する場合、前記ダイオードD1は例えば
第3図aに示すような縦方向N−P−Nトランジスタの
ダイオード接続が使われる。
In the case of an integrated circuit, the diode D1 is a diode-connected vertical NPN transistor as shown in FIG. 3a, for example.

このようなトランジスタにおいて、一般にベースB・エ
ミッタE間の逆耐圧は5〜7V位であって小さいので、
逆耐圧の大きいベースB・コレクタ0間ダイオードが使
われる。
In such a transistor, the reverse breakdown voltage between base B and emitter E is generally around 5 to 7V, which is small.
A base B-collector 0 diode with a high reverse breakdown voltage is used.

すなわちダイオードD1のカソードには、トランジスタ
Q3がオフの時、電源電圧+VcからトランジスタQ4
のベース・エミッタ間電圧VBE4およびダイオードD
2の順方向電圧降下を差し引いた大きな電圧かがかるか
ら大きな逆耐圧を必要とするものである。
That is, when the transistor Q3 is off, the cathode of the diode D1 is connected to the transistor Q4 from the power supply voltage +Vc.
Base-emitter voltage VBE4 and diode D
Since a large voltage minus the forward voltage drop of 2 is applied, a large reverse breakdown voltage is required.

しかし上記のようなダイオードD1はトランジスタQ3
のオン動作時に、第3図すに示すようにベース・コレク
タ間に電流ibが流れると、基板との間に寄生P−N−
Pトランジスタが生じ、基板に向ってicなる電流が流
れる。
However, diode D1 as above is connected to transistor Q3.
When the current ib flows between the base and the collector as shown in Figure 3 during the on-operation, a parasitic P-N-
A P transistor is generated and a current ic flows toward the substrate.

この寄生HFEは大きく、β−1位なのでibとほぼ同
じicなる無駄な電流が基板に流れ、ダイオードの消費
電力を増加させることになる。
Since this parasitic HFE is large and on the order of β-1, a wasteful current ic, which is almost the same as ib, flows to the substrate, increasing the power consumption of the diode.

そこでこれを防ぐため縦方向の直流電流増幅率HFEを
押える必要がある。
Therefore, in order to prevent this, it is necessary to suppress the vertical direct current amplification factor HFE.

なお第3図す中、P−N−P寄生トランジスタのエミッ
タ、ベース、コレクタをそれぞれE?、B’。
In Figure 3, the emitter, base, and collector of the P-N-P parasitic transistor are respectively E? , B'.

ピで表わしている。It is represented by pi.

まだダイオードD2についても上記ダイオードと同様に
縦方向N−P−Nトランジスタのダイオード接続が使わ
れるが、B−E間ダイオードが用いられる。
For the diode D2, a diode connection of vertical NPN transistors is used like the above diode, but a B-E diode is used.

また上記実施例の第1負荷回路33、第2負荷回路34
が例えば第1図で示したUHFチューナ、VHFチュー
ナの如く消費電流の大きい場合には、電圧切換回路の集
積回路化に際して負荷供給電圧専断用のトランジスタQ
3 、Q4がそれぞれPNP形のものでは電流容量が
足りないことがある。
Further, the first load circuit 33 and the second load circuit 34 of the above embodiment
For example, when the current consumption is large as in the UHF tuner and VHF tuner shown in Fig. 1, when integrating the voltage switching circuit, a transistor Q for exclusive use of the load supply voltage is added.
3. If Q4 is PNP type, the current capacity may not be sufficient.

このような場合には、PNP形トランジスタとNPN形
トランジスタとの組合せを使用して充分な電流容量を得
るようにすればよい。
In such a case, a combination of a PNP transistor and an NPN transistor may be used to obtain sufficient current capacity.

第4図はこのための回路の一例を示すもので、第4図中
第2図と同一部分は同一符号を付してその説明を省略し
、異なる部分について主として説明する。
FIG. 4 shows an example of a circuit for this purpose. In FIG. 4, the same parts as those in FIG.

即ちPNP形のトランジスタQ3のコレクタはNPN形
のトランジスタQ6のベースに接続され、このトランジ
スタQ6のコレクタは電源端子32に接続され、エミッ
タはtJHFチューナおよびダイオードD1に接続され
ている。
That is, the collector of the PNP type transistor Q3 is connected to the base of the NPN type transistor Q6, the collector of this transistor Q6 is connected to the power supply terminal 32, and the emitter is connected to the tJHF tuner and the diode D1.

またPNP形のトランジスタQ4のベースは抵抗R4を
介して電源端子32に接続されると共にダイオードD3
を順方向に介してダイオードD2に接続される。
Further, the base of the PNP type transistor Q4 is connected to the power supply terminal 32 via the resistor R4, and the base is connected to the power supply terminal 32 via the resistor R4.
is connected to diode D2 in the forward direction.

そして上言1ffNP形のトランジスタQ4のコレクタ
はNPN形のトランジスタQ7のベースに接続され、こ
のトランジスタQ7のコレクタは電源端子32に接続さ
れ、エミッタはVHFチューナに接続される。
The collector of the 1ffNP type transistor Q4 is connected to the base of the NPN type transistor Q7, the collector of this transistor Q7 is connected to the power supply terminal 32, and the emitter is connected to the VHF tuner.

したがって切換制御人力″1”がトランジスタQ、のベ
ースに加わると、トランジスタQ。
Therefore, when switching control power "1" is applied to the base of transistor Q, transistor Q.

Q2’Q3はそれぞれオン状態になり、トランジスタQ
3のコレクタ電流がトランジスタQ6のベース電流とし
て流れ込み、このトランジスタQ6がオン状態になって
UHFチューナへ大きな電流を供給できるようになる。
Q2'Q3 are each turned on, and the transistor Q
The collector current of 3 flows into the transistor Q6 as a base current, and this transistor Q6 is turned on, allowing a large current to be supplied to the UHF tuner.

このとき上記トランジスタQ6のコレクタ電流の一部は
ダイオードD。
At this time, part of the collector current of the transistor Q6 flows through the diode D.

→トランジスタQ5→抵抗R3→接地の経路で流れる。→ Transistor Q5 → Resistor R3 → Ground.

したがって上記トランジスタQ3のコレクタ電位は、電
源電圧十VcからトランジスタQ3のコレクタ・エミッ
タ間飽和電圧VCES3およびトランジスタQaのベー
ス・エミッタ間電圧VBE6およびダイオードD、の順
方向電圧降下を差し弓いた値となるが、この値はほぼ電
源電圧+Vcに近い。
Therefore, the collector potential of the transistor Q3 is a value obtained by subtracting the collector-emitter saturation voltage VCES3 of the transistor Q3, the base-emitter voltage VBE6 of the transistor Qa, and the forward voltage drop of the diode D from the power supply voltage 10 Vc. However, this value is almost close to the power supply voltage +Vc.

したがってトランジスタQ4およびダイオードD2 、
D3には、トランジスタQ4のオン動作に必要なベース
電流が流れず、トランジスタQ4はオフ状態になってい
る。
Therefore transistor Q4 and diode D2,
The base current required to turn on the transistor Q4 does not flow through D3, and the transistor Q4 is in an off state.

このためトランジスタQ7もオフ状態になっており、V
HFチューナには電源電圧+VCが供給されない。
Therefore, transistor Q7 is also in an off state, and V
The power supply voltage +VC is not supplied to the HF tuner.

これに対して切換制御入力″O“′がトランジスタQ1
のベースに加わると、トランジスタQ1Q2 、Q3は
それぞれオフ状態になり、したがってトランジスタQ6
もオフ状態になり、UHFチューナには電源電圧十V
Cが供給されず、ダイオードD1はオフ状態になってい
る。
On the other hand, the switching control input "O"' is the transistor Q1.
, transistors Q1, Q2 and Q3 are respectively turned off, and therefore transistor Q6
is also turned off, and the UHF tuner has a power supply voltage of 10 V.
C is not supplied, and the diode D1 is in an off state.

このときトランジスタQ4およびダイオードD2 、D
3には、トランジスタQ4のオン動作に必要なベース電
流が流れ、このベース電流はトランジスタQ5→抵抗R
3→接地の経路へ定電流として流れる。
At this time, transistor Q4 and diodes D2, D
3, the base current necessary for turning on the transistor Q4 flows, and this base current flows from the transistor Q5 to the resistor R.
3 → Flows as a constant current to the ground path.

そして上記トランジスタQ4のオン動作に伴なってトラ
ンジスタQ7もオン状態になり、VHFチューすへ大き
な電流を供給できるようになる。
As the transistor Q4 turns on, the transistor Q7 also turns on, making it possible to supply a large current to the VHF tuner.

このような電圧切換回路においても、第2図の回路と同
様に、トランジスタQ3 、Q4のベース電流として
トランジスタQ2 、Q5により定電流化を図っている
ので、上記トランジスタQ3.Q4と共働するトランジ
スタQ6 、Q7の動作も電源電圧+Vcの変動に対し
て安定である。
In such a voltage switching circuit, as in the circuit shown in FIG. 2, the base currents of the transistors Q3 and Q4 are made constant by the transistors Q2 and Q5, so that the transistors Q3. The operation of transistors Q6 and Q7, which work together with Q4, is also stable against fluctuations in the power supply voltage +Vc.

なお上記各実施例におけるトランジスタQ1は、他のス
イッチノブ素子により置換してもよい。
Note that the transistor Q1 in each of the above embodiments may be replaced with another switch knob element.

上述したように本考案によれば、第1および第2の負荷
供給電圧専断用トランジスタのベース電流の供給を定電
流回路で行なうことによって、電源電圧の変動によるベ
ース電流変動もなく広い電圧範囲で安定な電圧切換動作
が可能となり、集積回路化に好適な電圧切換回路を提供
できる。
As described above, according to the present invention, the base current of the first and second load supply voltage exclusive transistors is supplied by a constant current circuit, so that the base current does not fluctuate due to fluctuations in the power supply voltage and can be applied over a wide voltage range. A stable voltage switching operation is possible, and a voltage switching circuit suitable for integration into an integrated circuit can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の電圧切換回路を示す回路図、第2図は本
考案に係る電圧切換回路の一実施例を示す回路図、第3
図aおよびbは第2図のダイオードD1の構造および等
何回路を示す図、第4図は本考案の他の実施例を示す回
路図である。 32・・・電源端子、33.34・・・負荷回路、35
・・・基準電圧源、Q1〜Q5・・・トランジスタ、D
、。 D2・・・ダイオード、R1−R3・・・抵抗。
Fig. 1 is a circuit diagram showing a conventional voltage switching circuit, Fig. 2 is a circuit diagram showing an embodiment of the voltage switching circuit according to the present invention, and Fig. 3 is a circuit diagram showing an embodiment of the voltage switching circuit according to the present invention.
Figures a and b are diagrams showing the structure and equivalent circuit of diode D1 in Figure 2, and Figure 4 is a circuit diagram showing another embodiment of the present invention. 32...Power supply terminal, 33.34...Load circuit, 35
...Reference voltage source, Q1-Q5...Transistor, D
,. D2...diode, R1-R3...resistance.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] PNP形またはNPN形に関して同じ形式であって第1
負荷供給電圧導断用の第1のトランジスタQ3および第
2負荷供給電圧導断用の第2のトランジスタQ4と、こ
の両トランジスタQ3’Q4の各エミッタに接続される
主電圧源と、前記各トランジスタQ3 、Q4をそれ
ぞれ介してまたは前記各トランジスタQ3 、Q4の
各出力によりそれぞれスイッチング駆動される別の各ト
ランジスタQ6 、Q7を介して前記主電圧源からの電
圧が供給される第1負荷回路および第2負荷回路と、こ
の第1負荷回路の電源入力端子に一端が接続され且つこ
の電源入力端子に供給される電源電圧に対して順方向に
接続される第1のダイオードD1 と、この第1のダ
イオードの他端と前記第2のトランジスタQ4のベース
との間で第1のダイオードD1に対して逆向きに接続さ
れた第2のダイオードD2 と、これらの両ダイオード
D1.D2の接続点にコレクタが接続されベースは基準
電圧源35に接続されエミッタは抵抗を介して基準電位
点に接続される第3のトランジスタQ5と、前記第1の
トランジスタQ3のベースにコレクタが接続されベース
は前記基準電圧源35に接続されまたコレクタは抵抗を
介して前記主電圧源に接続される第4のトランジスタQ
2と、この第4のトランジスタQ2のエミッタに接続さ
れる抵抗と前記基準電位点との間に接続され電源電圧を
供給すべき第1負荷回路筐たは第2負荷回路の選択に応
じてスイッチング制御されるスイッチング素子とを具備
することを特徴とする電圧切換回路。
The first type is the same type for PNP type or NPN type.
A first transistor Q3 for conducting load supply voltage and a second transistor Q4 for conducting load supply voltage, a main voltage source connected to each emitter of both transistors Q3'Q4, and each of said transistors. A first load circuit and a first load circuit to which the voltage from the main voltage source is supplied via transistors Q3 and Q4, respectively, or via separate transistors Q6 and Q7 which are switched and driven by the outputs of the transistors Q3 and Q4, respectively. a first diode D1 having one end connected to the power input terminal of the first load circuit and connected in a forward direction with respect to the power supply voltage supplied to the power input terminal; A second diode D2 is connected in a direction opposite to the first diode D1 between the other end of the diode and the base of the second transistor Q4, and both diodes D1. A third transistor Q5 has a collector connected to the connection point of D2, a base connected to the reference voltage source 35, and an emitter connected to the reference potential point via a resistor, and a collector connected to the base of the first transistor Q3. a fourth transistor Q whose base is connected to the reference voltage source 35 and whose collector is connected to the main voltage source via a resistor;
2 and the resistor connected to the emitter of the fourth transistor Q2 and the reference potential point, and switching according to the selection of the first load circuit case or the second load circuit to which the power supply voltage is to be supplied. A voltage switching circuit comprising a controlled switching element.
JP2377677U 1977-02-28 1977-02-28 Voltage switching circuit Expired JPS5938756Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2377677U JPS5938756Y2 (en) 1977-02-28 1977-02-28 Voltage switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2377677U JPS5938756Y2 (en) 1977-02-28 1977-02-28 Voltage switching circuit

Publications (2)

Publication Number Publication Date
JPS53119814U JPS53119814U (en) 1978-09-22
JPS5938756Y2 true JPS5938756Y2 (en) 1984-10-29

Family

ID=28861013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2377677U Expired JPS5938756Y2 (en) 1977-02-28 1977-02-28 Voltage switching circuit

Country Status (1)

Country Link
JP (1) JPS5938756Y2 (en)

Also Published As

Publication number Publication date
JPS53119814U (en) 1978-09-22

Similar Documents

Publication Publication Date Title
US6066991A (en) Stabilized oscillator circuit
US5045717A (en) Combined bias supply and power shut-off circuit with selective biasing
US5204645A (en) Circuit configuration for range switching in tuners
US4194158A (en) Integrated front end circuit for VHF receiver
JPS6354013A (en) Power supply device for electronic tuner
JPS5938756Y2 (en) Voltage switching circuit
US4048569A (en) Receiver automatic gain control system
US3982210A (en) Automatic gain control circuit for a crystal oscillator
JP3174088B2 (en) Tuner range switching circuit device
KR860000799B1 (en) Switch circuit
JPS5828967B2 (en) load switching circuit
US3582688A (en) Controlled hysteresis trigger circuit
US4255721A (en) Temperature compensated integratable RC oscillator
KR950014017B1 (en) High input & midd-freq bandwidth switching circuit
JP3282402B2 (en) Linear detection circuit
US4763086A (en) Automatic gain control for tank type voltage controlled oscillator
JP3271343B2 (en) Integrated oscillator circuit
JPH027532B2 (en)
JPS6117375B2 (en)
JPH09134223A (en) Generation circuit for absolute-temperature proportional current and its integrated circuit
JPS6025146Y2 (en) transistor oscillation circuit
JPS6121885Y2 (en)
JPH0119466Y2 (en)
JPH036023Y2 (en)
JPH0210673Y2 (en)