JPS5938743B2 - semiconductor equipment - Google Patents

semiconductor equipment

Info

Publication number
JPS5938743B2
JPS5938743B2 JP334278A JP334278A JPS5938743B2 JP S5938743 B2 JPS5938743 B2 JP S5938743B2 JP 334278 A JP334278 A JP 334278A JP 334278 A JP334278 A JP 334278A JP S5938743 B2 JPS5938743 B2 JP S5938743B2
Authority
JP
Japan
Prior art keywords
semiconductor element
stamp
semiconductor device
cathode
gto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP334278A
Other languages
Japanese (ja)
Other versions
JPS5496977A (en
Inventor
弘通 大橋
好広 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP334278A priority Critical patent/JPS5938743B2/en
Publication of JPS5496977A publication Critical patent/JPS5496977A/en
Publication of JPS5938743B2 publication Critical patent/JPS5938743B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】 この発明は例えばサイリスタ或いはゲートターンオフサ
イリスタなどの半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device such as a thyristor or a gate turn-off thyristor.

従来、半導体素子を圧接する半導体装置(以下圧接型半
導体装置と呼ぶ)では第1図に示すように熱膨張係数が
半導体素子5の熱膨張係数に近い金属板1、2を介して
、熱および電気伝導率の高い円柱状の金属スタンプ3、
4で半導体素子5を圧接している。一般に半導体素子5
と金属スタンプ3、4の熱膨張係数は異なつているため
、半導体装置に温度変化が生じるとバイメタル効果によ
る機械的ストレスが半導体素子5に加わり、半導体装置
の特性劣化や破壊の原因となる。このような問題を防止
するため、第1図に示す如く半導体素子5に熱膨張係数
が近いモリブデンやタングステンの金属板1、2を金属
スタンプ3、4と半導体素子5の間に挿入している。例
えば、サイリスタの場合、第1図に示してあるように、
アノード電極側ではPNPN4層構造からなる半導体素
子5をタングステン板1に合金法で直接固定し、さらに
円柱状の銅スタンプ3にタングステン板1を半田付け6
している。
Conventionally, in a semiconductor device in which semiconductor elements are pressure-welded (hereinafter referred to as a pressure-welded semiconductor device), heat and Cylindrical metal stamp with high electrical conductivity 3,
4, the semiconductor element 5 is pressed into contact with the semiconductor element 5. Generally a semiconductor element 5
Since the thermal expansion coefficients of the metal stamps 3 and 4 are different, when a temperature change occurs in the semiconductor device, mechanical stress due to the bimetallic effect is applied to the semiconductor element 5, causing characteristic deterioration or destruction of the semiconductor device. To prevent such problems, metal plates 1 and 2 made of molybdenum or tungsten, which have a coefficient of thermal expansion similar to that of the semiconductor element 5, are inserted between the metal stamps 3 and 4 and the semiconductor element 5, as shown in FIG. . For example, in the case of a thyristor, as shown in Figure 1,
On the anode electrode side, a semiconductor element 5 having a PNPN four-layer structure is directly fixed to a tungsten plate 1 by an alloy method, and the tungsten plate 1 is further soldered to a cylindrical copper stamp 3 6.
are doing.

一方カソード電極側はモリブデン板2を銅スタンプ4に
半田付け7し、半導体素子5を圧接できるようにしてい
る。又、サイリスタやダイオードなど、従来から広く使
用されている半導体素子のカソード電極を第2図に示す
On the other hand, on the cathode electrode side, a molybdenum plate 2 is soldered 7 to a copper stamp 4 so that a semiconductor element 5 can be pressed into contact therewith. FIG. 2 shows cathode electrodes of semiconductor devices that have been widely used in the past, such as thyristors and diodes.

第2図に示してあるようにカソード電極1は電気的に一
体化しており、ある程度不均一な圧接があつても、電気
的には均一な圧接をおこなつた場合と同等な性能を得る
ことができる。そのため、不均一な圧接による半導体装
置の特性劣化は従来、余り問題にならなかつた。尚、第
2図において2はゲート電極である。近年、サイリスタ
に替る自己消弧能力を持つた電力用スイッチング素子と
して大電力ゲートターンオフサイリスタ(GTOと略す
As shown in Figure 2, the cathode electrode 1 is electrically integrated, and even if there is some degree of uneven pressure contact, it is possible to obtain the same performance as when electrically uniform pressure contact is performed. I can do it. Therefore, deterioration of characteristics of semiconductor devices due to non-uniform pressure bonding has not been much of a problem in the past. In addition, in FIG. 2, 2 is a gate electrode. In recent years, high-power gate turn-off thyristors (abbreviated as GTOs) have been used as power switching elements with self-extinguishing ability to replace thyristors.

)や大電力トランジスタが実用化されるようになつた。
これらの半導体装置の一例としてGTOのカソード電極
を第3図に示す。第3図に示してあるように電極が多数
のメサ型のカソードエミッタ電極1に分割されている。
これらの多数のカソードエミッタ電極1を金属スタンプ
で圧接し、それぞれのカソードエミッタを単独のGTO
(以下カソードエレメントと呼ぶ。)として並列運転し
、大電流をゲートターンオフしている。従つて、カソー
ド電極全体を均一に圧接することにより、部分圧接や、
接触抵抗の差によるカソードエレメント間の電流アンバ
ランスを防止する必要がある。尚、第3図で2はゲート
電極を示している。さらに、よく知られているように半
無限弾性体を円柱状の剛体スタンプで圧接する場合、圧
接面に垂直な方向の応力σzはσz=K−P/V7=フ
Tで表現することができる。
) and high-power transistors came into practical use.
FIG. 3 shows a cathode electrode of a GTO as an example of these semiconductor devices. As shown in FIG. 3, the electrode is divided into a number of mesa-shaped cathode emitter electrodes 1.
These many cathode emitter electrodes 1 are pressed together with a metal stamp, and each cathode emitter is connected to a single GTO.
(hereinafter referred to as cathode elements) are operated in parallel to gate turn off large currents. Therefore, by applying pressure to the entire cathode electrode uniformly, partial pressure contact,
It is necessary to prevent current imbalance between cathode elements due to differences in contact resistance. In addition, in FIG. 3, 2 indicates a gate electrode. Furthermore, as is well known, when a semi-infinite elastic body is pressed with a cylindrical rigid stamp, the stress σz in the direction perpendicular to the pressing surface can be expressed as σz=K-P/V7=FT. .

但しP:圧接力,a:剛体ポストの半径,r:剛体スタ
ンプの中心からの距離,K:定数である。この式から明
らかなように半無限弾性体と剛体ポストの圧接面の理論
的な応力分布は剛体ポストの周辺部で無限大となり、圧
接面内の応力は著しく不均一である。モリブデンなど、
変形しにくい金属盤を介して半導体素子を圧接させる場
合、圧接面内の応力分布は、この状態に近いと考えられ
る。又第1図においてモリブデン盤2の熱膨張係数は銅
スタンプ4のそれより小さいから半導体装置の温度が上
昇するとバイメタル効果のためモリブデン板2の周辺端
部は、半導体素子5の方向へそる。
However, P: pressure contact force, a: radius of the rigid post, r: distance from the center of the rigid stamp, K: constant. As is clear from this equation, the theoretical stress distribution on the pressure contact surface between the semi-infinite elastic body and the rigid post becomes infinite at the periphery of the rigid post, and the stress within the pressure contact surface is extremely non-uniform. molybdenum, etc.
When a semiconductor element is pressed into contact with a metal plate that does not easily deform, the stress distribution within the pressure contact surface is considered to be close to this state. Further, in FIG. 1, the coefficient of thermal expansion of the molybdenum plate 2 is smaller than that of the copper stamp 4, so when the temperature of the semiconductor device rises, the peripheral edge of the molybdenum plate 2 warps toward the semiconductor element 5 due to the bimetallic effect.

又、第1図においてタングステン板1の熱膨張係数より
半導体素子5のそれの方が小さいから、半導体装置に温
度上昇が起ると半導体素子5の周辺部はモリブデン盤2
の方向にそる。以上述べてきた原因が相乗される結果、
圧接型の半導体装置では、収納されている半導体素子の
周辺部に応力が集中する傾向がある。事実、最高保証接
合部温度附近でGTOを圧接すると多くの場合第3図の
斜線部分3のように、カソード電極の周辺部にリング状
の圧接跡が観測された。
In addition, since the thermal expansion coefficient of the semiconductor element 5 is smaller than that of the tungsten plate 1 in FIG.
Turn in the direction of. As a result of the synergy of the causes mentioned above,
In pressure-contact type semiconductor devices, stress tends to concentrate around the semiconductor elements housed therein. In fact, when GTO was pressed near the maximum guaranteed joint temperature, ring-shaped pressure marks were often observed around the cathode electrode, as shown in the shaded area 3 in FIG. 3.

このような形状の圧接跡が生じるGTOでは制御可能な
最大ゲートターンオフ電流が著しく低下するばかりか、
熱疲労テストにおいて、カソード電極の周辺部でゲート
・カソード電極間の短絡事故が発生しやすくなるなどG
TOの重要な特性に悪い影響が現れた。これらの事故は
従来の圧接型半導体装置では問題にならなかつたことで
ある。本発明は前記のような欠点を除くためになされた
もので圧接型半導体装置の半導体素子周辺部に発生する
応力集中を除去することを目的とするものである。
In a GTO in which pressure traces of this shape occur, not only the maximum controllable gate turn-off current decreases significantly, but also
In thermal fatigue tests, short circuits between the gate and cathode electrodes tend to occur around the cathode electrodes.
The important properties of TO were adversely affected. These accidents have not been a problem with conventional press-contact type semiconductor devices. The present invention has been made to eliminate the above-mentioned drawbacks, and its object is to eliminate stress concentration occurring around the semiconductor element of a press-contact type semiconductor device.

以下、第4図により本発明の実施例を詳細に説明する。
第4図は本発明をGTOのカソード電極側へ適応した場
合の実施例である。第4図のモリブデン板2の円周部分
に接する銅スタンプ4に適当な曲率半径を持つた溝8を
リング状に堀り、モリブデン板2の円周部分が銅スタン
プ4に直接、圧接されないようにしてある。このような
溝8を銅スタンプ4に設けると、モリブデン盤2の円周
部にバネ作用を持たせることができ、この部分での応力
の集中によつて生ずる特性劣化を防止することができる
。又、第4図においてモリブデン盤2の円周部分は銅ス
タンプ4と直接密接しないためバイメタル効果によるモ
リブデン盤の反りを緩和することができる。本発明の効
果を確認するためにおこなつた実験結果の一例を第5図
に示す。
Hereinafter, an embodiment of the present invention will be explained in detail with reference to FIG.
FIG. 4 shows an embodiment in which the present invention is applied to the cathode electrode side of a GTO. A ring-shaped groove 8 with an appropriate radius of curvature is dug in the copper stamp 4 that is in contact with the circumferential portion of the molybdenum plate 2 shown in FIG. It is set as. When such a groove 8 is provided in the copper stamp 4, a spring action can be imparted to the circumferential portion of the molybdenum disk 2, and deterioration of characteristics caused by concentration of stress in this portion can be prevented. Further, in FIG. 4, the circumferential portion of the molybdenum disk 2 is not in direct contact with the copper stamp 4, so that warping of the molybdenum disk due to the bimetal effect can be alleviated. FIG. 5 shows an example of the results of an experiment conducted to confirm the effects of the present invention.

第3図において金属ポストで圧接しているカソードエレ
メント数をN,カソードエレメント単体のラツチング電
流をIL8とすると圧接時のラツチング電流1Lは我々
が開発した大電力GTOではLa。・ILeの関係が成
立している。従つて圧接状態の変化によるnの変化はI
Lを測定することによつて推定することができる。第5
図の横軸は圧接力,縦軸はラツチング電流を表わしてい
る。曲線Aは第1図に示したモリブデン盤2を介さない
で円柱状銅スタンプでGTOを直接、圧接した場合であ
る。銅はモリブデンにくらべて変形しやすいため圧接力
の増加に対してILはすぐ飽和値に達しており、各カソ
ードエレメントが均一に圧接されていることがわかる。
曲線Bは第1図に示したモリブデン盤2を介してGTO
を圧接した場合の実験結果である。曲線Aと比較して圧
接力が、かなり高くならないとIL値は飽和していない
。これはGTOのカソード電極周辺部が他の部分と比較
して強く圧接された結果、起つた現象と考えられる。曲
線Cは第4図に示した本発明を実施した場合の実験結果
である。曲線Cは曲線Aにかなり近い傾向を示している
。このように本発明を実施することにより、円柱状銅ス
タンプで直接GTOを圧接した場合と同等の効果を得る
ことができた。本発明を実施した場合、銅スタンプで圧
接した場合同様に、カソード電極周辺部にリング状の圧
接跡は発見されなかつた。又、本発明を実施した圧接型
GTOでは最大ゲートターンオフ電流の低下はみられな
かつた。また熱疲労テストの結果も良好であつた。以上
の説明から明らかなように本発明を圧接型半導体装置に
実施することにより次のような効果を得ることができた
。1)部分圧接を防止するために不必要に大きな圧接力
で半導体装置を圧接する必要がないため半導体素子に対
する機械的ストレスを軽減できる。
In Fig. 3, if the number of cathode elements press-welded by metal posts is N, and the latching current of a single cathode element is IL8, then the latching current 1L during pressure-welding is La in the high-power GTO we have developed.・The relationship of ILe is established. Therefore, the change in n due to the change in pressure contact state is I
It can be estimated by measuring L. Fifth
The horizontal axis in the figure represents the pressure contact force, and the vertical axis represents the latching current. Curve A is the case where the GTO is directly pressed with a cylindrical copper stamp without using the molybdenum disk 2 shown in FIG. Since copper is more easily deformed than molybdenum, IL quickly reaches a saturation value when the pressure contact force increases, and it can be seen that each cathode element is pressure-welded uniformly.
Curve B is the GTO via the molybdenum disk 2 shown in Figure 1.
These are the experimental results when welded together by pressure. The IL value is not saturated unless the pressure contact force becomes considerably higher than that of curve A. This is considered to be a phenomenon that occurred as a result of the peripheral portion of the cathode electrode of the GTO being pressed more strongly than other portions. Curve C is the experimental result when the present invention shown in FIG. 4 is implemented. Curve C shows a trend quite similar to curve A. By implementing the present invention in this way, it was possible to obtain the same effect as when GTO is directly pressed with a cylindrical copper stamp. When the present invention was carried out, no ring-shaped press trace was found around the cathode electrode, as in the case of press contact using a copper stamp. Further, in the press-contact type GTO according to the present invention, no decrease in the maximum gate turn-off current was observed. The results of the thermal fatigue test were also good. As is clear from the above description, the following effects could be obtained by applying the present invention to a pressure contact type semiconductor device. 1) Since it is not necessary to press the semiconductor device with an unnecessarily large pressure contact force in order to prevent partial pressure contact, the mechanical stress on the semiconductor element can be reduced.

従つて半導体装置の信頼性を向上させることができる。
2)半導体装置の温度上昇による熱ストレスを緩和する
ことができるため、熱疲労などによる信頼性低下を防止
できる。
Therefore, the reliability of the semiconductor device can be improved.
2) Since it is possible to alleviate thermal stress caused by temperature rise of the semiconductor device, it is possible to prevent reliability deterioration due to thermal fatigue and the like.

3)部分圧接による特性の低下を防止することができる
3) Deterioration of characteristics due to partial pressure welding can be prevented.

4)ゲート・カソード間、短絡などの事故を防止するこ
とができる。
4) Accidents such as short circuit between gate and cathode can be prevented.

便宜上、GTOを使用して本発明の効果を説明してきた
が、上記の効果はGTO以外の圧接型半導体装置例えば
トランジスタ、サイリスタ、ダイオードなどにおいても
成立することは言うまでもない。
For convenience, the effects of the present invention have been explained using a GTO, but it goes without saying that the above effects can also be achieved in pressure contact type semiconductor devices other than the GTO, such as transistors, thyristors, diodes, etc.

他の実施例を第6図〜第9図に示す。Other embodiments are shown in FIGS. 6 to 9.

第6図は銅ポスト4の周辺部に設けたリング状の溝8の
深さを一定にし、機械工作をやりやtくした場合である
。第7図はモリブデン盤と銅スタンプ4を半田付けし、
熱抵抗の改善をはかつた場合である。第8図はモリブデ
ン盤2の位置合せ用の溝を銅スタンプ4に堀らないでモ
リブデン盤2を直接に銅スタンプ4に取付けた場合であ
る。第9図は銅スタンプ4の外周に溝8を堀つてモリブ
デン盤2の円周部分にバネ作用をもたせた場合である。
これらの実施例は第5図の場合と同じ効果を得ることが
できる。尚、第4図、第6図、第7図、第8図、第9図
の実施例において金属盤2は円盤を想定したが、形状が
変化しても本発明の効果に影響はない。
FIG. 6 shows a case where the depth of the ring-shaped groove 8 provided around the periphery of the copper post 4 is made constant to make machining easier. Figure 7 shows the soldering of the molybdenum board and copper stamp 4.
This is a case where the thermal resistance is improved. FIG. 8 shows a case where the molybdenum disk 2 is directly attached to the copper stamp 4 without digging a groove for positioning the molybdenum disk 2 in the copper stamp 4. FIG. 9 shows a case where a groove 8 is dug in the outer periphery of the copper stamp 4 to impart a spring action to the circumferential portion of the molybdenum disk 2.
These embodiments can achieve the same effect as the case of FIG. In the embodiments shown in FIG. 4, FIG. 6, FIG. 7, FIG. 8, and FIG. 9, the metal disk 2 is assumed to be a disk, but even if the shape changes, the effect of the present invention is not affected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の半導体装置の断面図、第2図は従来から
広く使用されているサイリスタのカソード電極平面図、
第3図は大電力ゲートターンオフサイリスタのカソード
電極の平面図、第4図は本発明の実施例を説明するため
の断面図、第5図は第4図の実施例の効果を確認するた
めにおこなつた実験結果であ.りラツチング電流と圧接
力の関係を示す曲線図、第6図〜第9図は夫々本発明の
他の実施例を示す断面図である。
Figure 1 is a cross-sectional view of a conventional semiconductor device, Figure 2 is a plan view of a cathode electrode of a thyristor, which has been widely used in the past.
Fig. 3 is a plan view of the cathode electrode of a high power gate turn-off thyristor, Fig. 4 is a sectional view for explaining an embodiment of the present invention, and Fig. 5 is a diagram for confirming the effect of the embodiment of Fig. 4. This is the result of an experiment conducted. 6 to 9 are cross-sectional views showing other embodiments of the present invention, respectively.

Claims (1)

【特許請求の範囲】 1 半導体素子と、該半導体素子の少なくとも一方の面
に設けられた前記半導体素子の熱膨張係数に近い熱膨張
係数を有する金属板と、該金属板を介して前記半導体素
子を圧接する金属スタンプとを具備してなる半導体装置
において、前記金属スタンプの前記金属板側の周辺端部
に凹部を設けたことを特徴とする半導体装置。 2 前記、金属スタンプと前記金属板の間に半田層を介
してあることを特徴とする前記特許請求の範囲第1項記
載の半導体装置。
[Scope of Claims] 1. A semiconductor element, a metal plate provided on at least one surface of the semiconductor element and having a coefficient of thermal expansion close to that of the semiconductor element, and a metal plate provided on at least one surface of the semiconductor element, and a metal plate provided on at least one surface of the semiconductor element, and a metal plate provided on at least one surface of the semiconductor element, and a metal plate provided on at least one surface of the semiconductor element. What is claimed is: 1. A semiconductor device comprising: a metal stamp for press-welding a semiconductor device, wherein a recess is provided at a peripheral end of the metal stamp on the metal plate side. 2. The semiconductor device according to claim 1, wherein a solder layer is interposed between the metal stamp and the metal plate.
JP334278A 1978-01-18 1978-01-18 semiconductor equipment Expired JPS5938743B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP334278A JPS5938743B2 (en) 1978-01-18 1978-01-18 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP334278A JPS5938743B2 (en) 1978-01-18 1978-01-18 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS5496977A JPS5496977A (en) 1979-07-31
JPS5938743B2 true JPS5938743B2 (en) 1984-09-19

Family

ID=11554678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP334278A Expired JPS5938743B2 (en) 1978-01-18 1978-01-18 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS5938743B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052993Y2 (en) * 1985-01-30 1993-01-25

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189637A (en) * 1983-04-13 1984-10-27 Hitachi Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052993Y2 (en) * 1985-01-30 1993-01-25

Also Published As

Publication number Publication date
JPS5496977A (en) 1979-07-31

Similar Documents

Publication Publication Date Title
US2751528A (en) Rectifier cell mounting
JP2739970B2 (en) Pressure contact type semiconductor device
US4314270A (en) Hybrid thick film integrated circuit heat dissipating and grounding assembly
US3525910A (en) Contact system for intricate geometry devices
JP3344552B2 (en) Pressure welding type semiconductor device
US3142791A (en) Transistor and housing assembly
US3476986A (en) Pressure contact semiconductor devices
US3532944A (en) Semiconductor devices having soldered joints
US4500907A (en) Pressure-applied type semiconductor device
JPS5938743B2 (en) semiconductor equipment
US3227933A (en) Diode and contact structure
US6445013B1 (en) Gate commutated turn-off semiconductor device
US3480842A (en) Semiconductor structure disc having pn junction with improved heat and electrical conductivity at outer layer
US3280383A (en) Electronic semiconductor device
US3417458A (en) Production of electrical semiconductor device
US4556898A (en) Semiconductor device
US3476985A (en) Semiconductor rectifier unit
US3641663A (en) Method for fitting semiconductor pellet on metal body
JPH0547991B2 (en)
JP3226088B2 (en) Semiconductor device
JPS5871658A (en) Pressure contact type semiconductor device
JP2001094227A (en) Semiconductor chip mounting wiring board and semiconductor chip mounting method using the board
JPH06302734A (en) Semiconductor module for power
JPH0722096A (en) Hybrid integrated circuit
US3415943A (en) Stud type base design for high power semiconductors