JPS5932631B2 - Electronic lock acoustic display device - Google Patents

Electronic lock acoustic display device

Info

Publication number
JPS5932631B2
JPS5932631B2 JP13761080A JP13761080A JPS5932631B2 JP S5932631 B2 JPS5932631 B2 JP S5932631B2 JP 13761080 A JP13761080 A JP 13761080A JP 13761080 A JP13761080 A JP 13761080A JP S5932631 B2 JPS5932631 B2 JP S5932631B2
Authority
JP
Japan
Prior art keywords
signal
number storage
input
storage device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13761080A
Other languages
Japanese (ja)
Other versions
JPS5766282A (en
Inventor
広利 鯰江
敬一 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Corp
Original Assignee
Alpha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha Corp filed Critical Alpha Corp
Priority to JP13761080A priority Critical patent/JPS5932631B2/en
Publication of JPS5766282A publication Critical patent/JPS5766282A/en
Publication of JPS5932631B2 publication Critical patent/JPS5932631B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Lock And Its Accessories (AREA)

Description

【発明の詳細な説明】 従来の押釦式電子錠では、押釦スイッチを押圧して入力
信号を与えたとき、入力信号発生の表示がなくこのため
操作者が入力信号の発生を確認できない欠点があり、同
一番号の押釦スイッチを重複して押圧し誤動作を生ずる
ことがあった。
[Detailed Description of the Invention] Conventional push-button electronic locks have the disadvantage that when the push-button switch is pressed to give an input signal, there is no indication that the input signal has been generated, so the operator cannot confirm the occurrence of the input signal. , pushbutton switches with the same number could be pressed twice, resulting in malfunctions.

近時の電子錠では、入力信号が与えられたとき光を発生
する点灯表示装置が開発されたが、このような光表示方
式は押釦スイッチを押圧する毎度に点灯表示装置を目視
しなければならず不便であった。
In recent electronic locks, lighting display devices have been developed that generate light when an input signal is applied, but such light display systems require visual inspection of the lighting display each time a push button switch is pressed. It was very inconvenient.

そこでこの発明では、電子錠に音響表示装置を設けるこ
とにより上記欠点を解消したものである。
Therefore, in the present invention, the above-mentioned drawbacks are solved by providing the electronic lock with an acoustic display device.

図面について説明すると、本発明で使用する電子錠は、
複数の押釦スイッチ10a〜10eを有する入力装置A
と、書き込み信号を受けたとき入力装置Aの信号を記憶
する任意番号記憶装置Bと、入力装置A及び任意番号記
憶装置Bの出力を比較し一致したとき解錠信号を発生す
る第1比較装置Cと、第1比較装置Cの解錠信号で解錠
される錠りと、固定番号記憶装置Eと、入力装置A及び
固定番号記憶装置Eの出力を比較し一致したとき任意番
号記憶装置Bに対し書き込み信号を与える第2比較装置
Fとを有する。
To explain the drawings, the electronic lock used in the present invention is
Input device A having a plurality of pushbutton switches 10a to 10e
and an arbitrary number storage device B that stores the signal of the input device A when receiving a write signal, and a first comparison device that compares the outputs of the input device A and the arbitrary number storage device B and generates an unlock signal when they match. C, the lock that is unlocked by the unlock signal from the first comparator C, the fixed number storage device E, and when the outputs of the input device A and the fixed number storage device E are compared, and when they match, the arbitrary number storage device B and a second comparator F that provides a write signal to the second comparator F.

入力装置Aは、押釦スイッチ10a〜10eの信号を受
けるチャタリング防止回路11と、このチャタリング防
止回路11の出力を受けるORゲート12と、ORゲー
ト12の出力を計数するアドレスカウンタ13とを有す
る。
The input device A includes a chattering prevention circuit 11 that receives signals from the pushbutton switches 10a to 10e, an OR gate 12 that receives the output of the chattering prevention circuit 11, and an address counter 13 that counts the output of the OR gate 12.

任意番号記憶装置Bは、チャタリング防止回路11の信
号を受けるゲート14とこのゲート14を通る信号を記
憶するRAMI 5とを有する。
The arbitrary number storage device B has a gate 14 that receives a signal from the chattering prevention circuit 11, and a RAMI 5 that stores the signal that passes through this gate 14.

アドレスカウンタ13は、このRAM15にアドレス信
号を与えると共にP−ROM30又はダイオードマトリ
ックス等公知の回路で構成される固定番号記憶装置Eに
もアドレス信号を与える。
The address counter 13 provides an address signal to the RAM 15 and also provides an address signal to a fixed number storage device E constituted by a P-ROM 30 or a known circuit such as a diode matrix.

第1比較装置Cは、チャタリング防止回路11とRAM
15の出力を比較し一致したとき一致信号を発生する比
較器16と、比較器16の出力数を計数する5進カウン
タ17と、5進カウンタ17の出力でセットされるR−
8フリツプフロツプ18と、このRSフリップフロップ
18の出力で作動されるタイマ19とを有する。
The first comparator C includes a chattering prevention circuit 11 and a RAM.
a comparator 16 that compares the outputs of the quinary 15 and generates a match signal when they match; a quinary counter 17 that counts the number of outputs from the comparator 16;
8 flip-flop 18 and a timer 19 operated by the output of this RS flip-flop 18.

第2比較装置Fは、チャタリング防止回路11とP−R
OM30の出力を比較し一致したとき一致信号を発生す
る比較器20と、比較器20の出力数を計数する7進カ
ウンタ21と、7進カウンタ21の出力でセットされる
R−8フリツプフロツプ22とこのR−8フリツプフロ
ツプ22の出力で作動されるタイマ23とを有する。
The second comparator F includes the chattering prevention circuit 11 and the P-R
A comparator 20 that compares the outputs of the OM30 and generates a match signal when they match, a heptad counter 21 that counts the number of outputs from the comparator 20, and an R-8 flip-flop 22 that is set by the output of the heptad counter 21. A timer 23 is operated by the output of the R-8 flip-flop 22.

本発明の実施例では、固定番号は7桁の数字で記憶され
任意番号は5桁の数字で記憶される。
In an embodiment of the invention, the fixed number is stored as a 7-digit number and the arbitrary number is stored as a 5-digit number.

錠りを解錠する操作について説明する。The operation to unlock the lock will be explained.

数字が付された押釦スイッチ10a〜10eを所定の順
序で押圧すると、この信号はチャタリング防止回路11
を通り比較器16に印加されると共にORゲート12を
通り、アドレスカウンタ13に送出される。
When the numbered pushbutton switches 10a to 10e are pressed in a predetermined order, this signal is sent to the chattering prevention circuit 11.
The signal is applied to the comparator 16 through the OR gate 12 and sent to the address counter 13.

アドレスカウンタ13は、アドレス信号をRAM15に
与えるので、RAM15は1桁目〜5桁目の記憶された
数字を比較器16に送る。
Since the address counter 13 provides an address signal to the RAM 15, the RAM 15 sends the stored numbers from the first to fifth digits to the comparator 16.

比較器16は、押釦スイッチとRAM15の数字信号を
1桁毎に比較し一致する度毎に出力を発生し、この出力
は5進カウンタ1Tで計数される。
The comparator 16 compares the push button switch and the numerical signal in the RAM 15 digit by digit and generates an output each time they match, and this output is counted by a quinary counter 1T.

5進カウンタ17は5個目の一致信号を計数したとき、
出力を発生し、R−8フリツプフロツプ18をセットし
てタイマ19を作動させる。
When the quinary counter 17 counts the fifth matching signal,
generates an output, sets R-8 flip-flop 18 and operates timer 19.

タイマ19がHレベルの信号を発生するとインバータ2
4はLレベルになり従って錠りに通電されて解錠される
When timer 19 generates an H level signal, inverter 2
4 becomes the L level, and therefore the lock is energized and unlocked.

所定時間経過後にタイマ19はLレベルとなり、この信
号の立下りでワンショットマルチバイブレータ25は出
力を発生し、5進カウンタ1TとR−8フリツプフロツ
プ1Bをリセットする。
After a predetermined time has elapsed, the timer 19 goes to L level, and at the fall of this signal, the one-shot multivibrator 25 generates an output and resets the quinary counter 1T and the R-8 flip-flop 1B.

次に任意番号を変更する場合について説明する。Next, the case of changing an arbitrary number will be explained.

押釦スイッチ10a〜10eで7桁の数字を比較器20
に与えると共にORゲートとアドレスカウンタ13によ
りP−ROM30に記憶された7桁の数字を比較器20
に与える。
Press the pushbutton switches 10a to 10e to convert the 7-digit number to the comparator 20.
The comparator 20 receives the 7-digit number stored in the P-ROM 30 by the OR gate and the address counter 13.
give to

比較器20では、各桁の数字信号を比較し一致したとき
出力を発生し、7進カウンタ21が7個の一致信号を計
数したとき発生した出力でR−8フリツプフロツプ22
がセットされる。
The comparator 20 compares the numeric signals of each digit and generates an output when they match.The output generated when the hexadecimal counter 21 counts 7 matching signals is used to generate an output from the R-8 flip-flop 22.
is set.

RSフリップフロップ22のQ出力でタイマ23がHレ
ベルとなり書き込み信号を発生する。
The Q output of the RS flip-flop 22 causes the timer 23 to go to H level and generate a write signal.

この書き込み信号で、ゲート14が開き、RAM15が
書き込み状態となると共にORゲート31及びワンショ
ットマルチバイブレーク32を通る信号でアドレスカウ
ンタ13がリセットされる。
This write signal opens the gate 14 and puts the RAM 15 into a write state, and the address counter 13 is reset by a signal passing through the OR gate 31 and the one-shot multi-by-break 32.

ワンショットマルチバイブレーク32は、ORゲート3
1の立上り信号で出力を生ずる。
One-shot multi-by-break 32 is OR gate 3
A rising signal of 1 produces an output.

この状態の下で、押釦スイッチ10a〜10eを押圧し
5桁の数字入力信号を与えると、RAM15は、アドレ
スカウンタ13からのアドレス信号を受けながら、ゲー
ト14を通る数字入力信号を記憶する。
Under this state, when the pushbutton switches 10a to 10e are pressed to give a five-digit numerical input signal, the RAM 15 stores the numerical input signal passed through the gate 14 while receiving the address signal from the address counter 13.

アドレスカウンタ13が5桁目の入力を計数すると、値
検知器としてのORゲート34に出力が生じ、この出力
と先に生じている書き込み信号とを受けているANDゲ
ート33は、ゲートを開いて、ORゲート31及びワン
ショットマルチバイブレータ32を通じてアドレスカウ
ンタ13にリセット信号を与える。
When the address counter 13 counts the input of the fifth digit, an output is generated in the OR gate 34 as a value detector, and the AND gate 33 receiving this output and the previously generated write signal opens the gate. , a reset signal is given to the address counter 13 through the OR gate 31 and the one-shot multivibrator 32.

従って、新しくRAM15に記憶された任意番号と押釦
スイッチ10a〜10eの入力とが一致すれば、錠りが
解除される。
Therefore, if the arbitrary number newly stored in the RAM 15 matches the input of the pushbutton switches 10a to 10e, the lock is released.

本発明では、押釦スイッチの入力信号の発生を報知する
ため、制御回路Gと、この制御回路Gの駆動信号で作動
される発音装置Hとが設けられる。
In the present invention, a control circuit G and a sounding device H operated by a drive signal from the control circuit G are provided in order to notify the generation of an input signal to a push button switch.

発音装置Hは、圧電ブザー等の公知の電子ブザーが使用
される。
As the sounding device H, a known electronic buzzer such as a piezoelectric buzzer is used.

制御回路Gは、2個のANDゲート40と41及びOR
ゲート42を有し、ANDゲート40には、インバータ
43を介して第2比較装置下の書き込み信号が与えられ
ると共にORゲート12の出力が与えられる。
The control circuit G includes two AND gates 40 and 41 and an OR gate.
The AND gate 40 is provided with a write signal from the second comparator via an inverter 43 and is also provided with the output of the OR gate 12 .

ANDゲート41には第2比較装置Fの書き込み信号と
ORゲート12の出力が直接印加される。
The write signal of the second comparator F and the output of the OR gate 12 are directly applied to the AND gate 41 .

ORゲート42は、第2比較装置Fの書き込み信号とA
NDゲート40の出力との入力を受けるがその出力は、
インバータ44を介して発音装置Hに与えられると共に
トランジスタ45のコレクタに与えられる。
The OR gate 42 connects the write signal of the second comparator F and the A
It receives the input from the output of the ND gate 40, and its output is
The signal is applied to the sound generating device H via an inverter 44 and also to the collector of a transistor 45.

このトランジスタ45のベースは、ANDゲート41の
出力端子に接続され、エミッタは接地される。
The base of this transistor 45 is connected to the output terminal of the AND gate 41, and the emitter is grounded.

上記制御回路Gの作動について説明すると、第2比較装
置Fから書き込み信号が出ていないとき、ANDゲート
40は、インバータ43によって一方の入力端子にHレ
ベルの信号を受けている。
To explain the operation of the control circuit G, when the write signal is not output from the second comparator F, the AND gate 40 receives an H level signal at one input terminal by the inverter 43.

この状態で押釦スイッチ10a〜10eのいずれかを押
圧すると、チャタリング防止回路11及びORゲート1
2を通る入力信号で、ANDゲート40は出力を発生し
、この出力は、ORゲート42を通じてインバータ44
に与えられるから、インバータの出力はLレベルとなり
発音装置Hが通電され、入力信号発生を報知する。
When any of the pushbutton switches 10a to 10e is pressed in this state, the chattering prevention circuit 11 and the OR gate 1 are activated.
With an input signal passing through 2, AND gate 40 produces an output, which is passed through OR gate 42 to inverter 44.
Since the output of the inverter becomes L level, the sound generating device H is energized and notifies the generation of the input signal.

従って、この状態では、押釦スイッチを押圧する度毎に
発音装置Hが作動される。
Therefore, in this state, the sound generating device H is activated every time the push button switch is pressed.

押釦スイッチ10a〜10eから入力された7桁の固定
番号が一致したとき、比較器20から7個の一致信号が
発生し、この信号で7進カウンタ21は出力を発生して
RSフリップフロップ22をセットしてタイマ23によ
って一定時間書き込み信号が発生する。
When the 7-digit fixed numbers input from the pushbutton switches 10a to 10e match, the comparator 20 generates 7 matching signals, and this signal causes the 7-ary counter 21 to generate an output and trigger the RS flip-flop 22. Once set, the timer 23 generates a write signal for a certain period of time.

この書き込み信号はORゲート42を通ってインバータ
44に印加されるので、書き込み信号が発生している間
は、発音装置Hが作動しているので、RAM15で記憶
すべき任意番号は、発音装置が音を発生している間に押
釦スイッチ10a〜10eで5桁まで入力することがで
きる。
This write signal is applied to the inverter 44 through the OR gate 42, so while the write signal is being generated, the sound generating device H is operating, so the arbitrary number to be stored in the RAM 15 is While the sound is being generated, up to five digits can be input using the pushbutton switches 10a to 10e.

タイマ23が作動を開始して所定時間経過後は出力、即
ち書き込み信号の発生を停止するので、それ以後は、発
音装置Hの音は消え、任意番号の記憶も行うことができ
ない。
Since the timer 23 starts operating and stops outputting, ie, generating the write signal, after a predetermined period of time has elapsed from the start of operation, the sound from the sound generating device H disappears and it is no longer possible to memorize an arbitrary number.

上述の通り、書き込み信号が発生している間は、ORゲ
ート42及びインバータ44を通じて発音装置Hを作動
させるが、このとき5桁の任意番号を押釦スイッチ10
a〜10eから入力すると、ANDゲート41は、両人
力を受けるので出力を発生しトランジスタ45を導通さ
せる。
As mentioned above, while the write signal is being generated, the sound generating device H is operated through the OR gate 42 and the inverter 44. At this time, an arbitrary 5-digit number is pressed on the button switch 10.
When input from a to 10e, the AND gate 41 receives both forces and generates an output, making the transistor 45 conductive.

従ってORゲート42の出力はインバータ44に加わら
ないので、任意番号入力信号が与えられる度毎に発音装
置Hは音の発生を中止するので、操作者は、任意番号入
力信号の発生を確認することができる。
Therefore, since the output of the OR gate 42 is not applied to the inverter 44, the sound generating device H stops generating sound every time the arbitrary number input signal is given, so the operator must confirm the generation of the arbitrary number input signal. Can be done.

入力装置Aには、リトリガ式モノマルチバイブレータ5
0が設けられる。
Input device A includes a retrigger type mono multivibrator 5.
0 is set.

このモノマルチバイブレータは、1個の押釦を押圧した
のち次の押釦を一定時間(例えば5秒)以内に押圧され
ない場合に信号を生じORゲート31を通じてアドレス
カウンタ13をリセットする。
This mono-multivibrator generates a signal and resets the address counter 13 through the OR gate 31 when the next push button is not pressed within a certain period of time (for example, 5 seconds) after pressing one push button.

【図面の簡単な説明】[Brief explanation of drawings]

添付の図面は本発明による音響発生装置の回路図を示す
ものである。 図中、符号A・・・・・・入力装置、B・・・・・・任
意番号記憶装置、C・・・・・・第1比較装置、D・・
・・・錠、E・・・・・・固定番号記憶装置、F・・・
・・・第2比較装置。
The attached drawings show a circuit diagram of a sound generating device according to the invention. In the figure, symbols A...input device, B...arbitrary number storage device, C...first comparison device, D...
... Lock, E ... Fixed number storage device, F ...
...Second comparison device.

Claims (1)

【特許請求の範囲】 1 複数の押釦スイッチを有する入力装置Aと、書き込
み信号を受けたときにのみ前記入力装置Aの信号を記憶
する任意番号記憶装置Bと、前記入力装置Aと任意番号
記憶装置の出力を比較して一致したときに解錠信号を発
生する第1比較装置Cと、 該第1比較装置の解錠信号で解錠される錠りと、固定番
号記憶装置Eと、 前記入力装置Aと固定番号記憶装置Eの出力を比較して
一致したとき前記任意番号記憶装置Bに書き込み信号を
あたえる第2比較装置Fと、書き込み信号がない場合に
前記入力装置Aの信号で駆動信号を発生する制御回路G
と、 前記駆動信号で作動する発音装置Hとをそなえていて、 前記入力装置に押釦スイッチによる入力を与えたときに
該装置の出力と前記任意番号記憶装置Bの出力を比較し
て一致したときに前記第1比較装置Cを介して錠りを解
錠するとともに、 前記入力装置Aの出力を前記制御回路Gに印加して駆動
信号を発生して押釦スイッチ押圧毎に発音装置Hを発動
する電子錠の音響表示装置。 2 複数の押釦スイッチを有する入力装置Aと、書き込
み信号を受けたときにのみ前記入力装置Aの信号を記憶
する任意番号記憶装置Bと、前記入力装置Aと任意番号
記憶装置の出力を比較して一致したときに解錠信号を発
生する第1比較装置Cと、 該第1比較装置の解錠信号で解錠される錠りと、固定番
号記憶装置Eと、 前記入力装置Aと固定番号記憶装置Eの出力を比較して
一致したとき前記任意番号記憶装置Bに書き込み信号を
あたえる第2比較装置Fと、書き込み信号がない場合に
前記入力装置Aの信号で駆動信号を発生する制御回路G
と、 前記駆動信号で作動する発音装置Hとをそなえていて、 前記入力装置に押釦スイッチによる入力を与えたときに
該装置の出力と前記固定番号記憶装置Eの出力とを比較
して一致したときには前記第2比較装置Fによって定ま
る所定時間書き込み信号が発生し、これによって前記制
御回路Gに駆動信号を発生して前記発音装置Hを前記所
定時間発動させるとともに、この時間中に記憶すべき任
意番号を入力すると、その都度前記制御回路の出力駆動
信号が停止され、発音装置も消音する電子錠の音響表示
装置。
[Scope of Claims] 1. An input device A having a plurality of pushbutton switches, an arbitrary number storage device B that stores the signal of the input device A only when a write signal is received, and an input device A and an arbitrary number storage device a first comparison device C that generates an unlock signal when the outputs of the devices are compared and match; a lock that is unlocked by the unlock signal of the first comparison device; a fixed number storage device E; a second comparator F that compares the outputs of the input device A and the fixed number storage device E and when they match, provides a write signal to the arbitrary number storage device B; and a second comparison device F that is driven by the signal of the input device A when there is no write signal. Control circuit G that generates a signal
and a sounding device H operated by the drive signal, and when an input from the push button switch is given to the input device, the output of the device is compared with the output of the arbitrary number storage device B, and when they match. At the same time, the lock is unlocked via the first comparison device C, and the output of the input device A is applied to the control circuit G to generate a drive signal to activate the sound generation device H every time the push button switch is pressed. Acoustic display device for electronic locks. 2. Comparing an input device A having a plurality of push button switches, an arbitrary number storage device B that stores the signal of the input device A only when a write signal is received, and the outputs of the input device A and the arbitrary number storage device. a first comparison device C that generates an unlock signal when the first comparison device matches the lock; a lock that is unlocked by the unlock signal of the first comparison device; a fixed number storage device E; and a fixed number storage device E; a second comparator F that compares the outputs of the storage device E and applies a write signal to the arbitrary number storage device B when they match; and a control circuit that generates a drive signal using the signal of the input device A when there is no write signal. G
and a sounding device H operated by the drive signal, and when an input is given to the input device by the push button switch, the output of the device is compared with the output of the fixed number storage device E to find that they match. Sometimes, a write signal is generated for a predetermined time determined by the second comparator F, which generates a drive signal in the control circuit G to activate the sound generating device H for the predetermined time, and also writes any information to be stored during this time. An acoustic display device for an electronic lock that stops the output drive signal of the control circuit each time a number is input, and also mutes the sound generating device.
JP13761080A 1980-10-03 1980-10-03 Electronic lock acoustic display device Expired JPS5932631B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13761080A JPS5932631B2 (en) 1980-10-03 1980-10-03 Electronic lock acoustic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13761080A JPS5932631B2 (en) 1980-10-03 1980-10-03 Electronic lock acoustic display device

Publications (2)

Publication Number Publication Date
JPS5766282A JPS5766282A (en) 1982-04-22
JPS5932631B2 true JPS5932631B2 (en) 1984-08-09

Family

ID=15202700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13761080A Expired JPS5932631B2 (en) 1980-10-03 1980-10-03 Electronic lock acoustic display device

Country Status (1)

Country Link
JP (1) JPS5932631B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210384A (en) * 1985-07-05 1987-01-19 山下 俊彦 Electronic lock apparatus

Also Published As

Publication number Publication date
JPS5766282A (en) 1982-04-22

Similar Documents

Publication Publication Date Title
JPS6047432B2 (en) electronic locking device
US4131855A (en) Digital time signalling device
US4249245A (en) Confirmation sound generation for indicating effective key input operation
US3320490A (en) Electronic combination lock
US4250370A (en) Digital control for a cooking time and power of an electric cooking device
JPS6019395B2 (en) electronic locking device
JPS5932631B2 (en) Electronic lock acoustic display device
US4300236A (en) Radio signalling systems
US3876913A (en) Electronic circuit for activating an electric lock
CA1066387A (en) Alarm combination lock
JPS6153728B2 (en)
US4867088A (en) Device for selecting a diagnosing device or stitch forming device in electronic sewing machine
US4905559A (en) Musical electronic lock
JPH0316151Y2 (en)
JPS6229559Y2 (en)
GB2027242A (en) Improvements in or relating to alarm systems
SU1683067A1 (en) Magnetic tape recorder controller
RU1802847C (en) Electronic coded blocking device
KR840000130B1 (en) Lock for a car door
JPS5671162A (en) Device test system
JP2534112B2 (en) Electronic lock
JPS5446445A (en) Assignment system for function mode of electronic cash register
SU995083A1 (en) Data input device
US3161714A (en) Legato percussion circuit
SU1048497A1 (en) Device for receiving television signals