JPS5932046Y2 - Record start search mechanism - Google Patents

Record start search mechanism

Info

Publication number
JPS5932046Y2
JPS5932046Y2 JP5390079U JP5390079U JPS5932046Y2 JP S5932046 Y2 JPS5932046 Y2 JP S5932046Y2 JP 5390079 U JP5390079 U JP 5390079U JP 5390079 U JP5390079 U JP 5390079U JP S5932046 Y2 JPS5932046 Y2 JP S5932046Y2
Authority
JP
Japan
Prior art keywords
recording
circuit
pulse
control signal
unipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5390079U
Other languages
Japanese (ja)
Other versions
JPS55153640U (en
Inventor
洋次郎 南
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP5390079U priority Critical patent/JPS5932046Y2/en
Publication of JPS55153640U publication Critical patent/JPS55153640U/ja
Application granted granted Critical
Publication of JPS5932046Y2 publication Critical patent/JPS5932046Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は記録始端の検索を可能にした記録始端検索機構
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a recording start end search mechanism that makes it possible to search for a record start end.

現在カセット式ビデオテープレコーダのカセットテープ
は、1〜2時間の録画を可能にしており、テープの記録
途中の記録始端の所謂頭出しをすることは困難である。
At present, the cassette tape of a cassette type video tape recorder is capable of recording for 1 to 2 hours, and it is difficult to locate the beginning of recording in the middle of recording on the tape.

そこで本考案は、記録開始時一定期間コントロール信号
を片側極性で記録し、早送り若しくは巻戻しモードでコ
ントロールトラックの片側記録部を検出するよう構成し
た記録始端検索機構を提案せんとするものである。
Therefore, the present invention proposes a recording start end search mechanism configured to record a control signal in one-sided polarity for a certain period of time at the start of recording, and to detect one-sided recorded portion of a control track in fast forward or rewind mode.

以下本考案を図示せる一実施例に従い説明する。The present invention will be described below with reference to an illustrative embodiment.

第1図は、本考案の一実施回路ブロック図を顕わし、第
2図は同波形説明図である。
FIG. 1 shows a circuit block diagram for implementing the present invention, and FIG. 2 is a waveform explanatory diagram of the same.

第1図中の図番1は記録時記録映像信号を入力して垂直
同期パルスAを導出する垂直同期分離回路、2は垂直同
期パルスAを/分周する1/ 分周回路、3は2 記録開始直後の片極性記録期間を定めるタイマー回路、
4はタイマー出力Cによって一定期間片極性ハルスヲ、
ソの後両極性パルスをコントロールヘッドHDに印加す
るコントロール信号記録回路5は再生コントロール出力
Eを増幅する第1アンプ、6は再生時第1アンプ出力を
再増幅する第2アンプ、γは第2アンプ出力をトラッキ
ング調整のため遅延するトラッキング調整回路、8は第
1アンプ出力中の正極性パルスFのみを増幅導出する正
極性アンプ、9は第1アンプ出力中の負極性パルスGの
みを増幅導出する負極性アンプ、10は早送再生時に正
極性パルスFをクロックパルス■として、負極性パルス
GをリセットパルスHとして導出し、また、巻戻再生時
に負極性パルスFをクロックパルス■として、正極性パ
ルスFをリセットパルスHとして導出する切換回路、1
1はクロックパルス■とリセットパルスHを入力してリ
セットパルスの欠落、即ち片極性記録部の到来を検出す
る2ビツトのカウンタをそれぞれ顕わす。
Figure 1 in Figure 1 is a vertical synchronization separation circuit that inputs the recorded video signal during recording and derives the vertical synchronization pulse A, 2 is a 1/frequency division circuit that divides the vertical synchronization pulse A, and 3 is a 2 a timer circuit that determines the unipolar recording period immediately after the start of recording;
4 is a unipolar Harsuwo for a certain period of time by the timer output C,
After that, the control signal recording circuit 5 applies a bipolar pulse to the control head HD, and 6 is a first amplifier that amplifies the playback control output E. 6 is a second amplifier that re-amplifies the first amplifier output during playback. γ is a second amplifier. A tracking adjustment circuit that delays the amplifier output for tracking adjustment, 8 a positive polarity amplifier that amplifies and derives only the positive pulse F in the output of the first amplifier, and 9 amplifies and derives only the negative pulse G in the output of the first amplifier. A negative polarity amplifier 10 derives a positive polarity pulse F as a clock pulse ■ and a negative polarity pulse G as a reset pulse H during fast forward reproduction, and derives a negative polarity pulse F as a clock pulse ■ during rewind reproduction, and outputs a positive polarity pulse F as a clock pulse ■. Switching circuit for deriving reset pulse F as reset pulse H, 1
Reference numeral 1 represents a 2-bit counter which inputs the clock pulse (2) and the reset pulse H to detect the omission of the reset pulse, that is, the arrival of a unipolar recording section.

従って本実施例によれば、捷ず記録操作を開始すす ると、前記/2分周回路2の出力Bがキャプスタンモー
タ及び若しくは回転へラドモータの回転基準信号として
サーボ回路に印加されると共に、前記コントロール信号
記録回路4に印加さる。
Therefore, according to this embodiment, when a recording operation is started without switching, the output B of the /2 frequency divider circuit 2 is applied to the servo circuit as a rotation reference signal of the capstan motor and/or the rotary rotor motor. The control signal is applied to the recording circuit 4.

斯る状態でタイマー回路出力Cが前記コントロール信号
記録回路4に印加されると、該コントロール信号記録回
路4からは一定期間正極性パルスが導出されてコントロ
ールトラックに片極性記録が為され、その後正極性パル
スと負極性パルスが交互に導出されて両極性記録が為さ
れる。
When the timer circuit output C is applied to the control signal recording circuit 4 in such a state, a positive polarity pulse is derived from the control signal recording circuit 4 for a certain period of time, and unipolar recording is performed on the control track. A polar pulse and a negative pulse are alternately derived to perform bipolar recording.

よって斯る記録テープを通常再生する場合、記録時の正
極性パルスを走行検出出力としてサーボ回路に印加して
キャプスタンモータの回転を制御すれば、片極性記録部
の存在は再生時に伺ら支障とはならない。
Therefore, when normally playing back such a recording tape, if the positive polarity pulse during recording is applied to the servo circuit as a running detection output to control the rotation of the capstan motor, the presence of the unipolar recording section will not interfere with playback. It is not.

次に頭出し操作に付いて説明する。Next, the cueing operation will be explained.

丑ず、テープを早送り状態にして記録始端を検索する場
合には再生コントローノ帽号の正極性パルスFをクロッ
クパルス■として、また負極性パルスGをリセットパル
スHとして前記カウンタ回路11に入力する。
When searching for the recording start end while the tape is in fast forward mode, the positive pulse F of the playback controller is input as the clock pulse ■, and the negative pulse G is input as the reset pulse H to the counter circuit 11. .

従って早送再生に伴って走行するテープの片極性記録部
が、コントロールヘッドHを通過すると、リセットパル
スHが欠落するため、前記カウンタ回路11は2以上の
数を計数し、上位のビット出力Jが停止信号として導出
されて自動停止用プランジャを付勢状態と為し、テープ
を記録始端即ち片極性記録部で停止せしめる。
Therefore, when the unipolar recording section of the tape running with fast-forward playback passes the control head H, the reset pulse H is missing, so the counter circuit 11 counts a number of 2 or more and outputs the upper bit J. is derived as a stop signal, the automatic stop plunger is energized, and the tape is stopped at the recording start end, that is, at the unipolar recording section.

オた、テープを(高速)巻戻状態にして記録始端を検索
する場合には、再生コントロール信号が極性反転するた
め、負極性パルスGをクロックパルス■、正極性パルス
GをリセットパルスHとして前記カウンタ回路11に入
力すれば、前述と同じ要領でテープの停止が可能になる
Additionally, when rewinding the tape (at high speed) and searching for the recording start end, the polarity of the playback control signal is reversed, so the negative polarity pulse G is used as the clock pulse ■, and the positive polarity pulse G is used as the reset pulse H. By inputting the signal to the counter circuit 11, the tape can be stopped in the same manner as described above.

以下、タイマー回路3とコントロール信号記録回路4の
具体的な回路動作に付いて、第3図の回路図、第4図の
波形説明図に従い今夕しく説明する。
Hereinafter, specific circuit operations of the timer circuit 3 and the control signal recording circuit 4 will be briefly explained with reference to the circuit diagram of FIG. 3 and the waveform explanatory diagram of FIG. 4.

第3図に於いて、コントロール信号記録回路4は第1ト
ランジスタQ1と充放電コンデンサC1で構成される片
極性記録用のブートストラップ回路と、第2〜第5トラ
ンジスタQ2〜Q5で構成されるゲート回路と、ヘッド
巻線コイルと共に、微分回路を構成する第2コンデンサ
C2を擁しており、第6、第7トランジスタQ6.Q7
及び遅延コンデンサC3で構成されるタイマー回路の出
力によってゲートの開閉制御を為し、記録開始直後の一
定期間(例えば0.4秒程度)フートストラップ出力に
係る正極性パルスを導出し、その後1/2分周出力に係
る両極性パルスを導出すべく動作する。
In FIG. 3, the control signal recording circuit 4 includes a bootstrap circuit for unipolar recording consisting of a first transistor Q1 and a charging/discharging capacitor C1, and a gate consisting of second to fifth transistors Q2 to Q5. The circuit includes a second capacitor C2 that forms a differential circuit together with the head winding coil, and includes sixth and seventh transistors Q6. Q7
The opening/closing of the gate is controlled by the output of a timer circuit composed of a delay capacitor C3 and a positive polarity pulse related to the footstrap output for a certain period (for example, about 0.4 seconds) immediately after the start of recording, and then 1/ It operates to derive bipolar pulses related to the divide-by-2 output.

更に詳述すれば、1/2分周出力すは、ゲート回路の第
2人力段を構成する第4トランジスタQ4の6−スと、
ブートストラップ入力段を構成するPNP型の第1トラ
ンジスタQ□のベースに入力され、該第1トランジスタ
Q1のコレクタに導出される立下りのなだらかなブート
ストラップ出力Cはゲート回路の第2人力段を構成する
第3トランジスタQ3のベースに印加される。
More specifically, the 1/2 frequency-divided output is connected to the 6th gate of the fourth transistor Q4 constituting the second manual stage of the gate circuit;
The bootstrap output C, which has a gentle fall and is input to the base of the first PNP transistor Q□ constituting the bootstrap input stage and is delivered to the collector of the first transistor Q1, is connected to the second human input stage of the gate circuit. It is applied to the base of the third transistor Q3.

方記録モード設定に伴って電源付勢aが為されると遅延
コンデンサC3は充電され0.4秒後に第6トランジス
タQ6をオンにし、電源付勢と同時にオン状態にある第
7トランジスタQ7をオフとする。
When the power is turned on in conjunction with the recording mode setting, the delay capacitor C3 is charged and turns on the sixth transistor Q6 after 0.4 seconds, and turns off the seventh transistor Q7 which is in the on state at the same time as the power is turned on. shall be.

従って、第3トランジスタQ3のベース・アース間にコ
レクタエミッタを接続する第2トランジスタQ2のベー
スには、第7トランジスタのコレクタ出力eを、オた第
4トランジスタQ4のベースアース間にエミッタコレク
タを接続する第5トランジスタQ5のベースには、第6
トランジスタのコレクタ出力dを入力すれば、記録開始
直後の0.4秒間ゲート回路の第1人力段が開路され、
その後第2人力段が開路され、第3・第4トランジスタ
Q3.Q4の共通エミッタよりゲート出力fが導出され
、ゲート出力fの微分出力がコントロールヘッドHDに
印加される。
Therefore, the collector output e of the seventh transistor is connected to the base of the second transistor Q2 whose collector-emitter is connected between the base and ground of the third transistor Q3, and the emitter-collector is connected between the base and ground of the fourth transistor Q4. The base of the fifth transistor Q5 is connected to the sixth transistor Q5.
When the collector output d of the transistor is input, the first manual stage of the gate circuit is opened for 0.4 seconds immediately after the start of recording.
Thereafter, the second power stage is opened, and the third and fourth transistors Q3. A gate output f is derived from the common emitter of Q4, and a differential output of the gate output f is applied to the control head HD.

従って本実施例では、記録開始直後の0.4秒間約12
フレームに亘り片極性記録を為しているが、片極性記録
期間は必要に応じ増減しなければならない。
Therefore, in this embodiment, approximately 12
Although unipolar recording is performed over the frame, the unipolar recording period must be increased or decreased as necessary.

上述せる如く本考案によれば、記録始端のコントロール
トラックを片極性記録し、早送及び巻戻状態でコントロ
ールトラックの片極性記録部を検索してテープを自動停
止せしめるよう構成したため、再生時記録始端に於いて
、キャプスタンサーボ回路が乱されることもなく、その
効果は犬である。
As described above, according to the present invention, the control track at the beginning of recording is recorded in a unipolar manner, and the unipolar recording section of the control track is searched in the fast forward and rewind states to automatically stop the tape, so that recording during playback is not possible. At the beginning, the capstan servo circuit is not disturbed and the effect is excellent.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施回路ブロック図、第2図は同波
形説明図、第3図は同要部回路図、第4図は同波形説明
図をそれぞれ示す。 主な図番の説明、3・・・タイマー、4・・・コントロ
ール信号記鋪回路、HD・・・コントロールヘッド、8
・・・正極性アンプ、9・・・負極性アンプ、J・・・
停止信号。
FIG. 1 is a block diagram of an implementation circuit of the present invention, FIG. 2 is an explanatory diagram of the same waveforms, FIG. 3 is a circuit diagram of the main part thereof, and FIG. 4 is an explanatory diagram of the same waveforms. Explanation of main drawing numbers, 3...Timer, 4...Control signal recording circuit, HD...Control head, 8
...Positive polarity amplifier, 9...Negative polarity amplifier, J...
Stop signal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 磁気テープの長手方向にコントロールトラックを形成す
るビデオテープレコーダに於いて、記録開始タイミング
に対する遅延出力を発するタイマー回路と、記録開始直
後片極性のコントロールパルスを前記遅延出力発生後双
極性パルスをそれぞれコントロールヘッドニ印加スルコ
ントロール信号記録回路と、早送状態及び巻戻状態で再
生コントロール信号を極性分離し、片極性記録部を検出
して停止信号を発生する記録始端検出回路を配して成る
記録始端検索機構。
In a video tape recorder that forms a control track in the longitudinal direction of a magnetic tape, there is a timer circuit that issues a delayed output with respect to the recording start timing, a unipolar control pulse immediately after recording starts, and a bipolar pulse that controls a bipolar pulse after the delayed output occurs. A recording start end comprising: a control signal recording circuit that applies a control signal to the head; and a recording start detection circuit that separates the polarity of the playback control signal in fast-forward and rewind states, detects a unipolar recording section, and generates a stop signal. Search mechanism.
JP5390079U 1979-04-20 1979-04-20 Record start search mechanism Expired JPS5932046Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5390079U JPS5932046Y2 (en) 1979-04-20 1979-04-20 Record start search mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5390079U JPS5932046Y2 (en) 1979-04-20 1979-04-20 Record start search mechanism

Publications (2)

Publication Number Publication Date
JPS55153640U JPS55153640U (en) 1980-11-06
JPS5932046Y2 true JPS5932046Y2 (en) 1984-09-08

Family

ID=28947626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5390079U Expired JPS5932046Y2 (en) 1979-04-20 1979-04-20 Record start search mechanism

Country Status (1)

Country Link
JP (1) JPS5932046Y2 (en)

Also Published As

Publication number Publication date
JPS55153640U (en) 1980-11-06

Similar Documents

Publication Publication Date Title
US4280149A (en) Equipment for preventing gaps between previously recorded and newly recorded information on an information carrier
JPS5932046Y2 (en) Record start search mechanism
JPS6360454B2 (en)
JPS6339196B2 (en)
US4496998A (en) Video tape recorder with delayed control signal recording upon restart
JPH0526865Y2 (en)
JPS5814432Y2 (en) Automatic speed conversion device for playback equipment
JPH0341322Y2 (en)
JPS6033659Y2 (en) VTR equipped with an editing device
JPS6232535B2 (en)
JPS5916478A (en) Intermittent recorder
JPH0244363Y2 (en)
JPH0526866Y2 (en)
JPH0636392A (en) Magnetic recording and reproducing device
JPH0427619B2 (en)
JP2629350B2 (en) Magnetic recording / reproducing device
JPH0624022Y2 (en) Magnetic recording / reproducing device
JPH0342753B2 (en)
JPS60103546A (en) Variable speed reproduction tracking device of magnetic recording and reproducing device
JPS6320751A (en) Recording/reproducing device
JPS6020812B2 (en) magnetic recording device
JPS6358433B2 (en)
JPH01113944A (en) Device for editing magnetic tape recording and reproducing device
JPS5826564B2 (en) Kaitentainokaitenisouseigyosouchi
JPS5931780B2 (en) Recording/playback device