JPS5931971B2 - Manufacturing method for semiconductor devices - Google Patents

Manufacturing method for semiconductor devices

Info

Publication number
JPS5931971B2
JPS5931971B2 JP6725477A JP6725477A JPS5931971B2 JP S5931971 B2 JPS5931971 B2 JP S5931971B2 JP 6725477 A JP6725477 A JP 6725477A JP 6725477 A JP6725477 A JP 6725477A JP S5931971 B2 JPS5931971 B2 JP S5931971B2
Authority
JP
Japan
Prior art keywords
gas
substrate
sapphire
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6725477A
Other languages
Japanese (ja)
Other versions
JPS542659A (en
Inventor
賢 井原
秀樹 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6725477A priority Critical patent/JPS5931971B2/en
Publication of JPS542659A publication Critical patent/JPS542659A/en
Publication of JPS5931971B2 publication Critical patent/JPS5931971B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、サフアイヤの表面にシリコン単結晶層を成長
させた通常505と略称されている半導体装置の製法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, usually abbreviated as 505, in which a silicon single crystal layer is grown on the surface of sapphire.

s0Sは種々の魅力ある特色を有し、高速論理素子等の
ニーズとして注目を集めているが、その反面種々の問題
点を有しているので現在の半導体工業の主流にはなつて
いない。
Although s0S has various attractive features and is attracting attention as a need for high-speed logic elements, etc., on the other hand, it has various problems and has not become mainstream in the current semiconductor industry.

その問題点とは次の如きものである。(1)ホモSiエ
ピタキシャル成長に比ベコストが高い。
The problems are as follows. (1) Higher cost than homo-Si epitaxial growth.

この理由としては、(イ)サフアイヤ基板そのものが高
価であ、ること、(口)研磨技術、化学表面処理技術等
の表面処理がサフアイヤに対しては困難であることがあ
る。
The reasons for this are (a) that the sapphire substrate itself is expensive, and (b) that surface treatments such as polishing techniques and chemical surface treatment techniques are difficult for sapphire.

(2)ホモシリコンエピタキシャル成長に比べSi活性
層の結晶性が悪い。
(2) The crystallinity of the Si active layer is poor compared to homosilicon epitaxial growth.

この原因としては、(イ)サフアイヤ基板の結晶性が悪
いために不安定なAt原子がp型不純物としてSiエピ
タキシャル活性層の中に混入することが考えられる。
The reason for this is considered to be (a) unstable At atoms mixed into the Si epitaxial active layer as p-type impurities due to the poor crystallinity of the sapphire substrate.

次に(ロ) 200〜300μの厚さのサフアイヤ基板
の土に成長する数μのSi層との間の格子不整合によつ
て、Si層が歪を受けて結晶性が悪くなることが考えら
れる。さらに←→ サフアイヤと基板のSiとの熱膨張
の差に起因する歪も考えられる。このような505の欠
点を解消するために、厚さ200〜300μmのシリコ
ン基板上に厚さ2〜5μmのサフアイヤ単結晶膜が形成
され、このサフアイヤ単結晶上にSiエピタキシャル活
性層が形成されている新規構造の半導体装置を本発明者
等が既に提案した。このような厚いシリコン基板上に薄
いサフアイヤ層を形成すると、後者の結晶構造は前者に
よつて規制され後者に近いものになる。したがつて、サ
フアイヤ層の土のシリコンエピタキシャル層はシリコン
基板の上に成長させた場合近い状態で、成゜長し結晶性
が良好になる。しかし、以上の如き装置によるシリコン
エピタキシャル層の結晶性の改良には限界があり、素子
・ 特性が十分に優れたものにならないことが、本発明
者の研究により明きらかになつた。
Next, (b) It is thought that the lattice mismatch between the Si layer, which grows on the soil of the sapphire substrate with a thickness of 200 to 300 μm, and the Si layer, which is several microns thick, causes the Si layer to be strained, resulting in poor crystallinity. It will be done. Furthermore, ←→ Distortion caused by the difference in thermal expansion between the sapphire and the Si of the substrate is also considered. In order to eliminate such drawbacks of 505, a 2-5 μm thick Saphire single crystal film is formed on a 200-300 μm thick silicon substrate, and a Si epitaxial active layer is formed on this Saphire single crystal. The present inventors have already proposed a semiconductor device with a new structure. When a thin sapphire layer is formed on such a thick silicon substrate, the crystal structure of the latter is regulated by the former and becomes similar to the latter. Therefore, the soil silicon epitaxial layer of the sapphire layer grows and has good crystallinity in a state similar to that when grown on a silicon substrate. However, it has become clear through research by the present inventor that there is a limit to the improvement of crystallinity of a silicon epitaxial layer using the above-mentioned apparatus, and that the devices and characteristics cannot be sufficiently improved.

本来、シリコンの格子定数(a■5.4301λ)とサ
フアイヤの格子定数(a−4.758λ)の差は大きく
前者を基準として15%にも達する。この事から生じる
シリコンとサフアイアの格子不整合性は、薄いサファイ
アを厚いシリコン基板の土に成長させる方策では、完全
には解消できるものではないことが分かつた。結果とし
て,最上層のシリコンエピタキシヤル層は十分な結晶特
性を示さず、半導体装置の素子の特性に重大な影響を残
した。本発明は以上のような問題を解決するために、サ
ファイア(α一人BO3)と結晶型が同じ六方晶であり
、格子定数がよりシリコンに近いα−Ti2O3(格子
定数a=5.37人)をサファイアに添加した半導体装
置の製法を提案するものである。すなわち、本発明に係
る装置は、半導体シリコン基板の表面にサファイアの絶
縁層がエピタキシヤル成長され、この絶縁層の上に半導
体シリコン活性層がエピタ牛シヤル成長されてなる半導
体装置において、前記サフサイヤのアルミニウム原子の
0.1ないし50(!l)がチタンによつて置換されて
いるものである。シリコン基板の厚さは通常数百ミク0
ンである。
Originally, the difference between the lattice constant of silicon (a 5.4301 λ) and the lattice constant of saphire (a - 4.758 λ) is large and reaches 15% with respect to the former. It was found that the lattice mismatch between silicon and sapphire caused by this cannot be completely resolved by growing thin sapphire on a thick silicon substrate. As a result, the topmost silicon epitaxial layer did not exhibit sufficient crystal properties, leaving a serious impact on the characteristics of the semiconductor device. In order to solve the above problems, the present invention has developed α-Ti2O3, which has the same hexagonal crystal type as sapphire (α-BO3) and has a lattice constant closer to that of silicon (lattice constant a=5.37). This paper proposes a method for manufacturing a semiconductor device in which sapphire is doped with . That is, the apparatus according to the present invention is a semiconductor device in which a sapphire insulating layer is epitaxially grown on the surface of a semiconductor silicon substrate, and a semiconductor silicon active layer is epitaxially grown on this insulating layer. 0.1 to 50 (!l) of aluminum atoms are replaced by titanium. The thickness of silicon substrate is usually several hundred micrometers.
It is.

サファイア単結晶の厚さは1〜30μmが好ましい。1
μm未満の厚さでは活性層と基板間の耐圧低下と寄生容
量増大の問題を生じるし、30μmを越える厚さでは熱
膨脹係数の差による歪がシリコンとサファイアの間で大
きくなる。
The thickness of the sapphire single crystal is preferably 1 to 30 μm. 1
If the thickness is less than .mu.m, there will be problems of lower breakdown voltage and increased parasitic capacitance between the active layer and the substrate, and if the thickness exceeds 30 .mu.m, the strain due to the difference in coefficient of thermal expansion will increase between silicon and sapphire.

最上層のシリコン活性層はその厚さを制限されることな
く、用途に.応じて任意の厚さにしうる。シリコン基板
表面の結晶面は(111面),(110面),(100
面),好ましくは(100面)であり、サファイア層の
表面の結晶面は(0001)面,(1012)面であり
、シリコン活性層表面はシリコン基板と同一の結晶面を
有する。サファイアのアルミニウム原子の総個数の0.
1〜50%がチタンによつて置換されており、この事に
よつてサファイアの格子定数(a)が4.760λ〜5
,065λに増加しシリコンの格子定数に近づいている
。チタンはサファイアの中でα(−Ti2O3として固
溶又は析出して存在していると考えられる。以上のよう
な格子定数の接近によつて、シリコンエビタキシヤル層
とサファイアエピタキシャル層間の格子不整合は格段と
少なくなる。
The thickness of the top silicon active layer is not limited and can be used for various purposes. It can be made to any desired thickness. The crystal planes on the silicon substrate surface are (111 plane), (110 plane), (100 plane)
The crystal plane of the surface of the sapphire layer is the (0001) plane and the (1012) plane, and the surface of the silicon active layer has the same crystal plane as the silicon substrate. 0 of the total number of aluminum atoms in sapphire.
1~50% is replaced by titanium, which causes the lattice constant (a) of sapphire to be 4.760λ~5.
, 065λ, approaching the lattice constant of silicon. Titanium is thought to exist in sapphire as a solid solution or precipitate as α(-Ti2O3. Due to the closeness of the lattice constants as described above, the lattice mismatch between the silicon epitaxial layer and the sapphire epitaxial layer will be significantly less.

したがつて、サファイア層の上に成長されたシリコン活
性層内の歪が減少し素子特性の改良効果が大きい。サフ
ァイア層の中に含まれているチタニウムの他の効果は、
チタニウムがシリコンの導電に関与しないことに起因し
ている。すなわち、単結晶シリコンエピタキシヤル層中
にサファイアの構成源子であるAt原子が拡散により混
入し、シリコンニピタキシヤル層をp型の導電型にし結
晶性を低下させる原因になつている。ところが、チタン
原子がサファイア層に含有されているためにアルミニウ
ムの混入が抑制され、チタンが若干シリコンに混入して
もシリコンの導電型を変えないのである。サファイアに
含有されたTiの他の効果はサファイアに展性を与え、
半導体装置製造中に発生するサファイア層の割れを防止
することにある。
Therefore, the strain in the silicon active layer grown on the sapphire layer is reduced and the device characteristics are greatly improved. Other effects of titanium contained within the sapphire layer include:
This is due to the fact that titanium does not participate in the conductivity of silicon. That is, At atoms, which are constituent atoms of sapphire, are mixed into the single-crystal silicon epitaxial layer by diffusion, making the silicon epitaxial layer p-type conductive and causing a decrease in crystallinity. However, since titanium atoms are contained in the sapphire layer, the mixing of aluminum is suppressed, and even if a small amount of titanium mixes into silicon, the conductivity type of the silicon does not change. Other effects of Ti contained in sapphire give it malleability,
The purpose is to prevent cracks in the sapphire layer that occur during the manufacturing of semiconductor devices.

サファイアはヤング率が低く熱に対する膨脹性に乏しく
製造工程においてタラツタの危険が大きい。本発明によ
るとこのような危険が殆んどなくなることが確かめられ
た。以上の装置において、シリコン活性層にP,N型不
純物のドーピングを行うこと、表面に絶縁膜又は電極配
線を形成すること、などにより装置を完成すること自体
は周知であるので、説明を省略する。
Sapphire has a low Young's modulus and poor thermal expansion, so there is a high risk of sagging during the manufacturing process. According to the present invention, it has been confirmed that such a risk is almost eliminated. In the above device, it is well known that the device is completed by doping the silicon active layer with P and N-type impurities, forming an insulating film or electrode wiring on the surface, etc., so the explanation will be omitted. .

本発明の大きな特色はチタンを含むサファイア層を気相
成長により調製することである。
A major feature of the present invention is that the titanium-containing sapphire layer is prepared by vapor phase growth.

この調製方法は、チタンを含まない純サファイアの気相
成長法として本出願人が提案した方法を基礎として、こ
れに変更を加えたものである。純サファイアの気相成長
法 液体又は固庫のアルミニウム(f!,度99.999%
)及び塩化水素ガスを出発材料として用いる。
This preparation method is based on the method proposed by the applicant as a vapor phase growth method for pure sapphire that does not contain titanium, with modifications made thereto. Vapor phase growth method of pure sapphire Liquid or solid aluminum (f!, 99.999%
) and hydrogen chloride gas are used as starting materials.

アルミニウムは固体又は液体状であつて、その温度は塩
化水素との反応に好都合な温度であつて、一般に550
〜700℃の範囲内である。塩化水素ガスは一般に常温
に保たれ、力D熱されたアルミニウムと接触する。この
接触により次式:なる反応が起こると考えられる。
Aluminum is in solid or liquid form at a temperature convenient for reaction with hydrogen chloride, generally at 550°C.
It is within the range of ~700°C. Hydrogen chloride gas is generally kept at room temperature and contacts the heated aluminum. This contact is thought to cause the following reaction:

金属Atを出発材料の一つとして用いることによつて出
発材料の潮解性に起因する問題が防止される。さらに、
HCt中に若干存在する水分Atと反応してAt2O3
を生成させる。したがつて、HCtの導入によつてSl
基板が酸化されA4O3単結晶の成長が妨げられること
がない。以上の段階において発生したガス−M℃ム及び
H2混合ガスと考えられる一をSi基板の領域まで搬送
する。
By using At metal as one of the starting materials, problems due to the deliquescent nature of the starting materials are avoided. moreover,
Reacts with moisture At present in HCt to form At2O3
to be generated. Therefore, by introducing HCt, Sl
The substrate is not oxidized and the growth of the A4O3 single crystal is not hindered. The gas generated in the above steps, which is considered to be a mixed gas of M°C and H2, is transported to the area of the Si substrate.

この搬送のために従来法で使用されていたH2ガスを使
用することができる。しかしAr,H2からなる群から
選択される少なくとも1種の不活性ガス、又はかかる不
活性ガスの少なくとも1種を含む水素ガスを搬送ガスと
して使用することが好ましい。H2ガスは非常に軽い物
貿であるから、各種ガス成分を移動させるに必要な質量
及び粘性に乏しい。ところが、上記不活性ガスは水素に
比べて質量及び粘性がともに大きいため、反応に関与す
るガス分子を急速且つ均一に基板上に移動させ、且つ反
応に関与した成分を基板から駆逐する。したがつて、反
応ガスの流れ方向に複数枚の基板を配列することによつ
て、多数基板のバツチ処理が可能になる。このようなバ
ツチ処理によつて得られたA./203単結晶膜の膜厚
は、ガス流の方向に見てどの基板をとつて見ても均一で
ある。不活性ガスを単独で又は混合して使用する利点と
しては、以上の如くバツチ処理が可能になり、搬送ガス
流量を多くしなくとも均一な所定膜厚のAbO3単結晶
膜が得られることにある。この利点に加えて、不活性ガ
ス単独で又は混合して使用する利点は、エピタキシヤル
成長した単結晶At2O3のH2による還元反応を抑制
することにある。H2ガス中の不活性ガス含有量の最低
限は特に制限がないが、数%以上の含有量であれば広い
含有範囲において顕著な効果が認められる。
The H2 gas used in conventional methods can be used for this conveyance. However, it is preferable to use at least one inert gas selected from the group consisting of Ar and H2, or hydrogen gas containing at least one of such inert gases, as the carrier gas. Since H2 gas is a very light commodity, it lacks the mass and viscosity necessary to move various gas components. However, since the inert gas has a larger mass and viscosity than hydrogen, it rapidly and uniformly moves gas molecules involved in the reaction onto the substrate and drives out components involved in the reaction from the substrate. Therefore, by arranging a plurality of substrates in the flow direction of the reaction gas, batch processing of a large number of substrates becomes possible. The A. The thickness of the /203 single crystal film is uniform regardless of the substrate viewed in the direction of the gas flow. The advantage of using an inert gas alone or in combination is that batch processing becomes possible as described above, and an AbO3 single crystal film with a uniform predetermined thickness can be obtained without increasing the flow rate of the carrier gas. . In addition to this advantage, the advantage of using an inert gas alone or in combination is that it suppresses the reduction reaction of the epitaxially grown single crystal At2O3 with H2. Although there is no particular restriction on the minimum content of inert gas in the H2 gas, significant effects can be observed over a wide range of content as long as the content is several percent or more.

搬送ガスの使用方法としては、M(5HCtとの接触に
より生じたガス相のみを搬送するのが普通であるが、H
ct8Atの領域に搬送するために搬送ガスを使用する
場合において、HCIの搬送ガスが接触反応により生じ
たガスの搬送ガスと同種のガスで両者を搬送してもよい
。チタンを含むサファイアの気相成長法 AtとHctの反応により生じた混合ガスと、CO2と
、TiC4とをSi基板の手前で一緒に混合させること
がこの方法の要点である。
The method of using the carrier gas is to transport only the gas phase generated by contact with M (5HCt), but
When a carrier gas is used for transporting to the ct8At region, the carrier gas for HCI may be the same type of gas as the carrier gas for the gas generated by the contact reaction to transport both. Vapor Phase Growth Method of Sapphire Containing Titanium The key point of this method is to mix the mixed gas produced by the reaction of At and Hct, CO2, and TiC4 together before the Si substrate.

CO2は混合ガス中のAtct3を次式によつて酸化す
ると考えられる。CO2はTlCI!4の酸化にも関与
し、この反応は次式によると考えられる。
It is thought that CO2 oxidizes Atct3 in the mixed gas according to the following equation. CO2 is TlCI! It is also involved in the oxidation of 4, and this reaction is thought to be according to the following formula.

フ Atcムを含むガスとTlCムを含むガスはCO2ガス
により酸化される以前には混合されていず、三者のガス
が一緒に混合されることが必要である。
The gas containing Atcm and the gas containing TlC are not mixed before being oxidized by CO2 gas, and it is necessary that the three gases be mixed together.

CO!による混合を出来るだけSi基板に近い領域で行
うことが好ましい。所定のTl濃度のサファイアを成長
させるためには、Hctの流量は100〜1000cc
ノI,CO2の流量は100〜5000ccA」TiC
ムの流量は100〜1000cc肩であることが好まし
い。
CO! It is preferable to perform the mixing in a region as close to the Si substrate as possible. In order to grow sapphire with a predetermined Tl concentration, the Hct flow rate is 100 to 1000 cc.
The flow rate of CO2 is 100 to 5000 ccA.
The flow rate of the pump is preferably 100 to 1000 cc.

Tict4ソースは−30℃〜100℃の温度範囲に制
御されている。このTict4液の中をキヤリガスのH
2をバブリングさせるか、He,Ar,H2の1種以上
のガスとH2との混合キヤリヤガスをバブリングさせる
ことにより、TiC4がサファイア成長反応管内に送ら
れる。単結晶シリコン基板は約1000℃〜1200℃
の温度に加熱保持されている。
The Tict4 source is controlled within a temperature range of -30°C to 100°C. Inside this Tic4 liquid, carry gas H
TiC4 is delivered into the sapphire growth reaction tube by bubbling H2 or a mixed carrier gas of one or more of He, Ar, H2 and H2. Single crystal silicon substrate is approximately 1000℃~1200℃
It is heated and maintained at a temperature of .

この単結晶シリコン基板に上記3種の混合ガスを接触さ
せることにより該基板上にα−Ti2O3を含むサファ
イア単結晶がエピタキシヤル成長する。成長時のSl基
板温度を1200℃より高くするとSi基板の反応性が
高くなつて、AbO38!.びTi2O3との反応を生
じてしまい、良好なAbO3エピタキシヤル層が得られ
ない。
By bringing the above three types of mixed gases into contact with this single crystal silicon substrate, a sapphire single crystal containing α-Ti2O3 is epitaxially grown on the substrate. If the temperature of the Sl substrate during growth is made higher than 1200°C, the reactivity of the Si substrate increases and AbO38! .. This causes a reaction with AbO3 and Ti2O3, making it impossible to obtain a good AbO3 epitaxial layer.

基板温度が1000℃より低い場合はA.//!03単
結晶の成長速度が極端に小さくなるため実用也ではない
し、得られるAbO3エピタキシヤル層の結晶性も悪く
なる。従つて、成長時のS1基板温度は1000ないし
1200℃、好ましくは1050℃ないし1150℃と
する。本発明の方法によると、α一Ti2O3を含み且
つ結晶性の良いα−A4O,単結晶が1時間程度の成長
によつて10〜30μの厚さに成長する。気相成長装置 次に、本発明に係る方法を実施するための装置の一具体
例を図面に基づいて説明する。
If the substrate temperature is lower than 1000°C, A. //! This method is not practical because the growth rate of the AbO3 single crystal becomes extremely low, and the crystallinity of the resulting AbO3 epitaxial layer also deteriorates. Therefore, the S1 substrate temperature during growth is 1000 to 1200°C, preferably 1050 to 1150°C. According to the method of the present invention, a single crystal of α-A4O containing α-Ti2O3 and having good crystallinity is grown to a thickness of 10 to 30μ by growth for about one hour. Vapor Phase Growth Apparatus Next, a specific example of an apparatus for carrying out the method according to the present invention will be described based on the drawings.

第1図は横型の気相成長装置を示す断面図であつて、石
英反応管1の中において中空体2が固定されている。
FIG. 1 is a sectional view showing a horizontal vapor phase growth apparatus, in which a hollow body 2 is fixed in a quartz reaction tube 1.

中空体2の一端は石英反応管1を貫通する塩化水素管4
と連通しており、他端は石英反応管1の中に開放してい
る。したがつて中空体2は石英反応管1の空間の一部に
画室3を規定している。図示された具体例では中空体2
が配置された領域においてほぼ二重同心管状の構造が形
成されている。しかし必ずしも二重同心管構造を採用す
る必要はない。中空体2の中には皿5が置かれその中に
アルミニウム6が配置されている。公知の加熱手段7が
中空体2の領域に設けられアルミニウム6を加熱し、同
じ加熱手段が前記領域に続く領域にも伸びて、中空体2
から送出されるガスも加熱する。塩化水素ガスの流量は
、33關φのシリコン基板8を3枚処理する場合は、3
00ないし700cc/分が好ましい。反応管1の一端
に搬送ガス入口8が設けられている。
One end of the hollow body 2 is a hydrogen chloride tube 4 that penetrates the quartz reaction tube 1.
The other end is open into the quartz reaction tube 1. The hollow body 2 thus defines a compartment 3 in a part of the space of the quartz reaction tube 1. In the illustrated embodiment, the hollow body 2
An approximately double concentric tube-like structure is formed in the region where the However, it is not necessarily necessary to adopt a double concentric tube structure. A dish 5 is placed inside the hollow body 2 and an aluminum 6 is arranged therein. Known heating means 7 are provided in the region of the hollow body 2 to heat the aluminum 6, and the same heating means extend also to the region following said region, so that the hollow body 2
It also heats the gas delivered from the The flow rate of hydrogen chloride gas is 3 when processing three silicon substrates 8 with a diameter of 33 mm.
00 to 700 cc/min is preferred. A carrier gas inlet 8 is provided at one end of the reaction tube 1 .

搬送ガス入口8から流れる搬送ガスは、最初は中空体2
の周囲の環状空間部を流れ、続いてAtとHctの反応
生成ガスと一緒になつて基板10の方向に流れる。搬送
ガスの流路は必ずしもこのようなものである必要はなく
、中空体2の出口端に直接流れ入る流路であつてもよい
。石英反応管1の空間の一部に、基台15によつてSi
Cコートカーボン又はNb等からなる基板支持台9が固
定されている。
The carrier gas flowing from the carrier gas inlet 8 initially enters the hollow body 2.
, and then flows in the direction of the substrate 10 together with the reaction product gas of At and Hct. The flow path of the carrier gas does not necessarily have to be like this, and may be a flow path that directly flows into the outlet end of the hollow body 2. A part of the space of the quartz reaction tube 1 is filled with Si by the base 15.
A substrate support stand 9 made of C-coated carbon, Nb, or the like is fixed.

第1図の具体例においては基板支持台9は中空体の出口
端とガス出口11の双方に面しているように配置されて
いる。基板支持台9土には3枚の基板10が支持されて
いる。基板の領域には公知の高周波加熱手段12が設け
られている。さらにすり合せキヤツプ13が反応管の出
口側に設けられている。石英反応管1の壁面を貫通して
CO2導入管14が基板10と中空体の出口端の中間に
おいて、この間隔Dに対しd=1/5〜1/3Dだけ前
者に近づいて開口している。
In the embodiment shown in FIG. 1, the substrate support 9 is arranged so as to face both the outlet end of the hollow body and the gas outlet 11. Three substrates 10 are supported on the substrate support stand 9. Known high-frequency heating means 12 are provided in the area of the substrate. Furthermore, a grinding cap 13 is provided on the outlet side of the reaction tube. A CO2 introduction pipe 14 penetrates the wall surface of the quartz reaction tube 1 and opens between the substrate 10 and the outlet end of the hollow body, approaching the former by d=1/5 to 1/3D with respect to this distance D. .

この距臨dだけ基板支持台9から離れてTlCム導入管
16の先端16aが開口している。Tict4導入管1
6は石英反応管1を貫いて、Tlct4ガス発生装置2
0(第2図)と導通している。CO2導入管14とTi
C!!4導入管16はガスの流れ方向で見てほぼ同じ位
置に開口し、この開口位置はAt皿5の下流にある。し
たがつて、Atct3とTlct4の混合により不所望
の生成物が生じることが避けられる。第2図はTiCム
ガス発生装置20の断面図である。
The tip 16a of the TLC introduction tube 16 is opened at a distance d from the substrate support stand 9. Tict4 introduction tube 1
6 penetrates the quartz reaction tube 1 and connects the Tlct4 gas generator 2
0 (Figure 2). CO2 introduction pipe 14 and Ti
C! ! The four inlet pipes 16 open at approximately the same position when viewed in the gas flow direction, and this opening position is downstream of the At pan 5. Therefore, the formation of undesired products due to mixing of Atct3 and Tlct4 is avoided. FIG. 2 is a sectional view of the TiC gas generator 20.

メタノール水溶液21を収容した恒温槽22の中に石英
製容器24が浮いている。石英製容器24の中のTiC
t423は−30℃〜+100℃の範囲の一定温度に保
持される。石英製容器24を貫通する管26からH2キ
ヤリヤガスが送られ、液体23内で泡立つ。そして気化
したTict4は管16を経て炉内に送られる。以上の
如き装置によつて、A4O3単結晶層を形成した後にシ
リコン活性層のエピタキシヤル成長を行うと改良SOS
の製造において生産性を甚々高めることができる。
A quartz container 24 is floating in a constant temperature bath 22 containing an aqueous methanol solution 21. TiC in quartz container 24
t423 is maintained at a constant temperature in the range of -30°C to +100°C. H2 carrier gas is passed through a tube 26 through the quartz container 24 and bubbles within the liquid 23. The vaporized Tict4 is then sent into the furnace through the tube 16. If epitaxial growth of a silicon active layer is performed after forming an A4O3 single crystal layer using the above-mentioned apparatus, an improved SOS can be obtained.
Productivity can be greatly increased in the production of.

シリコンの成長を行う場合は、Hctの送入を中止して
塩化水素管4から水素ガス等の搬送ガスのみを導入し、
その後にSiH4,sict4等のSi含有材料を搬送
ガス入口8から導入する。これらのガスを導入する際は
加熱手段7を遮断してAtが蒸発しないようにすること
が必要である。また加熱手段12は1000℃以上の加
熱を行うように従前の加熱を維持する。
When growing silicon, stop feeding Hct and introduce only a carrier gas such as hydrogen gas from the hydrogen chloride pipe 4.
Thereafter, a Si-containing material such as SiH4 or sict4 is introduced from the carrier gas inlet 8. When introducing these gases, it is necessary to shut off the heating means 7 to prevent At from evaporating. Further, the heating means 12 maintains the previous heating so as to perform heating at 1000° C. or higher.

さらに、COf!I入管14からのCO傅入及びTic
t4導入管16からのTict4の導入を遮断する。以
上の説明において、図面と関連して横型装置を説明した
が、縦型装置においても全く同様の効果が達成される。
Furthermore, COf! I. CO entry and Tic from Immigration Bureau 14
The introduction of Tict4 from the t4 introduction pipe 16 is blocked. In the above description, a horizontal device has been described in conjunction with the drawings, but exactly the same effects can be achieved in a vertical device.

さらに、本発明を改良型SOSの製法に関して説明した
が、本発明は改良型SOSに限定されるものではなく、
基板土にAt2O3単結晶膜をエピタキシヤル成長させ
るあらゆる分野に適用されるものである。
Further, although the present invention has been described with respect to a method for manufacturing an improved SOS, the present invention is not limited to improved SOS.
It can be applied to all fields in which At2O3 single crystal films are epitaxially grown on substrate soil.

次に本発明を実施例により更に詳しく説明する。Next, the present invention will be explained in more detail with reference to Examples.

実施例 1第1図の如き装置によりAt2O3単結晶の
エピタキシヤル成長を行なつた。
Example 1 An At2O3 single crystal was epitaxially grown using the apparatus shown in FIG.

成長条件の第1表に示す。The growth conditions are shown in Table 1.

Claims (1)

【特許請求の範囲】[Claims] 1 液体又は固体のアルミニウムにHClガスを接触さ
せることにより生成するガスを半導体シリコン基板の方
向に搬送し、この生成ガスが前記基板に到達する以前に
、該生成ガスと、CO_2ガスと、TiCl_4ガスと
を混合して反応させ、この反応による生成ガスを100
0ないし1270℃に加熱された前記基板と接触させて
、アルミニウム原子の一部がチタンによつて置換された
サファイア皮膜を前記基板上にエピタキシャル成長させ
;そして前記皮膜上にシリコンをエピタキシャル成長さ
せることを特徴とする半導体装置の製造方法。
1. A gas generated by bringing HCl gas into contact with liquid or solid aluminum is transported toward the semiconductor silicon substrate, and before the generated gas reaches the substrate, the generated gas, CO_2 gas, and TiCl_4 gas are The gas produced by this reaction is mixed with 100
A sapphire film in which some aluminum atoms are replaced by titanium is epitaxially grown on the substrate in contact with the substrate heated to 0 to 1270°C; and silicon is epitaxially grown on the film. A method for manufacturing a semiconductor device.
JP6725477A 1977-06-09 1977-06-09 Manufacturing method for semiconductor devices Expired JPS5931971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6725477A JPS5931971B2 (en) 1977-06-09 1977-06-09 Manufacturing method for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6725477A JPS5931971B2 (en) 1977-06-09 1977-06-09 Manufacturing method for semiconductor devices

Publications (2)

Publication Number Publication Date
JPS542659A JPS542659A (en) 1979-01-10
JPS5931971B2 true JPS5931971B2 (en) 1984-08-06

Family

ID=13339606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6725477A Expired JPS5931971B2 (en) 1977-06-09 1977-06-09 Manufacturing method for semiconductor devices

Country Status (1)

Country Link
JP (1) JPS5931971B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0623356B2 (en) * 1986-06-09 1994-03-30 サンスタ−技研株式会社 One-pack chloroprene adhesive
US5064684A (en) * 1989-08-02 1991-11-12 Eastman Kodak Company Waveguides, interferometers, and methods of their formation
JP2005272203A (en) * 2004-03-24 2005-10-06 Neomax Co Ltd Substrate for forming film and method for forming semiconductor film
CN104103601A (en) * 2014-07-08 2014-10-15 厦门润晶光电有限公司 Silicon-on-sapphire insulating layer substrate and preparation method thereof

Also Published As

Publication number Publication date
JPS542659A (en) 1979-01-10

Similar Documents

Publication Publication Date Title
Leskelä et al. Rare-earth oxide thin films as gate oxides in MOSFET transistors
JP4728953B2 (en) Method for depositing polycrystalline Si-containing film
TW200808995A (en) Methods and systems for selectively depositing Si-containing films using chloropolysilanes
JP2005536054A (en) Deposition of amorphous silicon-containing films
JP2004529489A (en) Method of forming high dielectric constant gate insulating layer
TW475252B (en) Semiconductor device having crystallinity-controlled gate electrode
JPS62188309A (en) Vapor growth method and equipment therefor
WO2008096884A1 (en) N-type conductive aluminum nitride semiconductor crystal and method for producing the same
JPS59208822A (en) Semiconductor structure and method of producing same
WO1986002951A1 (en) Method of growing crystalline layers by vapour phase epitaxy
TW201232614A (en) Improved template layers for heteroepitaxial deposition of III-nitride semiconductor materials using HVPE processes
US4137108A (en) Process for producing a semiconductor device by vapor growth of single crystal Al2 O3
JP5668602B2 (en) Method and apparatus for growing semi-insulating nitride semiconductor layer
JPS5931971B2 (en) Manufacturing method for semiconductor devices
US20180187331A1 (en) Continuous single crystal growth of graphene
Elsass et al. Influence of Ga flux on the growth and electron transport properties of AlGaN/GaN heterostructures grown by plasma-assisted molecular beam epitaxy
JPH07183231A (en) Semiconductor substrate and its manufacture
JPS5855119B2 (en) Vapor phase growth method and equipment for magnesia spinel
JP2020011858A (en) Film deposition method, and manufacturing method of semiconductor device
JPS61275191A (en) Vapor-phase growth method for gaas thin film
CN115354392B (en) Preparation method of large-size monocrystalline molybdenum disulfide
JP2680863B2 (en) Vapor growth method of metal oxide film
JP2704224B2 (en) Semiconductor device and manufacturing method thereof
JPS5931985B2 (en) Vapor phase growth method of magnespinel
JPS5948791B2 (en) Vapor phase growth method of magnesia spinel