JPS5929427Y2 - Television receiver display device - Google Patents

Television receiver display device

Info

Publication number
JPS5929427Y2
JPS5929427Y2 JP14363878U JP14363878U JPS5929427Y2 JP S5929427 Y2 JPS5929427 Y2 JP S5929427Y2 JP 14363878 U JP14363878 U JP 14363878U JP 14363878 U JP14363878 U JP 14363878U JP S5929427 Y2 JPS5929427 Y2 JP S5929427Y2
Authority
JP
Japan
Prior art keywords
circuit
display
television receiver
time
beam current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14363878U
Other languages
Japanese (ja)
Other versions
JPS5558778U (en
Inventor
栄一 井谷
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP14363878U priority Critical patent/JPS5929427Y2/en
Publication of JPS5558778U publication Critical patent/JPS5558778U/ja
Application granted granted Critical
Publication of JPS5929427Y2 publication Critical patent/JPS5929427Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案はテレビジョン受像機の表示装置の改良に係り、
特に受像チャンネル番号等の情報を画面上に表示する形
式のテレビジョン受像機の表示装置に関するものである
[Detailed Description of the Invention] The present invention relates to the improvement of a display device for a television receiver.
In particular, the present invention relates to a display device for a television receiver that displays information such as a reception channel number on the screen.

周波数シンセサイザ、或は電圧シンセサイザとマイクロ
コンピュータ及びキャラクタゼネレークを組合せ、一対
一に瞬時対応式に受像チャンネルを選局すると同時に、
そのチャンネルを画面上に重ね合せて表示する場合、ブ
ラウン管上の同じ場所が常に高輝度の状態に保たれるた
め、蛍光面の焼は或は特性の不均一が生じ易く又視聴者
にとっても目障りとなるので、チャンネルの切換等の後
一定時間を経て表示を消去する方法を採っている。
By combining a frequency synthesizer or a voltage synthesizer with a microcomputer and a character generator, one-on-one instantaneous channel selection is possible, and at the same time,
When the channels are displayed superimposed on the screen, the same location on the cathode ray tube is always kept in a high brightness state, which tends to cause burn-in on the phosphor screen or uneven characteristics, and is also an eyesore for viewers. Therefore, a method is adopted in which the display is erased after a certain period of time after channel switching, etc.

しかし乍ら、斯るチャンネル等の表示時間を常に操作の
時点から一定の時間(例えば5秒)に設定しておいたの
では、長時間不使用の状態から受像機を作動せしめた場
合、当然に、ブラウン管のウオームアツプ時間(通常1
5乃至20秒)中はチャンネル等の情報の表示が画面に
出す、受像機が作動状態になった時には最早チャンネル
表示の時間が終了しており、その後も何等チャンネル表
示等が為されないという場合が生ずる。
However, if the display time of such channels, etc. is always set to a fixed time (for example, 5 seconds) from the time of operation, when the receiver is turned on after not being used for a long time, In addition, the warm-up time of the cathode ray tube (usually 1
(5 to 20 seconds), information such as the channel is displayed on the screen, but by the time the receiver is activated, the channel display time has already expired, and there are cases where no channel display is performed after that. arise.

これに対し、電源投入時のみ、上記チャンネル等の情報
表示時間を長く設定しておく(例えば20乃至25秒)
ことも考えられるが、ブラウン管のヒータがある程度余
熱されている状態で受像機の電源が入ると、同時にチャ
ンネル表示がなされるために相当長時間に亘り画面上に
チャンネル等が表示されたま5となって、上述の従来例
の欠点が再現されてしまう。
On the other hand, set a long information display time for the above channels etc. only when the power is turned on (for example, 20 to 25 seconds).
However, if the receiver is turned on while the CRT heater is preheated to some extent, the channels will be displayed at the same time, so channels will be displayed on the screen for a considerable period of time. As a result, the drawbacks of the conventional example described above are reproduced.

本考案は、斯る従来例の欠点に鑑み、チャンネル等の情
報表示時間は一定とし、電源投入時には、その表示の始
期が、常にビーム電流が略正常に流れる時点に一致せし
めるという構成を採ることに依って従来例の諸欠点を克
服せんとするものである。
In view of the drawbacks of the conventional example, the present invention adopts a configuration in which the information display time of channels etc. is constant, and when the power is turned on, the start of the display always coincides with the time when the beam current flows approximately normally. This is an attempt to overcome the various drawbacks of the conventional example.

以下、本考案の詳細を、要部回路ブロック図を表わす第
1図、第2図、要部回路図を表わす第3図、第4図及び
動作波形図を表わす第5図を参照しつつ説明する。
The details of the present invention will be explained below with reference to FIGS. 1 and 2 showing main circuit block diagrams, FIGS. 3 and 4 showing main part circuit diagrams, and FIG. 5 showing operation waveform diagrams. do.

本考案装置は、大要第1図に示される如く、電源投入、
チャンネル切換等のテレビジョン受像操作に伴い制御出
力を生ずるテレビジョン操作回路10と、該出力を始端
としてチャンネル表示等の終期を決定する表示時間設定
回路20(マイコン等を利用するを可とする)と、ブラ
ウン管30上に映像と共に表示するキャラクタ(文字、
数字等)を発生する。
As shown in Fig. 1, the device of the present invention is as follows:
A television operating circuit 10 that generates a control output in response to television reception operations such as channel switching, and a display time setting circuit 20 that uses this output as a starting point to determine the end of channel display, etc. (a microcomputer or the like may be used) and the characters (letters,
numbers, etc.).

表示信号出力回路(例、ナショナルセミコンダクタ社製
MM−5841)40及び本考案の特徴とする遅延回路
50で構成される。
It is comprised of a display signal output circuit (for example, MM-5841 manufactured by National Semiconductor) 40 and a delay circuit 50, which is a feature of the present invention.

第2図は、前記遅延回路50のブロック図を示す。FIG. 2 shows a block diagram of the delay circuit 50. As shown in FIG.

該回路は、大要R−Sフリップフロップ回路51と、電
源投入検出回路52及び該出力を入力とする微分回路5
3からなるセット(或はプリセット)パルス発生回路5
4及びブラウン管の作動を検出するビーム電流検出回路
55及び該所定レベルにて前記R−Sフリップフロップ
回路51をリセットするリセット(或はクリア)パルス
発生回路56で構成され、その−実施回路例は、第3図
及び第4図を併せ参照して理解される。
The circuit basically includes an R-S flip-flop circuit 51, a power-on detection circuit 52, and a differentiation circuit 5 whose input is the output.
Set (or preset) pulse generation circuit 5 consisting of 3
4, a beam current detection circuit 55 that detects the operation of the cathode ray tube, and a reset (or clear) pulse generation circuit 56 that resets the R-S flip-flop circuit 51 at the predetermined level. , will be understood with reference to FIGS. 3 and 4 together.

前記電源投入検出回路52は、受像機の電源の投入に伴
い発生する任意の回路電圧(第5図イ)を可とする。
The power-on detection circuit 52 allows any circuit voltage (FIG. 5A) generated when the receiver is powered on.

一方上記ビーム電流検出回路55も、種々の実施例が考
えられるが、第4図に図示せる如く、いわゆるAB−L
回路の構成を流用することが最も効率的である。
On the other hand, various embodiments of the beam current detection circuit 55 can be considered, but as shown in FIG.
It is most efficient to reuse the circuit configuration.

即ち、公知のABL回路は、ブラウン管30の第1制御
グリツド31に対し直列抵抗回路R1,R2゜R3を介
して制御電圧十B1・・・120Vを印加すると共に、
抵抗R1,R2の接続点01とアース間に順方向にダイ
オードD1を接続し、前記接続点01とフライバックト
ランスFBTの高圧巻線32のコールド端子と側路コン
デンサCの接続点02との間にビーム電流検出用の抵抗
R6を接続し、ビーム電流が適正(例えば1mA以下)
の場合は、前記ダイオードD1は導通状態にあり、従っ
て点01の電位は略一定に保たれるが、過大なビーム電
流が流れると、抵抗R6の電圧降下故にダイオードD1
は非導通状態となり、抵抗R2,R3を流れる電流は、
ビーム電流に等しくなって、抵抗R2,R3の接続点0
3には、ビーム制御電圧が発生する。
That is, the known ABL circuit applies a control voltage of 120 V to the first control grid 31 of the cathode ray tube 30 via series resistance circuits R1, R2 and R3, and
A diode D1 is connected in the forward direction between the connection point 01 of the resistors R1 and R2 and the ground, and between the connection point 01 and the cold terminal of the high voltage winding 32 of the flyback transformer FBT and the connection point 02 of the bypass capacitor C. Connect resistor R6 for beam current detection to
In the case of , the diode D1 is in a conductive state, so the potential at point 01 is kept approximately constant. However, when an excessive beam current flows, the diode D1 is in a conductive state due to the voltage drop across the resistor R6.
becomes non-conductive, and the current flowing through resistors R2 and R3 is
becomes equal to the beam current, and the connection point of resistors R2 and R3 is 0.
3, a beam control voltage is generated.

ABLは、この制御電圧を利用してビデオ回路を制御す
ることによって遠戚される。
ABL is distantly related by utilizing this control voltage to control the video circuit.

上述の如く点01の電圧もビーム電流の変化に伴って変
化する。
As described above, the voltage at point 01 also changes as the beam current changes.

(第5図口参照)ので、該出力をビーム電流検出電圧と
して用いる。
(See Figure 5) Therefore, this output is used as the beam current detection voltage.

ビーム電流検出の判定レベルは、ツェナダイオードD2
で設定され、抵抗R7,R8及びトランジスタT、は、
リセットパルス発生回路56を形成する。
The judgment level for beam current detection is the Zener diode D2.
The resistors R7, R8 and the transistor T are set as follows.
A reset pulse generation circuit 56 is formed.

R−Sフリップフロップ回路51は、図示の如<NAN
D回路対で構成されてもよい。
The R-S flip-flop circuit 51 is
It may also be configured with a pair of D circuits.

このような回路構成において、受像機の電源が投入され
、第5図イの如き出力が前記微分回路53に印加される
と、上記R−Sフリップフロップ回路51は該微分出力
(第5図ハ)の出力でトリガされ、その出力は第5図示
の如くハイレベルとなる。
In such a circuit configuration, when the power of the receiver is turned on and an output as shown in FIG. ), and the output becomes high level as shown in Figure 5.

次に、電源の投入に伴って上記第4図の回路における点
01の電圧(第5図口)が、遅延回路りの入力端子Bに
印加されると、トランジスタT1のエミッタ出力である
リセットパルス発生回路56の出力は第5図二の如く整
形された形でR−Sフリップフロップ回路51に加えら
れ、これをリセットする。
Next, when the voltage at point 01 in the circuit in FIG. 4 (gate in FIG. 5) is applied to the input terminal B of the delay circuit as the power is turned on, a reset pulse, which is the emitter output of transistor T1, is applied to the input terminal B of the delay circuit. The output of the generating circuit 56 is applied to the R-S flip-flop circuit 51 in a shaped form as shown in FIG. 52 to reset it.

従って、R−Sフリップフロップ回路は、再び電源投入
検出信号でトリガされない限りリセットされず、ビーム
電流検出出力で誤動作を生じることもない。
Therefore, the R-S flip-flop circuit will not be reset unless triggered by the power-on detection signal again, and will not malfunction in the beam current detection output.

それ故、第5図示に図示される如き出力パルスの立下り
で上記表示時間設定回路20を制御すべく構成すれば、
ブラウン管が動作状態となってからチャンネル等の表示
が、チャンネル切換時と同じ一定時間(例えば5秒間)
だけ表示されることになり、上述の従来例の諸欠点は改
消されることになる。
Therefore, if the display time setting circuit 20 is configured to be controlled at the falling edge of the output pulse as shown in FIG.
After the cathode ray tube becomes operational, the display of channels, etc. will be for a certain period of time (for example, 5 seconds), which is the same as when switching channels.
will be displayed, and the various drawbacks of the above-mentioned conventional example will be corrected.

本考案に依れば、受像機の始動時においても画面上のチ
ャンネル情報の表示が動作状態において常に一定時間な
されるので、表示、不表示のムラがなく、又、表示によ
るブラウン管焼等の影響を避けることが出来且つ視聴者
の目障となるという従来の諸欠点も排除できる。
According to the present invention, even when the receiver is started, the channel information on the screen is always displayed for a certain period of time in the operating state, so there is no unevenness in display or non-display, and there is no influence of the display on the cathode ray tube. This also eliminates the conventional disadvantages of being an eyesore to viewers.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は要部回路ブロック図、第2図は遅延回路の要部
回路ブロック図、第3図は遅延回路の一実施回路図、第
4図はビーム電流検出回路の一実施回路例、第5図は動
作波形説明図である。 主な図番の説明、52・・・・・・電源投入検出回路、
55・・・・・・ビーム電流検出回路、50・・・・・
・遅延回路、20・・・・・・表示時間設定回路、40
・・・・・・表示信号出力回路。
Fig. 1 is a block diagram of the main part of the circuit, Fig. 2 is a block diagram of the main part of the delay circuit, Fig. 3 is an implementation circuit diagram of the delay circuit, Fig. 4 is an example of the implementation circuit of the beam current detection circuit, FIG. 5 is an explanatory diagram of operating waveforms. Explanation of main drawing numbers, 52...Power-on detection circuit,
55... Beam current detection circuit, 50...
・Delay circuit, 20...Display time setting circuit, 40
...Display signal output circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 操作に伴い画面上に受像チャンネル番号等の情報を一定
時間中表示すべく構成したテレビジョン受像機において
、電源投入時電源投入検出信号によってセットされ、ビ
ーム電流検出回路の出力によってリセットされるフリッ
プフロップ回路出力パルスの後縁によって前記情報表示
の始期を決定すべく構成したテレビジョン受像機の表示
装置。
A flip-flop that is set by a power-on detection signal when the power is turned on and reset by the output of a beam current detection circuit in a television receiver configured to display information such as a reception channel number on the screen for a certain period of time as the device is operated. A display device for a television receiver configured to determine the beginning of said information display by the trailing edge of a circuit output pulse.
JP14363878U 1978-10-17 1978-10-17 Television receiver display device Expired JPS5929427Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14363878U JPS5929427Y2 (en) 1978-10-17 1978-10-17 Television receiver display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14363878U JPS5929427Y2 (en) 1978-10-17 1978-10-17 Television receiver display device

Publications (2)

Publication Number Publication Date
JPS5558778U JPS5558778U (en) 1980-04-21
JPS5929427Y2 true JPS5929427Y2 (en) 1984-08-23

Family

ID=29121508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14363878U Expired JPS5929427Y2 (en) 1978-10-17 1978-10-17 Television receiver display device

Country Status (1)

Country Link
JP (1) JPS5929427Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2829961B2 (en) * 1988-03-17 1998-12-02 ソニー株式会社 Character display circuit

Also Published As

Publication number Publication date
JPS5558778U (en) 1980-04-21

Similar Documents

Publication Publication Date Title
JPH0631923B2 (en) Deflection circuit for video signal display system
JPS63164766A (en) Deflection circuit for video equipment
US4536684A (en) Multiple scan rate deflection circuit incorporating scan compensation
JPS5929427Y2 (en) Television receiver display device
US4656573A (en) Power supply having on-off control
US4675740A (en) Direct drive scanning CRT display system
CA1243396A (en) Discharge protecting circuit for a television receiver
JPS6213099Y2 (en)
JP2577437Y2 (en) Display protection device
JP3201476B2 (en) Television deflection device
JPH0728771Y2 (en) High voltage control circuit device
JPH0516763Y2 (en)
JPS6360593B2 (en)
JP2969674B2 (en) Television receiver
JPS62295Y2 (en)
JPS5838684Y2 (en) Vertical blanking circuit
US4652798A (en) Scanning CRT display system with linearity compensation
US4126815A (en) Delayed kinescope blanking pulse generator
JPS6221104Y2 (en)
KR100374287B1 (en) Circuit for instantly degaussing of color monitor
KR880001278Y1 (en) Data switching circuit in a remote control television
JPS6127245Y2 (en)
KR900008503Y1 (en) Anti-x-ray circuit
JPH09238268A (en) Image display device
JP2001223916A (en) Spot killer circuit, video signal processor and cathode ray tube display system