JPS5929009B2 - signal expansion device - Google Patents
signal expansion deviceInfo
- Publication number
- JPS5929009B2 JPS5929009B2 JP50103718A JP10371875A JPS5929009B2 JP S5929009 B2 JPS5929009 B2 JP S5929009B2 JP 50103718 A JP50103718 A JP 50103718A JP 10371875 A JP10371875 A JP 10371875A JP S5929009 B2 JPS5929009 B2 JP S5929009B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- series
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入出力伝達特性が指数関数となる信号伸長装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a signal expansion device whose input/output transfer characteristic is an exponential function.
背景技術とその問題点
従来より録音・再生系におけるS/Nを改善するための
ノイズ・リダクション方式として、dbx社より第1図
に示すようなデシリニア方式と称されるものが提案され
ている。BACKGROUND TECHNOLOGY AND PROBLEMS Conventionally, as a noise reduction method for improving the S/N ratio in a recording/playback system, dbx Corporation has proposed a method called a desilinear method as shown in FIG. 1.
この方式では、記録時に入力信号Vinを入力レベルの
1/2乗に比例した出力レベルを有する圧縮器1に加え
て、ダイナミックレンジをdBで1/2に圧縮し、この
圧縮された出力V1を磁気テープ、レコード盤等の記録
媒体2に記録し、再生時に再生出力V2を入力レベルの
2乗に比例する出力を有する伸長器3に加えて、ダイナ
ミックレンジをdBで2倍に拡大した出力Voutを得
るようにしている。In this method, during recording, the input signal Vin is applied to a compressor 1 having an output level proportional to the 1/2 power of the input level, the dynamic range is compressed to 1/2 in dB, and this compressed output V1 is In addition to an expander 3 that records on a recording medium 2 such as a magnetic tape or a record, and has an output proportional to the square of the input level, the playback output V2 during playback is added to an output Vout that doubles the dynamic range in dB. I'm trying to get it.
このように入力信号Vinのダイナミックレンジを1/
2に圧縮して記録し、再生時に2倍に拡大することによ
り、出力Vout中の信号レベルを変化させることなく
、磁気テープのヒス・ノイズ等のノイズレベルを実質的
に低減させるようにしている。上記圧縮器1及び伸長器
3として従来より第2図A、Bに示すものが知られてい
る。In this way, the dynamic range of the input signal Vin is reduced to 1/
By compressing the signal to 2 and expanding it to 2 during playback, the level of noise such as hiss and noise on the magnetic tape is substantially reduced without changing the signal level of the output Vout. . The compressor 1 and expander 3 shown in FIGS. 2A and 2B are conventionally known.
同図Aのものは、制御電圧Vcによつて利得AがA=A
、eC1Vc(但し、Ao:基準利得、C、:定数)の
指数関数で変化する利得制御回路(以下VCAと略称す
る)4と、このVCA4の入力Viを入力とし且つ出力
VcがVc=C2′11nkVl(但し、C2及びには
定数)で変化する対数変数回路5aとにより構成されて
いる。In the case of A in the same figure, the gain A is set to A=A by the control voltage Vc.
, eC1Vc (where Ao: reference gain, C: constant) A gain control circuit (hereinafter abbreviated as VCA) 4 that changes with an exponential function, the input Vi of this VCA 4 is input, and the output Vc is Vc=C2' 11nkVl (however, C2 and C2 are constants) and a logarithmic variable circuit 5a.
また同図Bに示すものは、上記VCA4と、このVCA
4の出力り。を入力とし出力VcがVc=Ci11nk
V0で変化する対数変換回路5bとにより構成されてい
る。同図Aの回路はC2−2とすることにより1/2乗
圧縮器となり、C2=丁とすることにより2乗伸長器と
なる。また同図Bの回路は、C2=2とすることにより
1/2乗圧縮器となり、C2一ーとすることにより2乗
伸長器となる。この第2図A、Bの回路はC1、C2の
比を変えることによつて任意のべき乗伝達特性を得るこ
とができる特徴を持つている。Also, what is shown in figure B is the above-mentioned VCA4 and this VCA.
4 output. As input, output Vc is Vc=Ci11nk
It is constituted by a logarithmic conversion circuit 5b that changes with V0. The circuit in A of the figure becomes a 1/2 power compressor by setting C2-2, and becomes a 2 power expander by setting C2=D. Further, the circuit shown in FIG. 2B becomes a 1/2 power compressor by setting C2=2, and becomes a 2 power expander by setting C2 -. The circuits shown in FIGS. 2A and 2B have the characteristic that arbitrary power transfer characteristics can be obtained by changing the ratio of C1 and C2.
しかしながらVCA4及び対数変換回路5a,5bの理
想特性からのずれ、温度特性、回路素子のばらつき等が
目的とする伝達特性に直接影響を及ぼすため、均一な1
/2乗特性及び2乗特性を得ることが困難であつた。特
に回路素子のばらつきはこれを極度に高い精度で抑える
必要があるため、実際の回路設計を困難なものにしてい
た。発明の目的
本発明は上記の問題を解決し、所望のべき乗特性を簡単
に得ることができる信号伸長装置を提供するものである
。However, deviations from the ideal characteristics of the VCA 4 and logarithmic conversion circuits 5a and 5b, temperature characteristics, variations in circuit elements, etc. directly affect the intended transfer characteristics.
It was difficult to obtain the /square characteristic and the square characteristic. In particular, variations in circuit elements must be suppressed with extremely high precision, making actual circuit design difficult. OBJECTS OF THE INVENTION The present invention solves the above problems and provides a signal expansion device that can easily obtain desired power characteristics.
発明の概要
本発明は夫々m個、nイ臥k個及び1個のVCAが直列
に接続されて成る第1、第2、第3及び第4の直列回路
を設け、上記第1の直列回路を入力端子と出力端子とを
間に接続すると共に上記第2、第3及び第4の直列回路
を直列に接続し、上記第2の直列回路の初段を上記入力
端子に接続すると共に、最終段の出力電圧とこの出力電
圧より充分に大なる第1のバイアス電圧とを加算して得
られる第1の制御電圧により上記第2及び第3の直列回
路のVCAを制御するように成し、上記第4の直列回路
の最終段の出力電圧とこの出力電圧より充分大なる第2
のバイアス電圧とを加算して得られる第2の制御電圧に
より上記第1及び第4の直列回路のVCAを制御するよ
うにしたものである。Summary of the Invention The present invention provides first, second, third, and fourth series circuits each comprising m, n, k, and one VCAs connected in series; is connected between the input terminal and the output terminal, and the second, third, and fourth series circuits are connected in series, and the first stage of the second series circuit is connected to the input terminal, and the final stage is connected between the input terminal and the output terminal. The VCA of the second and third series circuits is controlled by a first control voltage obtained by adding the output voltage of the output voltage and a first bias voltage that is sufficiently larger than the output voltage. The output voltage of the final stage of the fourth series circuit and the second stage which is sufficiently larger than this output voltage.
The VCA of the first and fourth series circuits is controlled by a second control voltage obtained by adding the bias voltage of the first and fourth series circuits.
このように構成することによつて、特に精度の高いVC
Aを用いることなく、所望のべき乗伝達特性を有する信
号伸長装置を容易に得ることができる。実施例
第3図において、入力信号Vinはm個直列接続された
VCA6に加えられ、最終段のVCA6より出力信号V
。With this configuration, a particularly high-precision VC
A signal expansion device having desired power-law transfer characteristics can be easily obtained without using A. In the embodiment shown in FIG. 3, the input signal Vin is applied to m VCAs 6 connected in series, and the final stage VCA 6 outputs the output signal V.
.
utを得るように成されている。各VCA6は制御電圧
V。により利得A(VG)が制御される。一方、入力信
号ViOの一部はn個直列接続されたVCA7に加えら
れ、最終段のVCA7の出力V3はさらにk個直列接続
されたVCA8に加えられる。It is designed to obtain ut. Each VCA6 has a control voltage V. The gain A (VG) is controlled by. On the other hand, a part of the input signal ViO is applied to n VCAs 7 connected in series, and the output V3 of the final stage VCA 7 is further applied to k VCAs 8 connected in series.
これらのVCA7,8は制御電圧Vにより、その利得A
(を制御される。上記出力V3の一部は4点に加えられ
、この5点でバイアス電圧−VBlが加算されることに
より、上記制御電圧V=V3−VBlを得るように成さ
れている。VCA8の最終段の出力V4は、さらに1個
直列接続されたVCA9に加えられて出力V5を得る。
このVCA9は上記VCA6と共に制御電圧VGにより
、その利得A(VG)を制御される。また、5点におい
て上記出力V5とパイアス電圧一VB2とが加算される
ことにより、上記制御電圧V。−V5−VB2を得るよ
うに成されている。尚、VCA6の入出力は交流信号で
あり、VCA7,8,9の入出力は入力信号Vinを整
流した信号に基く直流信号である。次に上記構成による
回路の入出力特性について説明する。These VCAs 7 and 8 have their gain A controlled by the control voltage V.
(is controlled. A part of the output V3 is added to four points, and by adding the bias voltage -VBl at these five points, the control voltage V=V3-VBl is obtained. The output V4 of the final stage of the VCA 8 is further added to one VCA 9 connected in series to obtain an output V5.
The gain A (VG) of this VCA9 is controlled by the control voltage VG together with the VCA6. Further, the control voltage V is obtained by adding the output V5 and the bias voltage -VB2 at five points. -V5-VB2. The input/output of the VCA 6 is an AC signal, and the input/output of the VCAs 7, 8, and 9 are DC signals based on a rectified signal of the input signal Vin. Next, the input/output characteristics of the circuit with the above configuration will be explained.
第3図の回路においては次式が成立する。In the circuit of FIG. 3, the following equation holds.
▼ JVDl嬶暴1▼′ ▼ l[l 甲 D
1 ζ−′上諺1),(2),(3)式よ
りこの(3)式において、入力Vinにかかつているべ
き数(1+臀})は、K,l,m,nが夫々正の整数で
あるという条件下で、(1+詮)≧1である。▼ JVDl assault 1▼' ▼ l[l A D
1 ζ-' From equations 1), (2), and (3), in equation (3), the power (1+button) that depends on the input Vin is determined if K, l, m, and n are each positive. (1 + 0)≧1 on the condition that it is an integer.
またバイアス電圧VBl,VB2は夫々V,VGの変動
を無視できるようにするための直流電圧であつて、この
VBl,VB2を充分大とするこ+VB2)lの項の変
化を小さくして、これらの項を略一定と見做すことがで
きる。従つて上記(8)式は、出力V。utが入力Vi
Oのべき関数伝達特性となることを表わしている。即ち
、第3図の回路は、K,l,m,nを選ぶことにより、
べき数が1より大きい伸長器となる。第3図の回路を、
第1図のべき数が2の伸張器3として用いるためには、
(8)式より?苓=1とすればよく、最小の利得で回路
を構成するには、k一l−m=n=1とすればよい。Bias voltages VBl and VB2 are DC voltages so that fluctuations in V and VG can be ignored, respectively, and by making these VBl and VB2 sufficiently large, the change in the term +VB2)l can be made small, and these can be regarded as approximately constant. Therefore, the above equation (8) is the output V. ut is input Vi
This indicates that the power function transfer characteristic is O. That is, by selecting K, l, m, and n, the circuit of FIG.
It becomes an expander with a power greater than 1. The circuit in Figure 3 is
In order to use it as the decompressor 3 whose exponent is 2 in Fig. 1,
From equation (8)? It suffices to set y=1, and to configure a circuit with the minimum gain, it suffices to set k-l-m=n=1.
上述した第3図の回路に用いられるVCA6,7,8,
9としては、その入出力伝達特性が制御電圧により指数
関数で変化するものを使用する必要はなく、また回路素
子のばらつきや温度特性による影響が殆んどないので、
単に各VCAの種々の特性が略等しいものを使用すれば
よい。VCAs 6, 7, 8, used in the circuit shown in FIG.
9, there is no need to use one whose input/output transfer characteristics change exponentially depending on the control voltage, and there is almost no influence from variations in circuit elements or temperature characteristics.
It is sufficient to simply use VCAs having substantially the same various characteristics.
また第3図ではVCA6を交流系、VCA7,8,9を
直流系として説明したが、VCA6を直流系としてもよ
い。発明の効果
各VCAは指数関数人出力特性を持つ必要がなく、また
第2図A,Bにおける対数変換回路5a,5bも必要と
しない。Further, in FIG. 3, the VCA 6 is described as an AC system, and the VCAs 7, 8, and 9 are described as a DC system, but the VCA 6 may be a DC system. Effects of the Invention Each VCA does not need to have an exponential output characteristic, and the logarithmic conversion circuits 5a and 5b in FIGS. 2A and 2B are also not required.
また回路素子のばらつきや温度特性等による影響が殆ん
どない。このため所望の伸長率を有する伸長器を容易に
得ることができる。特にノイズ・リダクシヨン回路に用
いた場合には高品質の音声処理を行うことができる。Furthermore, there is almost no influence from variations in circuit elements, temperature characteristics, etc. Therefore, an expander having a desired expansion ratio can be easily obtained. In particular, when used in a noise reduction circuit, high quality audio processing can be performed.
第1図は従来のノイズ・リダクシヨン装置の一例を示す
プロツク図、第2図A,Bは従来の圧縮器及び伸長器の
一例を示すプロツク図、第3図は本発明の実施例を示す
プロツク図である。
なお図面に用いられている符号において、6,7,8,
9・・・・・・VCA,Vin・・・・・・入力信号、
VOul・・・・・・出力信号、−VBl,−VB2・
・・・・・電圧である。Fig. 1 is a block diagram showing an example of a conventional noise reduction device, Figs. 2 A and B are block diagrams showing an example of a conventional compressor and decompressor, and Fig. 3 is a block diagram showing an embodiment of the present invention. It is a diagram. In addition, in the symbols used in the drawings, 6, 7, 8,
9...VCA, Vin...input signal,
VOul...Output signal, -VBl, -VB2.
...It is voltage.
Claims (1)
直列に接続されて成る第1、第2、第3及び第4の直列
回路を設け、上記第1の直列回路を入力端子と出力端子
との間に接続すると共に上記第2、第3及び第4の直列
回路を直列に接続し、上記第2の直列回路の初段を上記
入力端子に接続すると共に最終段の出力電圧とこの出力
電圧より充分に大なる第1のバイアス電圧とを加算して
第1の制御電圧を得、この第1の制御電圧により上記第
2及び第3の直列回路を構成する増巾器を制御するよう
に成し、上記第4の直列回路の最終段の出力電圧とこの
出力電圧より充分大なる第2のバイアス電圧とを加算し
て第2の制御電圧を得、この第2の制御電圧により上記
第1及び第4の直列回路を構成する増巾器を制御するこ
とにより、上記入力端子に加えられる入力信号を[1+
(mk/nl)]乗に伸長した出力信号を上記出力端子
から得るようにした信号伸長装置。1. Provide first, second, third, and fourth series circuits each consisting of m, n, k, and l voltage-controlled amplifiers connected in series, and The second, third, and fourth series circuits are connected in series between the input terminal and the output terminal, and the first stage of the second series circuit is connected to the input terminal, and the output of the final stage is connected between the input terminal and the output terminal. A first control voltage is obtained by adding the voltage and a first bias voltage that is sufficiently larger than the output voltage, and the amplifier constitutes the second and third series circuits using the first control voltage. A second control voltage is obtained by adding the output voltage of the final stage of the fourth series circuit and a second bias voltage that is sufficiently larger than this output voltage. By controlling the amplifiers constituting the first and fourth series circuits using the control voltage, the input signal applied to the input terminal is changed to [1+
(mk/nl)] is obtained from the output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50103718A JPS5929009B2 (en) | 1975-08-27 | 1975-08-27 | signal expansion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50103718A JPS5929009B2 (en) | 1975-08-27 | 1975-08-27 | signal expansion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5227308A JPS5227308A (en) | 1977-03-01 |
JPS5929009B2 true JPS5929009B2 (en) | 1984-07-17 |
Family
ID=14361460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50103718A Expired JPS5929009B2 (en) | 1975-08-27 | 1975-08-27 | signal expansion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5929009B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492260U (en) * | 1977-11-18 | 1979-06-29 | ||
JPS63226450A (en) * | 1987-03-14 | 1988-09-21 | 株式会社 大築 | Adhesive execution of decorative panel |
-
1975
- 1975-08-27 JP JP50103718A patent/JPS5929009B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5227308A (en) | 1977-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4054849A (en) | Signal compression/expansion apparatus | |
EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
US4430754A (en) | Noise reducing apparatus | |
CA2062010C (en) | Logarithmic amplification circuit | |
US5319264A (en) | Logarithmic amplifying circuit | |
US5677561A (en) | Temperature compensated logarithmic detector | |
US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
US3935478A (en) | Non-linear amplifier | |
JPS5929009B2 (en) | signal expansion device | |
JPS5929010B2 (en) | signal compression device | |
JPS5920205B2 (en) | Circuit for changing the dynamic range of the input signal | |
WO1999063657A1 (en) | Linear quad variable gain amplifier and method for implementing same | |
JPH04331504A (en) | High-speed response/high-accuracy composite amplifier | |
JP3151376B2 (en) | Filter circuit | |
JPH0744417B2 (en) | Noise cancellation circuit | |
US5221907A (en) | Pseudo logarithmic analog step adder | |
US3997914A (en) | Analog encoder decoder circuit | |
JPS6145630Y2 (en) | ||
JPS5814613A (en) | Expanding circuit of signal level | |
US4243944A (en) | Circuit for automatic dynamic compression or expansion | |
JPS5845847B2 (en) | noise reduction circuit | |
JPH03255712A (en) | Electronic volume circuit | |
JPS643223Y2 (en) | ||
Yamazaki et al. | A New Automatic Noise-Reduction System (ANRS) | |
RU2018181C1 (en) | Apparatus for dynamically limiting noise in magnetic recording and playback channels of audio data |