JPS5924882Y2 - cooker control panel - Google Patents

cooker control panel

Info

Publication number
JPS5924882Y2
JPS5924882Y2 JP1976163822U JP16382276U JPS5924882Y2 JP S5924882 Y2 JPS5924882 Y2 JP S5924882Y2 JP 1976163822 U JP1976163822 U JP 1976163822U JP 16382276 U JP16382276 U JP 16382276U JP S5924882 Y2 JPS5924882 Y2 JP S5924882Y2
Authority
JP
Japan
Prior art keywords
output
display
time
cooking
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1976163822U
Other languages
Japanese (ja)
Other versions
JPS5380153U (en
Inventor
潔 工藤
善雄 勝崎
Original Assignee
ブラザー工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブラザー工業株式会社 filed Critical ブラザー工業株式会社
Priority to JP1976163822U priority Critical patent/JPS5924882Y2/en
Publication of JPS5380153U publication Critical patent/JPS5380153U/ja
Application granted granted Critical
Publication of JPS5924882Y2 publication Critical patent/JPS5924882Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of High-Frequency Heating Circuits (AREA)
  • Electric Ovens (AREA)
  • Details Of Measuring And Other Instruments (AREA)

Description

【考案の詳細な説明】 本考案は複数ステップの調理時間及びその出力がプログ
ラム可能な電子メモリを有する調理器のコントロールパ
ネルのレイアウトに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the layout of a control panel of a cooker having an electronic memory in which multi-step cooking times and their outputs are programmable.

従来からの電気オーブン、電気レンジ、電子レンジ、誘
導加熱器等の調理器では、その火力調節即ち出力調節を
機械的なタイマー装置及びスイッチ装置によって行って
いたので、複数ステップの調理プログラムを実行するこ
とが困難であった。
Conventional cooking appliances such as electric ovens, electric ranges, microwave ovens, and induction heaters use mechanical timer devices and switch devices to adjust the heat or output of cooking devices, so it is not possible to execute a multi-step cooking program. It was difficult.

そこで、本考案は、調理器に電子メモリを備え、一連の
調理プログラムを記憶させて自動的にそれを実行させる
ものにおいて、その調理プログラムの設定が容易なよう
に調理時間設定用の押釦や出力設定用の押釦、更にはそ
れらの各表示器のコントロールパネル面のレイアウトに
工夫をこらしたものを提供しようとするものである。
Therefore, the present invention provides a cooker equipped with an electronic memory to store a series of cooking programs and automatically execute them. The present invention is intended to provide an ingenious layout of setting push buttons and the control panel surface of each of these displays.

以下、本考案を、調理器の一つである電子レンジに適用
した実施例をもって、その詳細を説明する。
Hereinafter, the present invention will be explained in detail using an example in which the present invention is applied to a microwave oven, which is one type of cooking device.

第1図は電子レンジの正面図であり、その正面形状は、
ドア1と調理時間設定用のタイマー等の制御部品が配置
されたコントロールパネル2とから構成されている。
Figure 1 is a front view of a microwave oven, and its front shape is:
It consists of a door 1 and a control panel 2 on which control parts such as a timer for setting cooking time are arranged.

このコントロールパネル2を拡大して詳細に示したもの
が第2図である。
FIG. 2 is an enlarged view of the control panel 2 in detail.

図中3は調理時間確認用のディジタル時間表示器で、時
間、分、秒が夫々独立して表示できるように配置されて
いる。
3 in the figure is a digital time display for checking cooking time, which is arranged so that hours, minutes, and seconds can be displayed independently.

4,5.6は表示器3の真下に配置された調理時間設定
用の3個の押釦であり、夫々表示器3の時間、分、秒の
表示部に夫々対応して配置されている。
Reference numerals 4, 5, and 6 indicate three push buttons for setting cooking time arranged directly below the display 3, and are arranged corresponding to the hours, minutes, and seconds display portions of the display 3, respectively.

7はプログラムステップ表示用のステップ表示器であり
、この真下に設けられた高周波出力選択用の押釦8,9
,10.11に対応して各押釦毎に7個の計28個のス
テップ番号表示ランプ(表示部)を有している。
7 is a step display for displaying program steps, and push buttons 8 and 9 for selecting high frequency output are provided directly below this.
, 10.11, there are 7 step number display lamps (display sections) for each push button, for a total of 28 step number display lamps (display sections).

尚、押釦8は強即ち強出力を、押釦9は中即ち中出力を
、押釦10は弱即ち弱出力を、押釦11は解凍即ち解凍
に適する断続弱出力を夫々選択するためのものである。
The push button 8 is for selecting a strong output, the push button 9 is for a medium output, the push button 10 is for a weak output, and the push button 11 is for defrosting, or an intermittent low output suitable for defrosting.

また12.13は夫々修正用、一時停止用の制御押釦、
更に14は調理開始用の押釦であるが、これらの押釦の
機能については後述する。
12.13 are control push buttons for correction and pause, respectively;
Furthermore, 14 is a push button for starting cooking, and the functions of these push buttons will be described later.

このようなコントロールパネル2のレイアウトを有する
電子レンジの制御回路装置の詳細を第3図及び第4図を
参照して説明する。
Details of a control circuit device for a microwave oven having such a layout of the control panel 2 will be explained with reference to FIGS. 3 and 4.

第3図は電子レンジの制御回路装置のブロックダイアダ
ラムであり、図中O3I、O32は夫々2…。
FIG. 3 is a block diagram of a control circuit device for a microwave oven, and O3I and O32 in the figure are 2, respectively.

5ルのパルス列を独立して発生する超低周波パルス発振
器で、これらの出力パルスは各押釦4,5.6に対応す
る2回路スイッチSW4.SW5.SW6を介して表示
用レジスタDREGに入力される。
This is an ultra-low frequency pulse oscillator that independently generates 5 pulse trains, and these output pulses are sent to two-circuit switches SW4, . SW5. It is input to the display register DREG via SW6.

尚、これらのスイッチSW4〜SW6は、押釦4〜6を
浅く押下した時には1回路だけが閉成し、発振器O51
からの2Hzのパルスが、また、深く押下した時には2
回路とも閉或し、両全振器O51,O32から2Hzの
パルスと5土のパルスが同時にレジスタDREGに入力
できるように動作するものである。
Note that when the push buttons 4 to 6 are lightly pressed, only one circuit of these switches SW4 to SW6 is closed, and the oscillator O51 is closed.
2 Hz pulse from , and 2 Hz pulse when pressed deeply
Both circuits are closed or operate so that a 2Hz pulse and a 5Hz pulse can be simultaneously input to the register DREG from both total generators O51 and O32.

このレジスタDREGの内容はディジタル時間表示器3
によりテ゛イジタル表示されている。
The contents of this register DREG are displayed on the digital time display 3.
It is displayed digitally.

また、このレジスタDREGはスイッチSW4〜SW6
による調理時間の書込み中は、時間、分、秒が独立して
書込めるように秒から分へ、分から時間への桁上げが禁
止される計時用の60進のカウンタで構成されている。
Also, this register DREG is connected to switches SW4 to SW6.
While writing the cooking time, the counter is configured with a sexagesimal time counter that prohibits carry from seconds to minutes and from minutes to hours so that hours, minutes, and seconds can be written independently.

即ち、調理時間設定時には時間、分、秒夫々のカウンタ
は独立に人力パルスを計数するので、分、秒に関しては
59の次は桁上げすることなくOに、また、時間に関し
ては11の次は0に戻ることになる。
In other words, when setting the cooking time, the counters for hours, minutes, and seconds each count human pulses independently, so the minutes and seconds after 59 are O without any carry, and the hours after 11 are It will return to 0.

一方、計時に際しては計時パルス発振器O5Cから1服
の計時パルスにより下位桁の秒カウンタから減算が開始
され、順次上位桁の分、時間のカウンタからの桁下げが
行われるように回路構成されている。
On the other hand, when measuring time, the circuit is configured in such a way that subtraction is started from the seconds counter in the lower digits by one pulse from the timing pulse oscillator O5C, and the digits from the hour counter are sequentially lowered by the minutes in the upper digits. .

DETlはレジスタDREGの内容が零即ち(0: 0
0 : 00)の状態を検出し、限時信号を出力する零
検出器であり、この出力信号によってそのステップの調
理を完了させる。
DETl is set when the contents of register DREG are zero, that is, (0: 0
This is a zero detector that detects the state of 0:00) and outputs a time limit signal, and this output signal completes the cooking of that step.

次に、出力選択用の押釦8,9,10.11によって閉
成動作するスイッチSW8.SW9,5W10,5W1
1は夫々対応する出力に相当するコード信号及び各スイ
ッチの閉成順序をステップ番号として表わすコード信号
をバッファレジスタBREGに入力するためのものであ
り、このレジスタBREGには更に一時停止押釦13に
対応するスイッチ5W13からも一時停止に相当するコ
ード信号が入力される。
Next, the switch SW8. is closed by the output selection pushbuttons 8, 9, 10.11. SW9, 5W10, 5W1
1 is for inputting a code signal corresponding to the corresponding output and a code signal representing the closing order of each switch as a step number to the buffer register BREG, and this register BREG also has a code signal corresponding to the pause push button 13. A code signal corresponding to a temporary stop is also input from the switch 5W13.

また、このレジスタBREGはワンショットマルチバイ
ブレータMMからの出力信号SP及びスイッチSW4〜
SW6のいずれかの閉成信号によってその内容読み出し
のためのシフトが行われるように構成されている。
Further, this register BREG is connected to the output signal SP from the one-shot multivibrator MM and the switches SW4 to SW4.
The structure is such that a shift for reading out the contents is performed by a closing signal of one of SW6.

尚、上記の各コード信号は本実施例においては次のよう
に定めた。
Incidentally, each of the above code signals is determined as follows in this embodiment.

また、終了、一時停止命令に対するステップ番号は常に
Oと定めた。
Further, the step number for the end and temporary stop commands is always set to O.

従って、このバッファレジスタBREGは1つのステッ
プ番号とそのステップにおける出力命令を一時的に蓄積
するための6ビツトの容量を有しておれば十分である。
Therefore, it is sufficient for this buffer register BREG to have a 6-bit capacity for temporarily storing one step number and the output command for that step.

PREGは前記バッファレジスタBREGに蓄積された
ステップ番号とその命令をステップ順に蓄積しておくた
めのプログラムメモリであり、ワンショットマルチバイ
ブレータMMがらのシフトパルスSPにより1ステツプ
づつ循環シフトされる循環シフトレジスタにより構成さ
れている。
PREG is a program memory for storing step numbers and their instructions stored in the buffer register BREG in step order, and is a circular shift register that is circularly shifted one step at a time by a shift pulse SP from the one-shot multivibrator MM. It is made up of.

尚このマルチバイブレータMMは調理押釦14のスイッ
チ5W14の出力並び゛に零検出器DET1の出力によ
りトリガーされる。
Note that this multivibrator MM is triggered by the output of the switch 5W14 of the cooking push button 14 and the output of the zero detector DET1.

また、このプログラムメモリPREGは本実施例では出
力選択ステップ数を最大7ステツプとし、各ステップ間
に一時停止命令が挿入される可能性を考慮し84ビツト
の容量を有している。
Further, in this embodiment, the program memory PREG has a capacity of 84 bits, with the maximum number of output selection steps being 7 steps, and considering the possibility that a temporary stop command may be inserted between each step.

更に、前記バッファレジスタBREG並びにプログラム
メモリPREGは全ビット直列型あるいは6ビツト並列
ディジット直列型のいずれでも構成できるが、全ビット
直列型のレジスタの場合にはその入出力側にて直−並列
変換器が必要になることは勿論である。
Further, the buffer register BREG and the program memory PREG can be configured as either an all-bit serial type or a 6-bit parallel digit-serial type, but in the case of an all-bit serial type register, a serial-parallel converter is installed on the input/output side. Of course, this will be necessary.

また、このメモリPREGからの出力命令は電子レンジ
本体内の出力切替回路(図示せず)へ供給され、そこで
命令に従って高周波出力が選択される。
Further, the output command from the memory PREG is supplied to an output switching circuit (not shown) within the microwave oven body, where the high frequency output is selected according to the command.

TDMは前記プログラムメモリPREGに記憶されたス
テップ番号に相当する数の番地を有し、前記表示用レジ
スタDREGに入力されている調理時間データを前記メ
モリPREGからのステップ番号に合せてその対応する
番地に書込み記憶するための時間テ゛−タメモリであり
、本実施例ではランダムアクセスメモリ(RAM)にて
構成されている。
The TDM has a number of addresses corresponding to the step numbers stored in the program memory PREG, and displays the cooking time data inputted in the display register DREG to the corresponding address according to the step number from the memory PREG. This is a time data memory for writing and storing information, and in this embodiment, it is constituted by a random access memory (RAM).

DRYはプログラムメモリPREGからのステップ番号
及びその選択出力を表わすステップ表示器7用の駆動回
路であり、その回路の詳細は後述する。
DRY is a drive circuit for the step indicator 7 which displays the step number and its selection output from the program memory PREG, and the details of this circuit will be described later.

ANDIは計時パルス発振器O5Cからの計時パルスを
、マルチバイブレータMMからのシフトパルス発生から
零検出器DET1の限時信号発生までの間表示用レジス
タDREGへ供給するためのアンドゲートであり、FF
1はそのための時間巾を得るためのフリップフロップで
ある。
ANDI is an AND gate for supplying the clock pulse from the clock pulse oscillator O5C to the display register DREG from the generation of the shift pulse from the multivibrator MM to the generation of the time limit signal of the zero detector DET1, and the FF
1 is a flip-flop to obtain the time width for this purpose.

また、DET2はプログラムメモリPREGの命令中終
了(000)及び一時停止(111)を検出してベルB
Lを鳴らすための検出器である。
In addition, DET2 detects the end (000) and temporary stop (111) of the program memory PREG, and the bell B
This is a detector for sounding L.

尚、修正押釦12のスイッチ5W12からのクリア信号
CLは表示用レジスタDREGに入力されるとともに、
プログラムメモリPREG及び時間テ゛−タメモリTD
Mへも供給される。
Note that the clear signal CL from the switch 5W12 of the correction push button 12 is input to the display register DREG, and
Program memory PREG and time data memory TD
It is also supplied to M.

次に第4図を参照してステップ表示器7及びその駆動回
路DRVの詳細を説明する。
Next, details of the step indicator 7 and its drive circuit DRV will be explained with reference to FIG.

ステップ番号1〜7を表示するための7個のランプを1
グループとした4グループの表示器LMPI、LMP2
.LMP3.LMP4はグループ指定用の4個のトラン
ジスタTrH、TrM 、Tr L 、 TrDFと、
ステップ番号指定用の7個のトランジスタTrl。
1 set of 7 lamps to display step numbers 1 to 7
4 groups of indicators LMPI, LMP2
.. LMP3. LMP4 includes four transistors TrH, TrM, TrL, TrDF for group designation,
Seven transistors Trl for specifying step numbers.

Tr2・・・・・・Tr7とにより時分割点灯制御され
るように回路構成されており、グループ指定用の4個の
トランジスタTrH、TrM 、TrL 、TrDFと
ステップ番号指定用の7個のトランジスタTrl〜Tr
7との内、導通したトランジスタと直列に接続されたラ
ンプのみを点灯させることができ、この時分割点灯制御
方式は原理的には本実施例のように7個で1グループの
ランプを4グループ備えた表示器では4+7二11個の
制御用のトランジスタ等のスイッチング素子を必要とす
るのみで回路構成が簡単になる。
The circuit is configured such that time-division lighting control is performed by Tr2...Tr7, and four transistors TrH, TrM, TrL, TrDF for group designation and seven transistors Trl for step number designation. ~Tr
7, only the lamps connected in series with the conductive transistor can be turned on, and this time-division lighting control system can, in principle, turn on 4 groups of 7 lamps as in this embodiment. The display device equipped with the above-mentioned display device requires only 4+7211 switching elements such as control transistors, which simplifies the circuit configuration.

さて、本実施例では一般的な時分割点灯制御に加えて、
更に1個のスイッチング用のトランジスタTrGをグル
ープ指定用のトランジスタTrH、TrM 、 TrL
、TrDFに接続し、これらの全てのトランジスタの
ベースを制御するために、バッファレジスタDBG及び
その他の論理回路を備えている。
Now, in this embodiment, in addition to general time-division lighting control,
Furthermore, one switching transistor TrG is replaced with group designating transistors TrH, TrM, TrL.
, TrDF and includes a buffer resistor DBG and other logic circuits to control the bases of all these transistors.

即ち、トランジスタTrGにはフリップフロップFF2
の出力と超低周波パルス発振器O82からの5止のパル
スとがオアゲー)OR1を介して供給されている。
That is, the transistor TrG has a flip-flop FF2.
The output of the oscilloscope and the 5-stop pulse from the ultra-low frequency pulse oscillator O82 are supplied via OR1.

また、フリップフロップFF2はレジスタDBGの循環
シフトパルスCPとレジスタDBGの出力命令END即
ち(000)検出器DET3からの遅延出力とによりセ
ット、リセットされ、検出器DET3からの遅延出力の
消滅後の最初の循環シフトパルスCPの入力まで゛の期
間のみその出力が中断する。
Furthermore, the flip-flop FF2 is set and reset by the cyclic shift pulse CP of the register DBG and the output command END of the register DBG, that is, the delayed output from the (000) detector DET3, and is set and reset by the cyclic shift pulse CP of the register DBG and the delayed output from the (000) detector DET3. The output is interrupted only for a period of '' until the input of the cyclic shift pulse CP.

また、レジスタDBGはプログラムメモリPREGに記
憶されたプログラムをすべて受入れるためにメモリPR
EGと同一桁容量を有している。
In addition, register DBG is connected to memory PR to receive all programs stored in program memory PREG.
It has a capacity on the same order of magnitude as EG.

しかし、このレジスタDBGは常時は循環レジスタを構
成するように循環を有し、その内容が高速シフトされ、
そのステップ番号とその選択出力命令を繰返し読み出し
、夫々の信号をスイッチング用トランジスタTr1〜T
r7とTrH、TrM 。
However, this register DBG always has a cycle so as to constitute a circular register, and its contents are shifted at high speed.
The step number and the selected output command are repeatedly read, and the respective signals are sent to the switching transistors Tr1 to T.
r7 and TrH, TrM.

TrL 、TrDFとのベースに入力し、そのオン・オ
フを制御して表示ランプを時分割表示しているが、プロ
グラムステップ進行時、即ち、マルチバイブレータMM
からのシフトパルスSPの到来時にはインバータINV
、アントゲ−)AND2とによりその循環路が開かれ、
レジスタDBGの桁内容の循環が断たれる。
TrL and TrDF are input to the base, and the on/off is controlled to display the display lamp in a time-division manner.
When the shift pulse SP arrives from the inverter INV
, Antogame) AND2 opens the circulation path,
The circulation of the digit contents of register DBG is broken.

従って、レジスタDBGの桁内容はプログラムステップ
開始時にはメモリPREGの桁内容と同じであるが、プ
ログラムステップが進行するにつれてその桁内容は読み
捨てられていく。
Therefore, the digit contents of the register DBG are the same as the digit contents of the memory PREG at the start of the program step, but as the program step progresses, the digit contents are read out and discarded.

以上のような回路構成において、次にその動作を具体例
をもって説明する。
In the circuit configuration as described above, the operation thereof will next be explained using a specific example.

最初に、この回路装置に実行させるプログラムを次のよ
うに設定する。
First, the program to be executed by this circuit device is set as follows.

解凍(DF) : 10分→強出力(H):1分50秒
→中出力(M):2分05秒→弱出力(L):5分→時
停止(STOP)→中出力(M) : 45秒:弱出力
(L):5分。
Defrosting (DF): 10 minutes → Strong output (H): 1 minute 50 seconds → Medium output (M): 2 minutes 05 seconds → Low output (L): 5 minutes → Stop (STOP) → Medium output (M) : 45 seconds: Low output (L): 5 minutes.

さて、上記プログラムをこの回路装置に書込む場合、ま
ず時間設定用の押釦4〜6中分押釦5を浅く押下し、デ
゛イジタル時間表示器3の表示が(0:10 : 00
)となる時点で押釦5をはなせば、この時間設定が完了
する。
Now, when writing the above program into this circuit device, first push the time setting push buttons 4 to 6, and the middle push button 5, so that the digital time display 3 displays (0:10:00).
) When the push button 5 is released, this time setting is completed.

即ち、押釦5が浅く押下されてし)る時はスイッチSW
5を介して発振器O51からの2)(Zのパルスがレジ
スタDREGの分単位カウンタに入力され、レジスタD
REGの桁内容が(0:00 : 00)から(0:
01 : 00) 、 (0: 02 : 00)と1
ノくルス毎に増加し、(0: 10 : 00)に達す
る。
That is, when the push button 5 is pressed lightly, the switch SW
2) (Z pulses from oscillator O51 via 5 are input to the minute counter of register DREG and register D
The digit content of REG is from (0:00:00) to (0:
01:00), (0:02:00) and 1
It increases with every nokuru and reaches (0: 10: 00).

このレジスタDREGの計数内容は時々刻々と表示器3
にて表示されているので、その内容は容易に確認できる
The count contents of this register DREG are displayed every moment on the display 3.
The contents can be easily checked.

従って表示が(0: 10 : 00)となった時に押
釦5をはなせば設定ミスはほとんどない。
Therefore, if the push button 5 is released when the display shows (0:10:00), there will be almost no setting errors.

また、この10分を設定するに要する時間は押釦5を浅
く押下して行う場合でもわずか5秒である。
Further, the time required to set this 10 minutes is only 5 seconds even when the push button 5 is pressed lightly.

一方、万一押釦5の操作を誤まり適切な設定ができなか
った場合、10分以下であれば単にもう一度押釦5を押
下して10分に達した時に押釦5を解除すれば良いが、
10分を超える設定を行った場合には押釦5を深く押下
し、表示が一循して(o : oo : oo)を超え
、(0: 10 : 00)に再び近づいた時点で押釦
5を浅く押下するようにすれば最初に述べたと同様の方
法で時間設定ができる。
On the other hand, in the unlikely event that you make a mistake in operating the push button 5 and are unable to make the appropriate settings, you can simply press the push button 5 again for less than 10 minutes and then release the push button 5 when the 10 minutes have passed.
If the setting exceeds 10 minutes, press push button 5 deeply, and when the display goes through the cycle and exceeds (o: oo: oo) and approaches (0: 10: 00) again, press push button 5. If you press it lightly, you can set the time in the same way as mentioned above.

尚、押釦5を深く押下して5止のパルスをレジスタDR
EGに送り込んだ場合でも時間設定中は分から時間への
桁上げは生じないように回路構成されているので、表示
は(0: 59 :00)の次が(0: 00 : 0
0)となる。
In addition, press button 5 deeply to register the 5th stop pulse.
Even if the time is sent to the EG, the circuit is configured so that no carry from minutes to hours occurs during time setting, so the display will be (0: 59: 00) followed by (0: 00: 0).
0).

従って、この時間設定についてはクリア押釦は全く不要
である。
Therefore, there is no need to press the clear button for this time setting.

また、押釦4〜6の深押し機構は単に設定ミスの時に使
用するのみならず、例えば50分というように使用する
のみならず、例えば50分というような比較的大きな量
の時間、分、秒の設定の時もその時間に近づくまでは深
押して表示を早送りし、設定に要する時間を短縮する目
的でも利用できる。
In addition, the deep pressing mechanism of push buttons 4 to 6 is not only used when a setting error is made, but also when a relatively large amount of time, minutes, or seconds, such as 50 minutes, is used. When setting, press the button deeply to fast-forward the display until the time is near, which can also be used to shorten the time required for setting.

更に、時間設定に使用する発振器O31、O32のパル
スの周波数2Hz、5Hzは実験的に人間の視覚の追従
性を考慮して定めたもので、2Hy、を表示を見て押釦
を解除するまでの時間遅れ時間より遅い周波数であり、
5Hzは数字の動きを監視できる程度の周波数である。
Furthermore, the pulse frequencies of 2Hz and 5Hz of the oscillators O31 and O32 used for time setting were determined experimentally in consideration of the followability of human vision. The frequency is slower than the time delay time,
5Hz is a frequency that allows the movement of numbers to be monitored.

さて、上記の要領で10分を設定した後、出力選択用の
押釦8〜11のうち解凍押釦11を押下すとレジスタB
REGにはその出力命令コード信号(100)とステッ
プ番号1に相当するコード信号(001)とが人力され
る。
Now, after setting 10 minutes as described above, press the defrost button 11 of the output selection push buttons 8 to 11, and the register B
The output command code signal (100) and the code signal (001) corresponding to step number 1 are manually input to REG.

また誤まって別の押釦8〜10を操作した場合でも、再
度正しく押釦11を押下すれば、先に入力された出力命
令コード信号は正しい出力命令コード信号(100)と
書き換えられる。
Furthermore, even if one of the push buttons 8 to 10 is operated by mistake, if the push button 11 is pressed correctly again, the previously input output command code signal is rewritten with the correct output command code signal (100).

このレジスタBREGの内容は次の時間設定用押釦4〜
6が押下されたタイミングでメモリPREGに転送され
る。
The contents of this register BREG are the following time setting push buttons 4~
It is transferred to the memory PREG at the timing when 6 is pressed.

また、レジスタDREGに設定された時間もメモリTD
Mの番地1に記憶される。
Also, the time set in the register DREG is also stored in the memory TD.
It is stored at address 1 of M.

続いて、前回と同様の要領で強出力1分50秒、中出力
2分05秒、弱出力5分の順に時間並びのその出力をプ
ログラムし、メモリTDM、PREGには夫々順に設定
時間、選択出力命令及びそのステップ番号が記憶される
Next, in the same way as last time, program the output in the order of time for high output 1 minute 50 seconds, medium output 2 minutes 05 seconds, and low output 5 minutes, and set the set time and select in the memory TDM and PREG respectively. The output command and its step number are stored.

さて、弱出力5分の設定の次に一時停止押釦13を押下
するとバッファレジスタBREGにはステップ番号0に
相当するコード信号(000)と出力命令コード信号(
111)が入力される。
Now, when you press the pause button 13 after setting the weak output for 5 minutes, the code signal (000) corresponding to step number 0 and the output command code signal (
111) is input.

その後再び中出力45秒、弱出力5分の順でプログラム
を入力すれは゛、時間テ゛−タメモリTDM内には第3
図に示すように各ステップ番号に相当するメモリ番地に
その設定時間が記憶される。
After that, if you input the program again in the order of medium output for 45 seconds and low output for 5 minutes, the third
As shown in the figure, the set time is stored in the memory address corresponding to each step number.

尚、第3図には判り易いように十進数にて時間が示され
ているが、これらの十進数が先に定めたコードに従って
コード化されて記憶されていることは勿論である。
Although time is shown in decimal numbers for ease of understanding in FIG. 3, it goes without saying that these decimal numbers are encoded and stored according to the previously determined code.

また、プログラムメモリPREGには第4図のレジスタ
DBGに記入されている内容と同様の内容が記憶されて
いる。
Further, the program memory PREG stores the same contents as those written in the register DBG in FIG. 4.

この第4図でも判り易くするために十進数とアルファベ
ットによってこのレジスタDBGの内容を示したが、実
際にはこれらもコード化されて記憶されている。
Although the contents of this register DBG are shown in decimal numbers and alphabets in order to make it easier to understand in FIG. 4, in reality, these are also encoded and stored.

更に、レジスタDBGのENDはコード信号では(00
0)であり、このEND命令は単にレジスタDBG内に
他の命令が入力されていないことを表わしているだけで
あり、特別のファンクッションを入力する必要はない。
Furthermore, the END of register DBG is (00
0), and this END instruction simply indicates that no other instruction has been input into the register DBG, and there is no need to input a special fan cushion.

以上の要領でプログラムした設定時間及びその出力のス
テップ番号はステップ表示器7により表示される。
The set time programmed in the above manner and its output step number are displayed on the step display 7.

即ち、レジスタDBGのステップ番号出力によりベース
制御されるトランジスタ Trl〜Tr7がステップ表示器7の1〜7の番号ラン
プを選択する一方、レジスタDBGの選択出力命令によ
ってベース制御されるトランジスタTrH。
That is, the transistors Trl to Tr7 whose bases are controlled by the step number output of the register DBG select the number lamps 1 to 7 of the step indicator 7, while the transistors TrH whose bases are controlled by the selection output command of the register DBG.

TrM 、TrL 、TrDFのいずれかが選択され、
ステップ表示器7には第3図又は第4図に示す通り表示
される。
Either TrM, TrL or TrDF is selected,
The steps are displayed on the step display 7 as shown in FIG. 3 or 4.

これが所謂時分割制御表示方式であり、ランプ駆動用の
スイッチング素子が少なくて済む。
This is a so-called time-division control display system, and requires fewer switching elements for driving lamps.

このような方式では表示ランプは点滅動作を繰返すが、
その点滅周期が短かければ、目の残像効果によってあた
かも連続点灯しているかのごとく見える。
In this type of method, the indicator lamp repeatedly blinks, but
If the blinking period is short, the eye's afterimage effect will cause the light to appear as if it were continuously lit.

次に、上記の通り設定したプログラムを実行する場合、
調理押釦14を押下すると、プログラムメモリPREG
中のステップ番号1のDFが読み出され、解凍命令は電
子レンジ本体の出力切替回路(図示せず)へ送られ、そ
の出力は解凍出力が選択される。
Next, when running the program configured as above,
When the cooking push button 14 is pressed, the program memory PREG
The DF with step number 1 is read out, the defrosting command is sent to the output switching circuit (not shown) of the microwave oven, and the defrosting output is selected as the output.

一方、このプログラムメモリPREGのステップ番号1
によってアドレスされた時間データメモリTDMからは
表示用レジスタDREGへ(0: 10 : 00)が
読み出され、零検出器DET1の限時出力が消滅し、電
子レンジ本体のタイマースイッチ(図示せず)がオンし
、解凍用の高周波出力が出力される。
On the other hand, step number 1 of this program memory PREG
(0:10:00) is read out to the display register DREG from the time data memory TDM addressed by Turns on and high frequency output for decompression is output.

このレジスタDREGの内容は計時パルス発振器O3C
からの1止パルスにより減算されていく。
The contents of this register DREG are the clock pulse oscillator O3C.
It is subtracted by one stop pulse from .

この様子は表示器3に表示される。This situation is displayed on the display 3.

一方、ステップ表示器7はレジスタDBG内の命令がE
NDからDFに変って最初の循環シフトパルスCPが到
来するまで即ちステップ番号1の読み出し中はフリップ
フロラフ下F2がリセットされているため、トランジス
タTrGは発振器O52の5小のパルスによりオン−オ
フされるため、解凍のステップ番号lのみが点減し、他
の表示すべきステップは点灯を続ける。
On the other hand, the step indicator 7 indicates that the instruction in the register DBG is E.
Until the first cyclic shift pulse CP arrives after changing from ND to DF, that is, during the readout of step number 1, the flip flow rough lower F2 is reset, so the transistor TrG is turned on and off by 5 small pulses of the oscillator O52. Therefore, only the decompression step number l is decremented, and the other steps to be displayed continue to be lit.

そして、調理開始から10分経過するとレジスタDRE
Gの計数内容は(o : oo : oo)となり、検
出器DET1から限時信号が発生し、本体内のタイマー
スイッチをオフするとともに、フリップフロラフFF
1により計時パルスのレジスタDREGへの供給を停止
し、更にプログラムメモリPREGを1ステツプ進める
Then, when 10 minutes have passed from the start of cooking, the register DRE
The count content of G becomes (o : oo : oo), a time limit signal is generated from the detector DET1, the timer switch in the main body is turned off, and the flip flow rough FF is turned off.
1 stops the supply of clock pulses to the register DREG, and further advances the program memory PREG by one step.

このプログラムメモリPREGの1ステツプ進行により
再びステップ番号2の出力命令Hが読み出され、出力切
替回路は強出力に切替えられる。
As the program memory PREG advances by one step, the output command H of step number 2 is read out again, and the output switching circuit is switched to the strong output.

また、時間データメモリTDMからは番号2から(0:
01 : 50)がレジスタDREGへ読み出され、
再び限時出力は消滅しタイマースイッチはオンする。
Also, from the time data memory TDM, from number 2 (0:
01:50) is read to register DREG,
The time limit output disappears again and the timer switch is turned on.

そして、先の解凍時と同様の動作で強出力加熱が行われ
る。
Then, high-output heating is performed in the same manner as in the previous defrosting operation.

一方、レジスタDBGにはlステップ進行することによ
りステップ番号lは読み捨られ、ステップ番号2〜6が
記憶されている。
On the other hand, the step number l is read out and step numbers 2 to 6 are stored in the register DBG as the process progresses by l steps.

従って、ステップ表示器7のステップ番号1のランプは
点灯されず、ステップ番号2のランプが点滅し、残りの
ステップ番号3〜6のランプは連続点灯する。
Therefore, the lamp of step number 1 on the step indicator 7 is not lit, the lamp of step number 2 blinks, and the remaining lamps of step numbers 3 to 6 are lit continuously.

このようにしてステップ番号4のプログラムまで調理が
進み、このステップでの弱出力加熱が5分間行われると
、次にプログラムメモリPREGからはステップ番号0
と出力命令5TOP (111)が読み出される。
In this way, cooking progresses to the program of step number 4, and when low power heating is performed for 5 minutes in this step, next step number 0 is stored from the program memory PREG.
and output command 5TOP (111) are read out.

従って、検出器DET2では(111)が検出されて調
理終了報知用のベルBLが鳴る。
Therefore, the detector DET2 detects (111) and the bell BL for notifying the end of cooking rings.

一方、この時には時間データメモリTDMからは時間テ
゛−タは読み出されず、表示用レジスタDREGの内容
は(o : oo : oo)のままで、タイマースイ
ッチもオフしたままである。
On the other hand, at this time, the time data is not read out from the time data memory TDM, the contents of the display register DREG remain (o:oo:oo), and the timer switch remains off.

また、ステップ表示器7はステップ番号5,6のランプ
が点灯し続ける。
Further, on the step indicator 7, the lamps of step numbers 5 and 6 continue to be lit.

これは、レジスタDBGの内容のうち、ステップ番号1
〜4の内容が読み捨てられ、レジスタDBGの先頭には
ステップ番号Oの命令5TOP (111)が位置して
いるため検出器DET3による(000)検出から次の
循環シフトパルスCPの到来までの間は表示器7を駆動
するトランジスタTrH、TrM 、TrL 、TrD
F 。
This is step number 1 of the contents of register DBG.
The contents of ~4 are read out and the instruction 5TOP (111) with step number O is located at the beginning of the register DBG. Transistors TrH, TrM, TrL, TrD that drive the display device 7
F.

Trl〜Tr7のいずれもオンせず、たとえトランジス
タTrGが発振器O32の5ルのパルスでオンオフを繰
返してもランプの点滅はない。
None of Trl to Tr7 is turned on, and even if the transistor TrG is repeatedly turned on and off by the 5 pulses of the oscillator O32, the lamp does not blink.

即ちプログラムの進行中に一時停止のステップがあると
、この時点で電子レンジ本体はその加熱動作を停止し、
ステップ表示器7は残りのステップを点灯表示したまま
であり、また時間表示器3は(0: 00 :00)を
表示している。
In other words, if there is a pause step while the program is in progress, the microwave oven will stop its heating operation at this point.
The step indicator 7 continues to illuminate the remaining steps, and the time indicator 3 continues to display (0:00:00).

そこで、この一時停止期間中に調理中の食品に手を加え
、再び調理押釦14を押下すれば、マルチバイブレータ
MMを介してプログラムメモリPREGにシフトパルス
SPが入力され、次のプログラムステップが読み出され
、前述したと同様の動作にてプログラムが進行していく
Therefore, if you touch the food being cooked during this pause period and press the cooking push button 14 again, a shift pulse SP is input to the program memory PREG via the multivibrator MM, and the next program step is read out. The program proceeds in the same manner as described above.

そしてステップ番号6の動作が完了すると再び検出器D
ET 2にて(000)が検出されベルBLが鳴る。
Then, when the operation of step number 6 is completed, the detector D
(000) is detected at ET 2 and the bell BL rings.

この時点ですべてのプログラムステップ 表示器7のランプはすべて消灯する。All program steps at this point All the lamps on the display 7 turn off.

従って、プログラムしたすべての調理ステップが完了し
たことが操作者に報知される。
Therefore, the operator is notified that all programmed cooking steps have been completed.

このようにして最初にプログラムした各ステップでの加
熱出力の種類とその時間に従って一連の調理動作が遂行
される。
In this way, a series of cooking operations are performed according to the type of heating output and the time period for each step that are initially programmed.

その上、プログラムの進行状況は常にステップ表示器7
に表示されており、加熱動作中はその実行中のステップ
番号のランプが点滅し、しかもその点滅しているランプ
によりどの種類が選択されているかも判る。
Moreover, the progress of the program is always displayed on the step indicator 7.
During the heating operation, the lamp corresponding to the step number being executed flashes, and you can also tell which type is selected by the flashing lamp.

一方ステップ実行済のランプは消灯しているので、どの
ステップまでの調理が終っているかも容易に判る。
On the other hand, since the step completion lamp is off, it is easy to see which step the cooking process has been completed.

また、このように実行済のプログラムステップの番号が
消灯していることにより、プログラムの途中で一時停止
している場合には未実行ステップの番号ランプのみが点
灯し続けており、点滅するランプがないので一時停止で
あることがすぐに判る。
Also, because the numbers of executed program steps are turned off, if the program is paused in the middle, only the number lamps of unexecuted steps will continue to be lit, and the blinking lamps will remain lit. Since there is no, you can immediately tell that it is a temporary stop.

ところで、この回路装置の最大の特徴は、一旦プログラ
ムしたステップの加熱出力の種類及びその設定時間がプ
ログラムメモリPREG及び時間データメモリTDMに
より記憶されたままであるので、この回路装置の電源を
オフしない限りその記憶内容は保持されている。
By the way, the biggest feature of this circuit device is that once the type of heating output of the programmed step and its setting time remain stored in the program memory PREG and time data memory TDM, the power of this circuit device is not turned off. Its memory contents are retained.

従って再び同じプログラムで調理を行う場合には改めて
調理押釦14を押下するだけでステップ表示器7も再び
プログラムした全ステップのランプが点灯し、前述と同
様の動作が繰返えされて前回と同じプログラムを実行す
ることができる。
Therefore, if you want to cook using the same program again, simply press the cooking push button 14 again and the step indicator 7 will light up the lamps of all the programmed steps again, and the same operation as above will be repeated and the same as last time. The program can be executed.

一方、前のプログラムを消して新たなプログラムを書込
む場合には、修正押釦12を押下し、プログラムメモリ
PREG、時間データメモリTDMの内容をクリアして
から改めて前述したと同様の手順で書込み操作を行えば
よい。
On the other hand, if you want to erase the previous program and write a new program, press the correction button 12, clear the contents of the program memory PREG and time data memory TDM, and then perform the write operation again in the same manner as described above. All you have to do is

以上のように、この回路装置は全電子回路により電子レ
ンジの調理時間とその出力選択を複数ステップにわたり
プログラムできるようにしたもので、従来の機械的なタ
イマーを備えたものに比べより一層複雑な調理までも可
能になり従来では手間のかかった調理もプログラムする
だけで簡単にこなすことができる。
As mentioned above, this circuit device uses an all-electronic circuit to program the cooking time and output selection of the microwave oven over multiple steps, and is more complex than conventional devices equipped with mechanical timers. It even allows you to cook food, which previously took time and effort, by simply programming it.

また、時間設定が時間、分、秒の3個の押釦の押下げだ
けで行うことができるのでテンキ一式のものに比べて時
間設定が簡単である。
Furthermore, since time setting can be performed by simply pressing three push buttons for hours, minutes, and seconds, time setting is easier than with a set of ten keys.

その上、全電子コントロールにより制御装置全体の大き
さも比較的コンパクトになり、更に、この回路装置をマ
イクロコンピュータを使って構成すれば一層小型化でき
る。
Furthermore, the all-electronic control makes the overall size of the control device relatively compact, and furthermore, if this circuit device is configured using a microcomputer, it can be made even more compact.

尚、本実施例のコントロールパネルのレイアウトは第2
図に示したもの以外に、例えば第5図、あるいは横型パ
ネルでは第6図に示すような変形も考えられ、更に、ス
テップ表示器のランプの配置は第7図に示すような形を
採ってもよい。
Note that the layout of the control panel in this example is as follows.
In addition to what is shown in the figure, modifications such as those shown in Figure 5 or, for horizontal panels, Figure 6 may also be considered.Furthermore, the arrangement of the lamps of the step indicator may be as shown in Figure 7. Good too.

このようなレイアウトの変形は、この回路装置が全電子
式であるためコントロールパネル面に表われる押釦、ラ
ンプ、時間表示器の相互の位置関係が部品の取付は位置
によって拘束されることが機械的なタイマーに比べ少な
く、この点がコントロールパネルのデザイン設計を自由
度の高いものとしている。
This modification of the layout is due to the fact that since this circuit device is all electronic, the mutual positional relationships of the push buttons, lamps, and time indicators that appear on the control panel surface are mechanically restricted depending on the position of the parts. Compared to standard timers, this point allows for a high degree of freedom in the design of the control panel.

更に第5図に示すコントロールパネル2上のステップ表
示器7はステップ番号1〜7の各列の下に、出力選択用
の押釦8〜11夫々に同色のランプを配置し、各押釦と
ランプとが対応できるように工夫されているものであり
、一方、第7図に示すステップ表示器7は出力選択用の
押釦8〜11とステップ番号とを縦横に配しランプをマ
トリックス状に配したものである。
Furthermore, the step display 7 on the control panel 2 shown in FIG. On the other hand, the step display 7 shown in FIG. 7 has push buttons 8 to 11 for output selection and step numbers arranged vertically and horizontally, and lamps arranged in a matrix. It is.

本考案は以上に説明したように、3ステップ以上の調理
時間及びその出力がプログラム可能な電子メモリを備え
た調理器のコントロールパネルにおいて、調理時間設定
用の押釦とその押釦によって設定された調理時間を表示
するテ゛イジタル時間表示器とを一群に、また、出力選
択用の押釦とその押釦によって選択された出力を各ステ
ップ毎に表示するステップ表示器とを別の一群としてパ
ネル上に配置した構成であるから、それら各ステップ毎
の調理時間と出力とを選択設定する際に、夫々の各表示
器に個別的に対応した専用の押釦操作によって容易にし
かも適確に操作することができ、しかも、各ステップ毎
の出力を表示するステップ表示器には、プログラム可能
な全ステップ数と選択可能な出力の種類数とを乗じた数
の表示部をステップ順に順序よく配列した構成であるか
ら、調理実行中はもとより、予めプログラムをするに際
しても、各ステップ毎の出力状態が一見して容易に把握
することができ、プログラム内容の監視が極めて容易で
ある等の、優れた実用効果を奏する。
As explained above, the present invention provides a control panel of a cooker equipped with an electronic memory in which the cooking time and its output can be programmed for three or more steps, and a push button for setting the cooking time and a cooking time set by the push button. A digital time display for displaying the output is arranged in one group, and a push button for output selection and a step display for displaying the output selected by the push button for each step are arranged in another group on the panel. Therefore, when selecting and setting the cooking time and output for each step, it can be easily and accurately operated using dedicated push buttons that individually correspond to each display. The step display that displays the output for each step has a number of display sections that are equal to the total number of programmable steps multiplied by the number of selectable output types, and are arranged in order in step order. In addition, even when programming in advance, the output state for each step can be easily grasped at a glance, and the program contents can be monitored extremely easily, which provides excellent practical effects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例を説明するための電子レンジ
の正面図、第2図はそのコントロールパネルの拡大図、
第3図は制御回路装置の回路図、第4図はそのステップ
表示器用の駆動回路の詳細図、第5図は他の実施例を示
すコントロールパネルのレイアウト図、第6図は同じく
横型コントロールパネルのレイアウト図、第7図はステ
ップ表示器の他の実施例を示すコントロールパネルの要
部レイアウト図である。 図中、2はコントロールパネル、3はディジタル時間表
示器、4,5.6は時間設定用の時間、分、秒の押釦、
7はストップ表示器、8,9,10.11は出力選択用
の押釦、12は修正用押釦、13は一時停止用押釦、1
4は調理開始用押釦、DREGは表示用レジスタ、TD
Mは時間データメモリ、PREGはプログラムメモリ、
DBGはバッファレジスタ、DR■は駆動回路である。
Fig. 1 is a front view of a microwave oven for explaining one embodiment of the present invention, Fig. 2 is an enlarged view of its control panel,
Figure 3 is a circuit diagram of the control circuit device, Figure 4 is a detailed diagram of the drive circuit for the step indicator, Figure 5 is a layout diagram of a control panel showing another embodiment, and Figure 6 is a horizontal control panel. FIG. 7 is a layout diagram of main parts of a control panel showing another embodiment of the step display. In the figure, 2 is a control panel, 3 is a digital time display, 4, 5.6 are push buttons for hours, minutes, and seconds for setting the time.
7 is a stop indicator, 8, 9, 10.11 are push buttons for output selection, 12 is a correction push button, 13 is a temporary stop push button, 1
4 is the push button for starting cooking, DREG is the display register, TD
M is time data memory, PREG is program memory,
DBG is a buffer register, and DR■ is a drive circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 3ステップ以上の調理時間及びその出力がプログラム可
能な電子メモリを備えた調理器において、調理時間表示
用のディジタル時間表示器3と、そのディジタル時間表
示器3に近接して設けられた調理時間設定用の押釦4,
5.6と、出力選択用の押釦8,9,10.11と、そ
の出力選択用の押釦8,9゜10.11にて設定される
全ステップの出力をそのステップ毎に独立して表示する
ためにプログラム可能な全ステップ数と選択可能な出力
の種類数とを乗じた数の表示部をステップ順に順序よく
配列したステップ表示器7と、調理開始用押釦14とを
備え、更に、前記ディジタル時間表示器3と調理時間設
定用の押釦4,5.6とを一群に、また、前記ステップ
表示器7と出力選択用の押釦8,9,10.11とを別
の一群としてパネル上に配置したことを特徴とすル調理
器のコントロールパネル。
In a cooker equipped with an electronic memory in which a cooking time of three or more steps and its output can be programmed, a digital time display 3 for displaying the cooking time and a cooking time setting provided near the digital time display 3 are provided. push button 4,
5.6, output selection push buttons 8, 9, 10.11, and output selection push buttons 8, 9゜10.11 Display the output of all steps set independently for each step. A step display 7 in which a number of display parts equal to the total number of programmable steps multiplied by the number of output types that can be selected for the purpose of cooking are arranged in order in step order, and a push button 14 for starting cooking; The time display 3 and the push buttons 4, 5.6 for setting the cooking time are arranged in one group, and the step display 7 and the push buttons 8, 9, 10.11 for output selection are arranged in another group on the panel. The control panel of the Le Cooker is characterized by its placement.
JP1976163822U 1976-12-07 1976-12-07 cooker control panel Expired JPS5924882Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1976163822U JPS5924882Y2 (en) 1976-12-07 1976-12-07 cooker control panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1976163822U JPS5924882Y2 (en) 1976-12-07 1976-12-07 cooker control panel

Publications (2)

Publication Number Publication Date
JPS5380153U JPS5380153U (en) 1978-07-04
JPS5924882Y2 true JPS5924882Y2 (en) 1984-07-23

Family

ID=28771548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1976163822U Expired JPS5924882Y2 (en) 1976-12-07 1976-12-07 cooker control panel

Country Status (1)

Country Link
JP (1) JPS5924882Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5359940A (en) * 1976-11-09 1978-05-30 Matsushita Electric Ind Co Ltd High frequency heating system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5359940A (en) * 1976-11-09 1978-05-30 Matsushita Electric Ind Co Ltd High frequency heating system

Also Published As

Publication number Publication date
JPS5380153U (en) 1978-07-04

Similar Documents

Publication Publication Date Title
US4309584A (en) Matrix keyboard for selection of foodstuff and its associated cooking program
US4011428A (en) Microwave oven timer and control circuit
JPH033859B2 (en)
US4035795A (en) Touch keyboard system for digital logic control
US4225776A (en) Electronic digital time display apparatus
US4372054A (en) Method and means for programming the operation of an apparatus
JPS6120773B2 (en)
JPS628686B2 (en)
JPS6127779B2 (en)
KR930007513B1 (en) Microwave range
JPS5924882Y2 (en) cooker control panel
JPS6025692B2 (en) Cooker program display device
US4418614A (en) Control device for coffee extractor
JPS6025691B2 (en) Cooking device
JPS6025690B2 (en) Programming device for cookers
JPS6025693B2 (en) Cooking device
JPH0616738B2 (en) How to set the time on the cooker
JPS629994B2 (en)
JPS6345015B2 (en)
JPH0742003Y2 (en) Cooker controller
JPS602483Y2 (en) microwave oven
JPS603631B2 (en) Control method of register in microwave oven
JPH0138218B2 (en)
JPH0738826B2 (en) Cooking device
JPS63105714A (en) Cooker