JPS59231959A - Side tone preventing circuit - Google Patents
Side tone preventing circuitInfo
- Publication number
- JPS59231959A JPS59231959A JP10574083A JP10574083A JPS59231959A JP S59231959 A JPS59231959 A JP S59231959A JP 10574083 A JP10574083 A JP 10574083A JP 10574083 A JP10574083 A JP 10574083A JP S59231959 A JPS59231959 A JP S59231959A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- current
- line
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/58—Anti-side-tone circuits
- H04M1/585—Anti-side-tone circuits implemented without inductive element
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電話機に用いられるブリッジ回路構成の防
側音回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a side sound prevention circuit having a bridge circuit configuration used in a telephone set.
電話機においては、送話器および受話器を電話線に接続
する4線−2線変換に際し、送話器から受話器への側音
を抑圧するための防側音回路が備えられるが、その一方
式としてブリツノ回路構成のものが知られている。Telephones are equipped with a side sound prevention circuit to suppress sidetone from the transmitter to the receiver during the 4-wire to 2-wire conversion that connects the transmitter and receiver to the telephone line. One with a Blitzno circuit configuration is known.
第1図はブリッジ回路構成の防側音回路の基本構成を示
すもので、1は送話器、2は受話器、3は電話線、4は
ブリッジ回路であシ、ブリッジ回路4の隣接する二辺に
抵抗5,6を接続し、他の二辺に電話線30線路端およ
び平衡回路網7を接続している。平衡回路網7はC,H
によって構成され、電話線3の線路インピーダンスzt
に相似のインピーダンスznを持つ。すなわち、抵抗5
,6の値をRa、 R,とすればとなるように、つまシ
ブリクジ回路4が平衡するようにznは選定される。こ
のとき送話器1の出力は受話器2には加わらないことに
なり、原理的には極めて大きな側音減衰量が得られる。Figure 1 shows the basic configuration of a side sound protection circuit with a bridge circuit configuration. 1 is a transmitter, 2 is a receiver, 3 is a telephone line, 4 is a bridge circuit, and two adjacent Resistors 5 and 6 are connected to the sides, and the line end of the telephone line 30 and the balance network 7 are connected to the other two sides. Balanced network 7 is C, H
The line impedance zt of the telephone line 3 is
has an impedance zn similar to . That is, resistance 5
. At this time, the output of the transmitter 1 is not applied to the receiver 2, and in principle, an extremely large amount of sidetone attenuation can be obtained.
しかしながら、線路インピーダンスztは電話線3の直
列抵抗と線間容量とによるインピーダンスであって、周
波数によって変化する上、線路長や線の種類によっても
大きく変化するため、平衡回路網7の定数を固定した場
合にはブリッジ回路4の平衡が十分に得られず、側音減
衰量が低下する。側音減衰量の若干の低下は通常はあま
シ問題とならないが、拡声電話のようにマイクロフォン
とスピーカを用いてインターフオンの如き使い方をする
ものでは、マイクロフォンからの音声入力がスピーカを
経由して再びマイクロフォンに戻ることによりハウリン
グを起こす危険性t゛ある。However, the line impedance zt is an impedance due to the series resistance and line capacitance of the telephone line 3, and it changes depending on the frequency as well as the line length and type of line, so the constant of the balanced network 7 is fixed. In this case, the bridge circuit 4 cannot be sufficiently balanced, and the amount of sidetone attenuation decreases. A slight decrease in sidetone attenuation is usually not a problem, but in loudspeaker telephones that use a microphone and speaker as an interphone, the audio input from the microphone is transmitted via the speaker. There is a risk of howling occurring due to returning to the microphone.
この発明の目的は、電話線の線路インピーダンス変化に
よらず常に大きな側音減衰量が得られる防側音回路を提
供することである。An object of the present invention is to provide a side sound prevention circuit that can always obtain a large amount of side sound attenuation regardless of changes in the line impedance of a telephone line.
この発明は、ブリッジ回路に設けられる平衡回路網の、
電話線の線路インピーダンスに対応する抵抗および容量
を、電子的制御によジインピーダンスを変化させること
が可能な可変インピーダンス回路により構成し、そのイ
ンピーダンスヲ線路インピーダンスの変化に応じて最適
値に制御するようにしたことを特徴としている。This invention provides a balanced circuit network provided in a bridge circuit.
The resistance and capacitance corresponding to the line impedance of the telephone line are configured by a variable impedance circuit that can change the diimpedance by electronic control, and the impedance is controlled to the optimum value according to changes in the line impedance. It is characterized by the fact that
電話線の線路インピーダンスの変化は、例えば送話器と
受話器の各端子電圧の比から検出することができ、この
比が一定となるように平衡回路網における可変インピー
ダンス回路のインピーダンスを制御すれば、このインピ
ーダンスは線路インビー・ダンスの変化に対応した最適
の値に設定される。Changes in the line impedance of the telephone line can be detected, for example, from the ratio of the voltages at each terminal of the transmitter and receiver, and if the impedance of the variable impedance circuit in the balanced network is controlled so that this ratio is constant, This impedance is set to an optimal value corresponding to changes in line impedance.
この発明によれば、平衡回路網のインピーダンスが電話
線の線路インピーダンス変化に追従して常に最適値に制
御されることによシ、ブリッジ回路の平衡状態が常に得
られる。従って側音減衰量を大きくとることができ、拡
声電話においても十分な防側音特性が得られ、ハウリン
グを防止することが可能とガる。According to the present invention, a balanced state of the bridge circuit can always be obtained by controlling the impedance of the balanced circuit network to an optimum value in accordance with changes in the line impedance of the telephone line. Therefore, a large amount of side sound attenuation can be achieved, sufficient side sound prevention characteristics can be obtained even in a loudspeaker telephone, and it is possible to prevent howling.
第2図にこの発明の一実施例に係る防側音回路の構成を
示す。図において送話器1および受話器2の各両端には
それぞれ検波器11.12が接続され、これらの検波器
11.12にょシそれぞれの端子電圧が検出されるよう
になっている。検波器11.12はこの例では、入力電
圧を電流に変換した後、ダイオードにその電流を流して
再び電圧に変換してから整流平滑を行なうことによって
対数変換特性を持たせたものが用いられる。これらの検
波器11.12の出力は減算器13によって差がとられ
るが、この操作は検波出力が対数変換によってdB表示
となっている関係上、送話器1および受話器2の端子電
圧の比をとったことに相当する。この減算器13の出力
はめ変換器14によシディジタル値に変換された後、例
えばマイク四グロセッサを用いて構成された制御回路1
5に与えられる。制御回路15はvじンパータ14から
の入力ディノタル値が一定となるように、つまり上記両
端子電圧の比が一定となるように平衡回路網7における
可変インピーダンス回路のインピーダンスを電子的に制
御する。FIG. 2 shows the configuration of a side sound prevention circuit according to an embodiment of the present invention. In the figure, detectors 11 and 12 are connected to both ends of the transmitter 1 and the receiver 2, respectively, and the terminal voltages of these detectors 11 and 12 are detected. In this example, the detectors 11 and 12 are ones that have logarithmic conversion characteristics by converting the input voltage into a current, passing the current through a diode, converting it back to voltage, and then rectifying and smoothing it. . The difference between the outputs of these detectors 11 and 12 is calculated by the subtracter 13, but this operation is performed by calculating the ratio of the terminal voltages of the transmitter 1 and the receiver 2, since the detection output is expressed in dB by logarithmic conversion. This corresponds to taking . After the output of this subtracter 13 is converted into a sidigital value by a converter 14, a control circuit 1 configured using, for example, a four-microphone grosser
given to 5. The control circuit 15 electronically controls the impedance of the variable impedance circuit in the balanced circuit network 7 so that the input dinotal value from the v-impedance filter 14 is constant, that is, the ratio of the voltages at both terminals is constant.
平衡回路網7は例えば第3図の等何回路で表わされる。The balanced circuit network 7 is represented by, for example, an equal circuit shown in FIG.
第3図中C6l Roは交換器の終端インピーダンスに
相当するもので、固定の値である。残シの抵抗R1、R
,および容量c1.c。In FIG. 3, C6l Ro corresponds to the terminal impedance of the exchanger and is a fixed value. Remaining resistance R1, R
, and capacity c1. c.
が電話線3の線路インピーダンスZtに相当するもので
、本実施例ではこれらR1+ R2* c11C2を電
子的な可変インピーダンス回路によ多構成する。corresponds to the line impedance Zt of the telephone line 3, and in this embodiment, these R1+R2*c11C2 are constructed by an electronic variable impedance circuit.
可変インピーダンス回路としては種々のものが知られて
いるが、例えば特願昭53−138243号等で提案さ
れたものが使用可能であシ、これを用いて第3図の如き
平衡回路網7を構成した例を第4図に示す。21,22
,23.24がそれぞれR1* R,l cp + (
’@を構成する可変インピーダンス回路である。Although various types of variable impedance circuits are known, for example, the one proposed in Japanese Patent Application No. 138243/1984 can be used, and using this, a balanced circuit network 7 as shown in Fig. 3 can be constructed. An example of the configuration is shown in FIG. 21, 22
, 23.24 are R1* R, l cp + (
It is a variable impedance circuit that constitutes '@.
第5図は前述した特願昭53−138243号記載の可
変インピーダンス回路を用いてR1r R2。FIG. 5 shows R1r R2 using the variable impedance circuit described in Japanese Patent Application No. 53-138243.
Cl1C2を構成した例で、(、)は両端がフローティ
ング状態であるR1+C1に適用した例、(h)は一端
が接地状態であるR2 、C2に適用した例をそれぞれ
示している。In the example of Cl1C2, (,) shows an example applied to R1+C1 with both ends in a floating state, and (h) shows an example applied to R2 and C2 with one end in a grounded state.
第5図(、)において端子31.32間に加わる電圧は
電圧フォロワ33.34を介して差動入力・差動出力型
の電圧電流変換器(V/I変換器)350両入力端間に
与えられ、トランジスタQ3 、Q4を介して電圧電
流変換インピーダンス要素36にその電圧差に比例した
電流を流す。In Fig. 5(,), the voltage applied between terminals 31 and 32 is applied to both input terminals of a differential input/differential output voltage/current converter (V/I converter) 350 via a voltage follower 33, 34. A current proportional to the voltage difference is caused to flow through the voltage-current conversion impedance element 36 through transistors Q3 and Q4.
インピーダンス要素36は固定の抵抗または容量である
。電流源CS 5 * CS 6の電流はトランジスタ
Q3 、Q4のエミッタ電流によって変化しないので
、インピーダンス要素36に流れた電流の変化分はすべ
てQj 、Q4のエミッタ電流の差分の変化となシ、
これはペース電流を無視すればすべてコレクタ電流の変
化となって差動出力電流として取出される。Impedance element 36 is a fixed resistance or capacitance. Since the current of the current sources CS5*CS6 does not change depending on the emitter currents of the transistors Q3 and Q4, the change in the current flowing through the impedance element 36 is entirely the change in the difference between the emitter currents of Qj and Q4.
If the pace current is ignored, all of this becomes a change in the collector current and is taken out as a differential output current.
との差動出力電流は電流帰還回路37を介してV/I変
換器35の両人カ端に帰還される。すなわちトランジス
タQsrQaのコレクタ電流の変化はダイオード接続の
トランジスタ。5 。The differential output current is fed back to both ends of the V/I converter 35 via the current feedback circuit 37. In other words, the change in collector current of transistor QsrQa is a diode-connected transistor. 5.
Q6のコレクタ電流の変化となシ、このトランジスタQ
5 、Q6のペース・エミッタ間電圧vIlffiの
変化はトランジスタQ? 、Qllのコレクタ電流の
変化となシこれが帰還電流となる。この帰還電流、っま
DQy 、Qjのコレクタ電流の変化分は、電流源C
S、の電流211によって異なシ、電流源C3lI、C
8sの電流を■2とすれば、Qs 、Q6のコレクタ
電流の変化分のI 1 /I 2倍となる。すなわちイ
ンピーダンス要素36を流れる電流の変化分はIt/I
s倍されて端子31゜32に戻ってくることになるから
、端子31゜32間のインピーダンスはその電圧差を上
記帰還電流で除した値となシ、これはインピーダンス要
素36のインピーダンスをzoとすればZ=Zo’Iz
/hとなる。Due to the change in the collector current of Q6, this transistor Q
5. Is the change in the pace-emitter voltage vIlffi of Q6 due to the transistor Q? , Qll changes in the collector current, which becomes the feedback current. This feedback current, DQy, the change in the collector current of Qj is the current source C
The current source C3lI,C varies depending on the current 211 of S.
If the current for 8 seconds is 2, then it is I 1 /I 2 times the change in the collector current of Qs and Q6. In other words, the amount of change in the current flowing through the impedance element 36 is It/I
Since the voltage is multiplied by s and returned to the terminals 31 and 32, the impedance between the terminals 31 and 32 is the value obtained by dividing the voltage difference by the feedback current, which means that the impedance of the impedance element 36 is equal to zo. Then Z=Zo'Iz
/h.
従ってIg/It+っまシミ流帰還回路37の電流帰還
比を電子的制御にょシ変えることで、インピーダンス2
を変えることができる。具体的には電流°源C83〜C
S、の電流をrl、r、が差動的に変化するように、第
4図中に示すバイアス制御回路25.26によって制御
すればよい。Therefore, by electronically changing the current feedback ratio of the Ig/It+stain current feedback circuit 37, the impedance 2
can be changed. Specifically, current ° sources C83 to C
The currents of S, may be controlled by bias control circuits 25 and 26 shown in FIG. 4 so that rl and r vary differentially.
なお、端子31.3;1間のインピーダンスzはインピ
ーダンス要素36に抵抗を用いれば抵抗性、また容量を
用いれば容量性となって、それぞれR1+C3として使
用できる。The impedance z between the terminals 31.3;1 becomes resistive if a resistor is used as the impedance element 36, or capacitive if a capacitor is used as the impedance element 36, and can be used as R1+C3.
一方%R2またはC2として用いる第5図(b)の例は
、一方の端子32が接地状態であるため電流帰還を端子
31側にのみ施した点板外は第5図(−)と同様である
。On the other hand, the example shown in Fig. 5(b) used as %R2 or C2 is similar to Fig. 5(-) except for the point plate in which current feedback is applied only to the terminal 31 side because one terminal 32 is grounded. be.
ところで、第5図(a) (b) ノ端子3ノや第5図
(、)の端子32を見ると、いずれも電流源C83゜C
84とやはシミ流源としてのトランジスタQs+Q7が
接続されておシ、電流源のインピーダンスは極めて高い
ためC83とQ a、 + c s 4とQ7にわずか
でも電流の差があると、大きな直流オフセット電圧が現
れる。インピーダンス要素36が抵抗の場合は、これを
通して直流負帰還がかかることによシこの直流オフセッ
ト電圧は打消されるが、インピーダンス要素36が容量
の場合はこのような帰還はかからない。第4図で例えば
可変インピーダンス回路24内のインピーダンス要素3
6は容量であシ、一方この回路24と端子P7*P2を
介して接続されている可変インピーダンス回路21内の
インピーダンス要素36は抵抗であるから、回路21内
の上述の直流負帰還によって回路24の端子P7の直流
オフセット電圧も回路2ノの端子P2の直流オフセット
電圧と同時に打消されるとも考えられる。しかしながら
回路24が持つ等価容量C2が大きくインピーダンスが
低い、つまり端子P7への電流帰還量が大で、かつ回路
21が持つ等価抵抗R1が大きい、つまり端子P2への
電流帰還量が小の場合には、回路24における直、流電
流の誤差を回路21の直流負帰還で補正することは不可
能となシ、結局、端子P2+P7の直流オフセット電圧
は打消されず大きく変動し、最悪の場合動作不能となる
。これは回路22.23についても全く同様である。By the way, if you look at terminal 3 in Figures 5(a) and 5(b) and terminal 32 in Figure 5(,), the current source C is 83°C.
84 is connected to transistors Qs + Q7 as a spot current source, and the impedance of the current source is extremely high, so if there is even a slight difference in current between C83 and Q a, + c s 4 and Q7, a large DC offset will occur. Voltage appears. If the impedance element 36 is a resistor, this DC offset voltage is canceled by applying negative DC feedback through it, but if the impedance element 36 is a capacitor, no such feedback is applied. In FIG. 4, for example, the impedance element 3 in the variable impedance circuit 24
6 is a capacitor, while the impedance element 36 in the variable impedance circuit 21 connected to this circuit 24 via the terminal P7*P2 is a resistor. It is also considered that the DC offset voltage at the terminal P7 of the circuit 2 is canceled at the same time as the DC offset voltage at the terminal P2 of the circuit 2. However, when the equivalent capacitance C2 of the circuit 24 is large and the impedance is low, that is, the amount of current feedback to the terminal P7 is large, and the equivalent resistance R1 of the circuit 21 is large, that is, the amount of current feedback to the terminal P2 is small. It is impossible to correct the DC current error in the circuit 24 with the DC negative feedback of the circuit 21, and as a result, the DC offset voltage at the terminals P2+P7 is not canceled and fluctuates greatly, and in the worst case, it becomes inoperable. becomes. This is exactly the same for circuits 22 and 23.
このような問題を避けるため、第4図では回路21.2
4の接続点p、L(端子P21P7)および回路22.
23の接続点Pb(端子P3.P、)に直流オフセット
電圧安定化回路27.28を接続している。To avoid such problems, circuit 21.2 is shown in FIG.
4 connection points p, L (terminals P21P7) and the circuit 22.4.
DC offset voltage stabilizing circuits 27 and 28 are connected to the connection point Pb (terminal P3.P,) of 23.
第6図は直流オフセット電圧安定化回路の具体例を示す
もので、第4図の点PaまたはPbに接続される端子4
ノにトランジスタQllと電流源C811からなる電圧
フォロワ(エミクタフォロワ)42が接続され、この電
圧フォロワ42ノ出力は抵抗R11とコンデンサC1l
のロー・Lスフイルタイ3で直流分のみ抽出される。そ
してこのロー・千スフィルタ43の出力電位vdと基準
電位vrとが、共通エミッタを電流源C81,に接続し
たトランジスタQ1z + Qts + Q10よりな
る差動アンプ44によって比較され、負荷としてのトラ
ンジスタQ1s +Qssからなるカレントミラー45
を介してvdとvrの差に応じた電流が電圧フォロワ4
2の入力端に帰還される。FIG. 6 shows a specific example of a DC offset voltage stabilizing circuit, in which the terminal 4 connected to point Pa or Pb in FIG.
A voltage follower (emitter follower) 42 consisting of a transistor Qll and a current source C811 is connected to the terminal, and the output of this voltage follower 42 is connected to the resistor R11 and the capacitor C1l.
Only the DC component is extracted by the low L filter tie 3. The output potential vd of this low-thousand filter 43 and the reference potential vr are compared by a differential amplifier 44 consisting of transistors Q1z + Qts + Q10 whose common emitters are connected to a current source C81, and a transistor Q1s as a load is compared. Current mirror 45 consisting of +Qss
A current corresponding to the difference between vd and vr flows through the voltage follower 4
It is fed back to the input terminal of 2.
このような負帰還ルーノにより、端子41の直流電位は
基準電位vrと等しく保たれる。すなわち前述した直流
オフセット電圧が一定に保たれる。この場合、端子4ノ
から電圧7オロワ42およびカレントミラー45を見た
交流インピーダンスは極めて大きいので、可変インピー
ダンス回路の本来の特性にはほとんど影響を与えない。Due to such negative feedback Luno, the DC potential of the terminal 41 is kept equal to the reference potential vr. That is, the aforementioned DC offset voltage is kept constant. In this case, the alternating current impedance seen from the terminal 4 to the voltage 7 lower 42 and the current mirror 45 is extremely large, so that it hardly affects the original characteristics of the variable impedance circuit.
以上述べたように、この発明の防側音回路は平衡回路網
のインピーダンスが電話線の線路インピーダンスに対し
最適値に自動制御される構成となっているので、側音減
衰量が十分にとれ、拡声電話等にも十分に対応すること
ができる。As described above, the side sound prevention circuit of the present invention has a configuration in which the impedance of the balanced circuit network is automatically controlled to the optimum value for the line impedance of the telephone line, so that sufficient side sound attenuation can be achieved. It can also be used for loudspeaker telephones, etc.
第1図はブリッジ回路構成の防側音回路の基本構成を示
す図、第2図はこの発明の一実施例に係る防、側音回路
の構成を示す図、第3図は平衡回路網の等価回路図、第
4図は可変インピーダンス回路を用いて構成した平衡回
路網の構成図、第5図(、) (b)は第4図の平衡回
路網に用いる可変インピーダンス回路の回路図、第6図
は第4図の平衡回路網における直流オフセット電圧安定
化回路の回路図である。
1・・・送話器、2・・・受話器、3・・・電話線、4
・・・ブリッジ回路、5,6・・・抵抗、7・・・平衡
回路網、11.12・・・検波器、13・・・減算器、
14・・・い変換器、15・・・制御回路、21〜24
・・・可変インピーダンス回路、25.26・・・バイ
アス制御回路、27,2.8・・・直流オフセット電圧
安定化回路、33.34・・・電圧フォロワ、35・・
・差動入力・差動出力型電圧電流変換器、36・・・電
圧電流変換インピーダンス要素、37・・・電流帰還回
路、42・・・電圧フォロワ、43・・・ローノスフイ
にり、44・・・差動アンプ、45・・・カレントミラ
ー。
出願人代理人 弁理士 鈴 江 武 彦第1図
第2図
第31
第4図
第6図
第1頁の続き
0発 明 著 堀内猛志
日野市旭が丘3丁目1番地
東京芝浦電気株式会社日野
内
@出 願 人 株式会社東芝
川崎市幸区堀川町72番地FIG. 1 is a diagram showing the basic configuration of a side sound prevention circuit with a bridge circuit configuration, FIG. 2 is a diagram showing the configuration of a side sound prevention circuit according to an embodiment of the present invention, and FIG. 3 is a diagram showing a balanced circuit network. Equivalent circuit diagram, Figure 4 is a configuration diagram of a balanced circuit network constructed using a variable impedance circuit, Figure 5 (,) (b) is a circuit diagram of a variable impedance circuit used in the balanced circuit network of Figure 4, FIG. 6 is a circuit diagram of a DC offset voltage stabilizing circuit in the balanced circuit network of FIG. 4. 1... Transmitter, 2... Receiver, 3... Telephone line, 4
...Bridge circuit, 5, 6...Resistor, 7...Balanced circuit network, 11.12...Detector, 13...Subtractor,
14... Converter, 15... Control circuit, 21-24
...Variable impedance circuit, 25.26...Bias control circuit, 27,2.8...DC offset voltage stabilization circuit, 33.34...Voltage follower, 35...
・Differential input/differential output type voltage-current converter, 36... Voltage-current conversion impedance element, 37... Current feedback circuit, 42... Voltage follower, 43... Ronosu Fini, 44...・Differential amplifier, 45...Current mirror. Applicant's representative Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 31 Figure 4 Figure 6 Continued from page 1 0 Author: Takeshi Horiuchi 3-1 Asahigaoka, Hino City Tokyo Shibaura Electric Co., Ltd. Hinouchi@ Applicant Toshiba Corporation 72 Horikawa-cho, Saiwai-ku, Kawasaki City
Claims (4)
ンスを持つ平衡回路網を一辺に有するブリッジ回路構成
の防側音回路において、前記平衡回路網における前記線
路インピーダンスに対応する抵抗および容量を、電子的
制御によジインピーダンスを変化させることが可能な可
変インピーダンス回路によシ構成するとともに、この可
変インピーダンス回路のインピーダンスを前記線路イン
ピーダンスの変化に応じて最適値に制御する制御手段を
備えたことを特徴とする防側音回路。(1) In a sidetone prevention circuit with a bridge circuit configuration having a balanced circuit network on one side having an impedance similar to the line impedance of a telephone line, the resistance and capacitance corresponding to the line impedance in the balanced circuit network are controlled electronically. It is characterized by comprising a variable impedance circuit capable of changing the line impedance, and comprising a control means for controlling the impedance of the variable impedance circuit to an optimum value according to the change in the line impedance. side sound protection circuit.
出し、両端子電圧の比が一定となるように可変インピー
ダンス回路のインピーダンスを制御するものでちること
を特徴とする特許請求の範囲第1項記載の防側音回路。(2) Claims characterized in that the control means detects the terminal voltages of the transmitter and receiver and controls the impedance of the variable impedance circuit so that the ratio of the voltages at both terminals is constant. The side sound protection circuit according to item 1.
流変換インピーダンス要素に抵抗または容量を用いた差
動入力・差動出力型の電圧電流変換器と、この変換器の
差動出力電流をこの変換器の少なくとも一方の入力側に
帰還する電流帰還回路とで構成し、この電流帰還回路の
電流帰還比の制御によシ上記変換器の差動入力端子間の
インピーダンス(抵抗または容量)を変化させるもので
あることを特徴とする特許請求の範囲第1項記載の防側
音回路。(3) A balanced circuit network consists of a variable impedance circuit that converts voltage to current. A differential input/differential output voltage/current converter that uses a resistor or capacitor as an impedance element, and a differential output current of this converter that converts the differential output current of this converter. and a current feedback circuit that feeds back to at least one input side of the converter, and by controlling the current feedback ratio of this current feedback circuit, the impedance (resistance or capacitance) between the differential input terminals of the converter is changed. The side sound prevention circuit according to claim 1, characterized in that the side sound prevention circuit is
と容量性の可変インピーダンス回路との接続点を電圧フ
ォロワに接続し、この電圧フォロワの出力をローノfス
フィルタに導き、このロー・ぐスフィルタの出力電位と
基準電位とを比較し、両電位の差に応じた電流を電圧フ
ォロワの入力端に帰還することによυ、上記接続点の直
流電位を基準電位と等しく保つようにしたものであるこ
とを特徴とする特許請求の範囲第1項記載の防側音回路
。(4) The balanced network connects the connection point of the resistive variable impedance circuit and the capacitive variable impedance circuit to a voltage follower, and guides the output of this voltage follower to a low-nos filter. By comparing the output potential of the filter and the reference potential and feeding back a current corresponding to the difference between the two potentials to the input terminal of the voltage follower, the DC potential at the above connection point is kept equal to the reference potential. The side sound prevention circuit according to claim 1, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10574083A JPH0247907B2 (en) | 1983-06-15 | 1983-06-15 | BOSOKUONKAIRO |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10574083A JPH0247907B2 (en) | 1983-06-15 | 1983-06-15 | BOSOKUONKAIRO |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59231959A true JPS59231959A (en) | 1984-12-26 |
JPH0247907B2 JPH0247907B2 (en) | 1990-10-23 |
Family
ID=14415662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10574083A Expired - Lifetime JPH0247907B2 (en) | 1983-06-15 | 1983-06-15 | BOSOKUONKAIRO |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0247907B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02149162A (en) * | 1988-11-30 | 1990-06-07 | Rohm Co Ltd | Side tone prevention circuit for telephone set |
JPH02168761A (en) * | 1988-12-22 | 1990-06-28 | Rohm Co Ltd | Side tone prevention circuit for telephone set |
US5029203A (en) * | 1988-11-30 | 1991-07-02 | Rohm Co., Ltd. | Side tone preventive circuit for telephone |
-
1983
- 1983-06-15 JP JP10574083A patent/JPH0247907B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02149162A (en) * | 1988-11-30 | 1990-06-07 | Rohm Co Ltd | Side tone prevention circuit for telephone set |
US5029203A (en) * | 1988-11-30 | 1991-07-02 | Rohm Co., Ltd. | Side tone preventive circuit for telephone |
JPH02168761A (en) * | 1988-12-22 | 1990-06-28 | Rohm Co Ltd | Side tone prevention circuit for telephone set |
Also Published As
Publication number | Publication date |
---|---|
JPH0247907B2 (en) | 1990-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2710326B2 (en) | Drive circuit | |
US4866767A (en) | Subscriber line interface circuit | |
US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
NL7903662A (en) | LINE CIRCUIT. | |
US4796295A (en) | Telephone circuits | |
JPS59231959A (en) | Side tone preventing circuit | |
JPH05145627A (en) | Ring trip detection circuit | |
JP3404209B2 (en) | Transimpedance amplifier circuit | |
US4030016A (en) | Precision active rectifier circuit | |
JPH04223707A (en) | Differential output stage for electronic device | |
US5271059A (en) | Method and configuration for forming a line termination of a telephone line | |
US4524246A (en) | SLIC II--common-mode current rejection | |
GB2193063A (en) | Line circuits | |
JPS6126740B2 (en) | ||
US5321746A (en) | Adjustable gain range current mirror | |
JP2687656B2 (en) | Subscriber line circuit | |
JPH0414904B2 (en) | ||
JP2659357B2 (en) | Hands-free phone | |
JPS60142655A (en) | Voide transmitting circuit | |
US6728373B1 (en) | Differential output stage for electronic equipment providing a remote power feed to a terminal | |
JPH087700Y2 (en) | Offset adjustment circuit of comparison circuit with hysteresis | |
JPS59210759A (en) | Amplifier for telephone set | |
JPS632389B2 (en) | ||
JPS6262099B2 (en) | ||
JPH06303094A (en) | Active filter |