JPS592210B2 - Parallel operation method - Google Patents

Parallel operation method

Info

Publication number
JPS592210B2
JPS592210B2 JP3630280A JP3630280A JPS592210B2 JP S592210 B2 JPS592210 B2 JP S592210B2 JP 3630280 A JP3630280 A JP 3630280A JP 3630280 A JP3630280 A JP 3630280A JP S592210 B2 JPS592210 B2 JP S592210B2
Authority
JP
Japan
Prior art keywords
output
circuit
modulated power
input
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3630280A
Other languages
Japanese (ja)
Other versions
JPS56132825A (en
Inventor
哲雄 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3630280A priority Critical patent/JPS592210B2/en
Publication of JPS56132825A publication Critical patent/JPS56132825A/en
Publication of JPS592210B2 publication Critical patent/JPS592210B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C1/00Amplitude modulation

Landscapes

  • Amplitude Modulation (AREA)
  • Transmitters (AREA)

Description

【発明の詳細な説明】 本発明は常に合成バランスを良好に保ち、冗長ある動作
をする、複数のAM変調器(AM送信機)の並列運転方
式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a parallel operation system for a plurality of AM modulators (AM transmitters) that always maintains good synthesis balance and operates redundantly.

従来のAM変調器(AM送信機)の並列運転の例を第1
図に示す。一般的に固体化のラジオ放送機等では、高出
力を得るためと冗長ある動作を得るために、複数の振幅
変調器出力を合成して並列運転を行なうことがある。
The first example of parallel operation of conventional AM modulators (AM transmitters)
As shown in the figure. Generally, in solid-state radio broadcasting equipment, the outputs of a plurality of amplitude modulators are combined and operated in parallel in order to obtain high output and redundant operation.

第1図は直列変調方式によるAM送信機2台の並列運転
の例である。第1図において、11は変調信号入力端子
、12は搬送波発振器、131、132は搬送波励振回
路であり、搬送波発振器12の出力を増幅して、被変調
電力増幅器151、152を励振する。被変調電力増幅
器151、152には、直列電圧降下型の直列変調器1
41、142により、電源161、162の電圧を、変
調信号入力端子11の振幅に応じて、電圧降下させて電
源が供給される。ITI、1T2はインピーダンス整合
を含む同調回路であり、151、152からの出力はI
TI、1T2によりインピーダンス変成されて合成器1
8により合成され、出力端子19に合成された振幅変調
電力を得ることができる。この場合、2台の送信機の動
作点(出力、位相)の設定が等しくない場合は合成損失
が生じるため、正確な調整が要求されること、また2台
の変調特性(変調周波数特性等)に差異がある場合変調
時の合成バランスがくずれて、直線性が劣化したり、(
合成回路を含めて搬送波に位相差がある場合には)位相
変調分が生じたりする欠点があつた。本発明の目的はこ
れらの欠点を解決することにあり、その特徴は、自動的
にそれぞれの振幅変調動作を等しくさせるループを設け
、1台が故障等の原因で振幅変調動作を全くしない、ま
たは著しく異なる場合には一定値以上ループが応答しな
いように制限する制限回路(またはスイッチ回路)を設
けて、冗長動作をそこなわないようにしたもので以下に
詳細に説明する。第2図は本発明の第1の実施例であつ
て、21は変調信号入力端子、22は搬送波発振器、2
31,232は搬送波励振回路、241,242は直列
変調器、251,252は被変調電力増幅器、261,
262は電源、27は出力同調回路、28は出力合成回
路、29は出力端子、30は差動増隅器、311,31
2は抵抗器、321,322,323,324はツエナ
ダイオードである。
FIG. 1 is an example of parallel operation of two AM transmitters using the serial modulation method. In FIG. 1, 11 is a modulation signal input terminal, 12 is a carrier wave oscillator, and 131 and 132 are carrier wave excitation circuits, which amplify the output of the carrier wave oscillator 12 and excite the modulated power amplifiers 151 and 152. The modulated power amplifiers 151 and 152 include a series voltage drop type series modulator 1.
41 and 142 reduce the voltage of the power supplies 161 and 162 according to the amplitude of the modulation signal input terminal 11 and supply power. ITI and 1T2 are tuning circuits including impedance matching, and the outputs from 151 and 152 are I
The impedance is transformed by TI, 1T2 and the synthesizer 1
8, and the combined amplitude modulated power can be obtained at the output terminal 19. In this case, if the operating point (output, phase) settings of the two transmitters are not equal, a composite loss will occur, so accurate adjustment is required, and the modulation characteristics (modulation frequency characteristics, etc.) of the two transmitters are required. If there is a difference between the
If there is a phase difference in the carrier waves, including the combining circuit, there is a drawback that a phase modulation component may occur. The purpose of the present invention is to solve these drawbacks, and its feature is that a loop is provided to automatically equalize each amplitude modulation operation, and if one unit does not perform amplitude modulation operation at all due to a malfunction or the like, or A limiting circuit (or switch circuit) is provided to limit the loop from responding beyond a certain value when the difference is significant, so as not to damage the redundant operation, which will be described in detail below. FIG. 2 shows a first embodiment of the present invention, in which 21 is a modulation signal input terminal, 22 is a carrier wave oscillator, 2
31, 232 are carrier wave excitation circuits, 241, 242 are series modulators, 251, 252 are modulated power amplifiers, 261,
262 is a power supply, 27 is an output tuning circuit, 28 is an output synthesis circuit, 29 is an output terminal, 30 is a differential intensifier, 311, 31
2 is a resistor, and 321, 322, 323, and 324 are Zener diodes.

第2図の動作は以下の通りである。The operation of FIG. 2 is as follows.

周知のように搬送発振器22の出力は搬送波励振回路2
31,232を経て、被変調電力増幅器251,252
を同位相で励振する。電源261と被変調電力増幅器2
51の電源端子の間には直列変調増幅器24,が挿入さ
れており、同様に電源262と被変調電力増幅器252
の電源端子の間にも直列変調増幅器242が挿入されて
いる。直列変調器は単なるバイポーラトランジスタやF
ET等を可変電圧降下抵抗素子として用いる従来の直列
変調器でもよいが損失が多いので、第3図の系統図に示
すようなPWM(パルス幅変調)方式によるスイツチン
グ動作の直列変調器が一般的に用いられる。第3図にお
いて、41は変調信号人力端子、42はパルス幅変調回
路、43はサンプル搬送波発振器、44は1駆動回路、
45は高速電力スイツチング回路、46は電源端子、4
7はローパスフイルタ、48は出力端子、49はダンパ
ーダイオードである。この回路の動作を次に簡単に説明
する。パルス幅変調器42の出力には、サンプル搬送波
発振器の周波数をくり返し周波数として、パルス幅が、
変調入力端子41の信号振幅に比例したPWM(パルス
幅変調)信号が得られる。
As is well known, the output of the carrier oscillator 22 is transmitted to the carrier wave excitation circuit 2.
31, 232, modulated power amplifiers 251, 252
are excited in the same phase. Power supply 261 and modulated power amplifier 2
A series modulation amplifier 24 is inserted between the power supply terminals 51, and similarly a power supply 262 and a modulated power amplifier 252.
A series modulation amplifier 242 is also inserted between the power supply terminals. The series modulator is simply a bipolar transistor or F
A conventional series modulator that uses an ET or the like as a variable voltage drop resistance element may be used, but it has a lot of loss, so a series modulator that uses PWM (pulse width modulation) switching operation as shown in the system diagram in Figure 3 is generally used. used for. In FIG. 3, 41 is a modulation signal input terminal, 42 is a pulse width modulation circuit, 43 is a sample carrier wave oscillator, 44 is a 1 drive circuit,
45 is a high-speed power switching circuit, 46 is a power supply terminal, 4
7 is a low-pass filter, 48 is an output terminal, and 49 is a damper diode. The operation of this circuit will be briefly explained next. The output of the pulse width modulator 42 has a pulse width of
A PWM (pulse width modulation) signal proportional to the signal amplitude at the modulation input terminal 41 is obtained.

一般的に変調信号が音声信号の場合、すなわち10KH
z程度まで変調する必要がある場合には、サンプル搬送
波の周波数は50KHz球上が用いられる。45はバイ
ポートランジスタやFET等のスイツチング素子による
高速電力スイツチング回路であり、電源端子46からの
電流を入力のPWMl駆動信号に従つてチヨツピングす
る。
Generally, when the modulation signal is an audio signal, that is, 10KH
If it is necessary to modulate up to about z, the frequency of the sample carrier wave is on a 50 KHz sphere. Reference numeral 45 denotes a high-speed power switching circuit using switching elements such as bipolar transistors and FETs, which tips the current from the power supply terminal 46 in accordance with the input PWM1 drive signal.

このときローパスフイルタ47の入力にはダンパダイオ
ードとして、高速スイツチング用ダイオード49が対接
地間に接続されているため、スイツチング回路45の0
FF期間においてはローパスフイルタ人力電流はダンパ
ダイオード49より流れて、ローパスフイルタ入力段の
コイルに蓄えられたエネルギーによる電流の連続性ほ満
され、ローパスフイルタ47の入力には電源端子46の
電圧を振幅とするPWM信号を得ることができる。ロー
パスフイルタ47は変調信号は通過するが、サンプル搬
送波は阻市する特性を有するとすれば、ローパスフイル
タの出力には、入力のPWM波形の平均値が出力される
ことになる。すなわち出力端子48の電圧を変調入力信
号に従つて、損失なく変化させることができ、出力端子
に負荷として、被変調電力増幅器の電源端子を接続する
ことにより、変調器として動作させることができる。ま
た、出力端子48の直流電圧は入力信号の直流バイアス
により制御できることは周知のとおりである。一万、第
2図において被変調電力増幅器25,,252の出力は
出力合成回路28により合成されるのであるが、第4図
および第5図に例を示されるような入力電流が等しくな
る合成回路を仮定した場合、被変調電力増幅器251,
252の出力電圧を等しくすれば、出力合成回路へ供給
される電力は等しくなり、損失も生じない。
At this time, since a high-speed switching diode 49 is connected between the input of the low-pass filter 47 and the ground as a damper diode, the 0 of the switching circuit 45
During the FF period, the low-pass filter input current flows from the damper diode 49, and the continuity of the current is satisfied by the energy stored in the coil of the low-pass filter input stage. A PWM signal can be obtained. If the low-pass filter 47 has a characteristic of passing the modulated signal but blocking the sample carrier wave, the average value of the input PWM waveform will be output as the output of the low-pass filter. That is, the voltage at the output terminal 48 can be changed without loss according to the modulation input signal, and by connecting the power supply terminal of the modulated power amplifier as a load to the output terminal, it can be operated as a modulator. Further, as is well known, the DC voltage at the output terminal 48 can be controlled by the DC bias of the input signal. In FIG. 2, the outputs of the modulated power amplifiers 25, 252 are combined by the output combining circuit 28; Assuming the circuit, the modulated power amplifier 251,
If the output voltages of 252 are made equal, the power supplied to the output combining circuit will be equal, and no loss will occur.

すなわち第4図において、51,52は入力端子、53
は出力端子、54は結合度の大きい、次、二次の巻数比
の等しい(n1=N2)高周波トランスとすれば一次巻
線と二次巻線の電流が等しい(11−12)ため入力の
振幅を等しくすれば合成がバランスし、反射吸収抵抗5
5に吸収される電力も生じない。
That is, in FIG. 4, 51 and 52 are input terminals, and 53
is an output terminal, and 54 is a high-frequency transformer with a high degree of coupling and an equal turn ratio for the next and second orders (n1=N2). Since the currents in the primary and secondary windings are equal (11-12), the input If the amplitudes are made equal, the synthesis will be balanced, and the reflection absorption resistance 5
No power is absorbed by 5.

第5図の場合も同様であり、51,52が入力端子、5
3が出力端子、541,542は結合度の大きい高周波
トランスであり541,542の巻数比が等しくなれ(
ま(N2=N4)、Nln3入力゛電流が等しくなるの
は周知のとおりである。
The same applies to the case of Fig. 5, where 51 and 52 are input terminals, and 5
3 is an output terminal, 541 and 542 are high frequency transformers with a high degree of coupling, and the turns ratio of 541 and 542 should be equal (
As is well known, (N2=N4), the Nln3 input currents are equal.

ところで、被変調電力増.幅器を第6図に回路例を示す
ような電圧スイツチング型の回路で構成すれは、スイツ
チング素子の飽和ON抵抗を無視すれば、戚源電圧と高
周波出力電圧とは1対1の対応を待つ。すなわち負荷電
流に関係せず供給電圧によつてのみ高周波出力振幅は決
定される。第6図において、61は励振入力端子、62
は正極性電源端子、63は負極性電源端子、64は出力
端子、65,66はパワMOS−FETl67,68,
69はスイツチング周波数において十分小さいインピー
ダンスを示すコンデンサ、70は65,66のゲートを
逆位相で励振する反転人力トランスである。61に方形
波の励振波形が入力されると、パワMOS−FET65
,66は交互に0N,0FF動作をくり返し、出力端子
64にば亀流電圧を振幅とする方形波出力を得、効率よ
く高周波エネルギーに変換される。
By the way, the modulated power increases. If the width switch is configured with a voltage switching type circuit as shown in the circuit example shown in Fig. 6, if the saturated ON resistance of the switching element is ignored, there is a one-to-one correspondence between the source voltage and the high-frequency output voltage. . That is, the high frequency output amplitude is determined only by the supply voltage, regardless of the load current. In FIG. 6, 61 is an excitation input terminal, 62
is a positive power supply terminal, 63 is a negative power supply terminal, 64 is an output terminal, 65, 66 are power MOS-FETs 67, 68,
69 is a capacitor exhibiting sufficiently small impedance at the switching frequency, and 70 is an inverting human-powered transformer that excites the gates of 65 and 66 in opposite phases. When a square wave excitation waveform is input to 61, the power MOS-FET 65
, 66 alternately repeat 0N and 0FF operations, and a square wave output having an amplitude equal to the turtle current voltage is obtained at the output terminal 64, which is efficiently converted into high frequency energy.

以上の説明により、常に合成バランスを保つためには、
被変調電力増1福器251,252の供給電圧を常に等
しくすればよいことが了解される。
Based on the above explanation, in order to always maintain the composition balance,
It is understood that the supply voltages of the modulated power amplifiers 251 and 252 should always be made equal.

第2図の30〜32,は、被変調電力増幅器の電圧を等
しくするための帰還回路を構成するが、以下に帰還回路
の作用を説明する。第1に、2個の被変調電力増幅器2
51,252への供給電圧EO,,EO2を差動増幅回
路30に与えることにより、その差の電圧を得る。
30 to 32 in FIG. 2 constitute a feedback circuit for equalizing the voltages of the modulated power amplifier, and the operation of the feedback circuit will be explained below. First, two modulated power amplifiers 2
By applying the supply voltages EO, , EO2 to the differential amplifier circuit 30 to the differential amplifier circuit 30, the voltage difference between them is obtained.

差動増1幅回路は利得をβとし、反転および非反転出力
を有するものである。変調増幅部241,242の利得
をそれぞれα1,α2とし、それぞれの入力電圧をEi
l,Ei2とすると、α1=ξGL,α2=??であり
、非反転出力には(EO,−EO2)β=(Eiピα1
−Ei2・α2)β反転出力には(EO2−EOl)β
=(Ei2・α2−Eil・α1)βが出力される変調
入力信号電圧をEiとし、それぞれの振幅変調器の搬送
波レベルを設定する直流重量分を入力側のバイアス電圧
Ea,ebで表わすとし、差動増幅器の非反転出力を入
力信号に減算または、反転出力を入力信号に加算する極
性でそれぞれの入力にフイードバツクすると次の関係式
が成立する。
The differential amplifier circuit has a gain of β and has inverted and non-inverted outputs. The gains of the modulation amplification sections 241 and 242 are α1 and α2, respectively, and the respective input voltages are Ei
l, Ei2, α1=ξGL, α2=? ? , and the non-inverted output has (EO, -EO2)β=(Ei pi α1
−Ei2・α2)β For the inverted output, (EO2−EOl)β
= (Ei2・α2−Eil・α1) Let Ei be the modulated input signal voltage that is outputted by β, and let the DC weight that sets the carrier wave level of each amplitude modulator be expressed by the input side bias voltages Ea and eb, When the non-inverting output of the differential amplifier is subtracted from the input signal or the inverted output is fed back to each input with the polarity of adding it to the input signal, the following relational expression is established.

{Ei−(EOl−EO2)β+Ea}α1二EO,・
・・・・・(1){Ei+(EOl−EO2)β+Eb
}α2=EO2・・・・・・(2)(1),(2)より
・・・・・・(3) ・・・・・・(4) α1β〉1、α2β〉1であれば 1+α1βキα1β、1+α2βキα2βであるから・
・・・・・(3Y・・・・・・(4γ となる。
{Ei-(EOl-EO2)β+Ea}α12EO,・
...(1) {Ei+(EOl-EO2)β+Eb
}α2=EO2...(2) From (1) and (2)...(3)...(4) If α1β>1, α2β>1, then 1+α1β Since Ki α1β, 1 + α2β Ki α2β・
...(3Y...(4γ).

すなわち2個の回路の設定が異なつて(E.Sb).特
性が一致していない(α1\α2)場合でもEOl=E
O2となることが了解される。
In other words, the settings of the two circuits are different (E.Sb). Even if the characteristics do not match (α1\α2), EOl=E
It is understood that it will be O2.

第2には、2個のうちどちらかの回路に障害が生じた場
合には、EOl−EO2が非常に大きくなつて、その場
合でもEO,二EO2になるようにループが動作すると
、帰還量が不適当な量になつたり、出力が過大になつた
り、または過小になつたりして冗長ある動作がそこなわ
れる。これを防ぐために、差動増幅器の出力に振幅制限
回路を設けて制御幅を±10(fl)程度に制限する。
抵抗器311,312とツエナダイオード321〜32
。は振幅制限回路を構成している。振幅制限回路を挿入
することにより、10%程度以内の不平均は常に(動的
にも、静的にも)吸収され、一方が故障した場合も差動
増幅器の出力はクリツプされて、従来の並列運転万式に
劣らない冗長ある動作をする。以上説明したように第1
の実施例では第1に、2個の被変調電力増幅器供給電圧
(変調電圧)が常に等しくなるよう帰還ループが構成さ
れているため合成バランスが常に良好であり、第2に、
一方が故障した場合には帰還ループの動作が制限されて
冗長ある動作がそこなわれない利点がある。第1の実施
例では合成回路として、入力電流の等しくなる形式の回
路を用い被変調電力増幅器の供給電圧がそれぞれ等しく
なるように帰還回路を構成する場合について説明したが
、第7図に示す如く、合成回路として、入力電圧の等し
くなる形式の回路(この場合は単なる並列接続)を用い
、被変調電力増幅器の供給電流がそれぞれ等しくなるよ
うに帰還回路を構成しても同様に、゛戚力合成のバラン
スが保たれる。
Second, if one of the two circuits fails, EOl - EO2 becomes very large, and even in that case, if the loop operates so that it becomes EO,2 EO2, the feedback amount Redundant operations may be impaired due to an inappropriate amount of output, too much output, or too little output. In order to prevent this, an amplitude limiting circuit is provided at the output of the differential amplifier to limit the control width to approximately ±10 (fl).
Resistors 311, 312 and Zener diodes 321-32
. constitutes an amplitude limiting circuit. By inserting an amplitude limiting circuit, an imbalance within about 10% is always absorbed (both dynamically and statically), and even if one of the differential amplifiers fails, the output of the differential amplifier is clipped, making it possible to It has a redundant operation comparable to that of parallel operation. As explained above, the first
In this embodiment, firstly, the feedback loop is configured so that the two modulated power amplifier supply voltages (modulating voltages) are always equal, so the synthesis balance is always good, and secondly,
If one of them fails, the operation of the feedback loop is restricted and there is an advantage that redundant operation is not impaired. In the first embodiment, a case has been described in which a feedback circuit is configured using a circuit with equal input currents as a composite circuit so that the supply voltages of the modulated power amplifiers are equal, but as shown in FIG. Similarly, even if a circuit with equal input voltages (in this case, simply parallel connection) is used as a synthesis circuit, and a feedback circuit is configured so that the supply currents of the modulated power amplifiers are equal, The balance of synthesis is maintained.

第7図において、71は変調信号入力端子、72は搬送
波発振器、731,732は搬送波励振回路、74,,
742は直列変調器、751,752は被変調電力増幅
器、76,,762は電源、77は出力同調回路である
In FIG. 7, 71 is a modulation signal input terminal, 72 is a carrier wave oscillator, 731, 732 are carrier wave excitation circuits, 74, .
742 is a series modulator, 751 and 752 are modulated power amplifiers, 76, 762 are power supplies, and 77 is an output tuning circuit.

731,741,751,76,および732,742
,752,762は、1号および2号の2台のAM変調
器を構成し、そイLぞれの動作については、第1の実施
例の場合と同じである。
731, 741, 751, 76, and 732, 742
, 752, and 762 constitute two AM modulators, No. 1 and No. 2, and their respective operations are the same as in the first embodiment.

この2台のAM変調器の出力を合成するために、それぞ
れの出力を並列接続すれば、それらの出力電圧は等しく
なるため、それらの出力電流が等しければ電力合成はバ
ランスする。すなわち、第1の実施例の説明と同様、被
変調電力増幅回路に電圧スイツチング型の電力増幅回路
を用いれば電源電流と高周波出力電流の大きさは1対1
で対応するため電源電流を等しくすれば、電力合成はバ
ランスすることになる。第7図において、821,82
2は被変調電力増幅器の供給電流を対接地電圧に変換す
るための分流器であり、差動増幅器80および抵抗器8
11,812は分流器の電圧がそれぞれ等しくなるよう
に、第1の実施例と同じように、常に合成バランスが良
好に保たれる。
In order to combine the outputs of these two AM modulators, if their outputs are connected in parallel, their output voltages will be equal, so if their output currents are equal, the power combination will be balanced. In other words, as described in the first embodiment, if a voltage switching type power amplifier circuit is used as the modulated power amplifier circuit, the magnitude of the power supply current and the high frequency output current will be 1:1.
If the power supply currents are made equal to accommodate this, the power combination will be balanced. In Figure 7, 821, 82
2 is a current shunt for converting the supply current of the modulated power amplifier into a voltage with respect to ground, and includes a differential amplifier 80 and a resistor 8.
As in the first embodiment, a good composite balance is always maintained so that the voltages of the shunts 11 and 812 are equal to each other.

ただし1号、2号のどちらかに障害が生じて極端に電源
電流が異なつた場合は、室動増幅器83と841,84
2により、その差の絶対値に比例する電圧を平滑回路8
5を通過して、ある一定電圧と電圧比較器86により比
較し、その比較出力を制御信号として、アナログスイツ
チ87を制御することにより、帰還回路の動作を停止さ
せて、冗長系の失われるのを防ぐことができることも、
第1の実施例と同様である。第8図は第3の実施例の系
統図である。第1の実施例および第2の実施例において
は2台の送信機(終段直列変調方式)の合成の場合につ
いて述べたが、第8図の系統図に示されるように2台?
上の任意の数n個の並列運転の場合も、差動増幅器の入
力信号として、自己の出力電圧(または出力電流に比例
する電圧o(5n個の出力電圧(または出力電流に比例
する電圧)の平均値とを与えれば、第1の実施例、及び
第2の実施例と同様にn個の合成バランスは良好に保た
れ、1個が故障した場合もその制御(フイードバツク量
)を制限して冗長性をそこなわない運転が可能である。
第8図において931〜93nは変調増幅器で入力端子
と出力端子のみを記して、電源や被変調増幅器は省略し
てある。91は変調信号入力端子であり、その信号は分
配器92によりn系統に分配され、n個の変調増幅器9
31〜93n(M1〜Mn)に導かれる。
However, if a failure occurs in either No. 1 or No. 2 and the power supply current becomes extremely different, the room amplifiers 83 and 841, 84
2, the smoothing circuit 8 applies a voltage proportional to the absolute value of the difference.
5 and is compared with a certain constant voltage by a voltage comparator 86, and the comparison output is used as a control signal to control an analog switch 87, thereby stopping the operation of the feedback circuit and preventing the redundant system from being lost. It is also possible to prevent
This is similar to the first embodiment. FIG. 8 is a system diagram of the third embodiment. In the first and second embodiments, the case of combining two transmitters (final stage series modulation method) was described, but as shown in the system diagram of FIG. 8, two transmitters?
Even in the case of parallel operation of the above arbitrary number n, the input signal of the differential amplifier is its own output voltage (or a voltage proportional to the output current o (5n output voltage (or voltage proportional to the output current) As in the first and second embodiments, if the average value of n is given, the composite balance of n pieces is maintained well, and even if one piece fails, its control (feedback amount) is limited. It is possible to operate without compromising redundancy.
In FIG. 8, 931 to 93n are modulation amplifiers, and only input terminals and output terminals are shown, and power supplies and modulated amplifiers are omitted. 91 is a modulation signal input terminal, and the signal is distributed to n systems by a divider 92, and is connected to n modulation amplifiers 9.
31-93n (M1-Mn).

それぞれの出力からは抵抗941〜94nにより、共通
点に接続されているため、その共通点は抵抗941〜9
42の抵抗値が等しければ平均の電圧となる。95,〜
95nは差動増幅器であり、それぞれ、前記共通点の電
圧と出力との差の電圧に比例する電圧を入力側に帰還す
るため、それぞれの出力は共通点の電圧に等しくなるよ
うに帰還ループは作用する。
Since each output is connected to a common point by resistors 941 to 94n, the common point is connected to a common point by resistors 941 to 94n.
If the resistance values of 42 are equal, the voltage will be average. 95,~
95n is a differential amplifier, and in order to feed back to the input side a voltage proportional to the voltage difference between the voltage at the common point and the output, the feedback loop is set so that each output is equal to the voltage at the common point. act.

こうして第1の実施例、第2の実施例同様合成バランス
を良好に保つことができ、またそのうち少数の変調増幅
器が故障しても961〜96nの抵抗および971〜9
7nのツエナダイオードにより差動増幅器の出力が制限
されるため、帰還量が不適当な量になることはない。す
なわち冗長ある動作はそこなわれない。本発明は非常に
バランス良くAM変調電力を合成することと、冗長ある
動作を可能とする利点があり、高い信頼性の要求される
高出力ラジオ放送機に利用することができる。
In this way, as in the first and second embodiments, it is possible to maintain good synthesis balance, and even if a small number of modulation amplifiers fail, the resistors 961-96n and 971-9
Since the output of the differential amplifier is limited by the 7n Zener diode, the amount of feedback does not become inappropriate. In other words, redundant operations are not damaged. The present invention has the advantage of combining AM modulation power in a very well-balanced manner and enabling redundant operation, and can be used in high-output radio broadcasting equipment that requires high reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のAM変調器の並列運転の例、第2図は本
発明の第1の実施例、第3図はパルス幅変調方式による
直列変調器の系統図、第4図は入力電流が等しくなる合
成回路の例、第5図は入力電流の等しくなる別の合成回
路の例、第6図は電圧スイツチング型被変調電力増幅器
の回路例、第7図は本発明の第2の実施例、第8図は本
発明の第3の実施例である。 11,21,41,71,91・・・・・・変調信号入
力端子、12,22,72・・・・・・搬送波発振器、
131,132,231,232,731,732・・
・・・・搬送波励振回路、14,,142,24,,2
42,741,742,93,〜93n・・・・・・変
調(電力)増幅器、151,152,251,252,
75,,752・・・・・・被変調(電力)増幅器、1
6,,162,26,,262,761,762・・・
・・・電源、17,,172,27,77・・・・・・
出力同調回路、18,28・・・・・・合成回路、19
,29,48,53,64,79・・・・・・出力端子
、30,80,83,951〜95n・・・・・・差動
増幅器、311,312,811,822,96,〜9
6n,941〜94n・・・・・・抵抗器、321〜3
2,,97,〜97n・・・・・・ツエナダイオード、
42・・・・・・パルス幅変調回路、43・・・・・・
サンプル搬送波発振器、44・・・・・・1駆動回路、
45・・・・・・スイツチング回路、46・・・・・・
電源端子、47・・・・・・ローパスフイルタ、49・
・・・・・ダイオード、51,52・・・・・・入力端
子、55・・・・・・反射吸収抵抗器、54,541,
542・・・・・・高周波トランス、61・・・・・・
励振入力端子、62・・・・・・電源端子(+)、63
・・・・・・電源端子(へ)、65,66・・・・・・
MOS−FET、67〜69・・・・・・コンデンサー
70・・・・・・位相反転入力トランス、821,82
2・・・・・・分流器、841,842・・・・・・ダ
イオード、85・・・・・・平滑回路、86・・・・・
・電圧比較器、87・・・・・・アナログスイツチ、9
2・・・・・・分配回路。
Fig. 1 is an example of parallel operation of a conventional AM modulator, Fig. 2 is a first embodiment of the present invention, Fig. 3 is a system diagram of a series modulator using a pulse width modulation method, and Fig. 4 is an input current FIG. 5 is an example of another combining circuit where the input currents are equal, FIG. 6 is an example of a circuit of a voltage switching type modulated power amplifier, and FIG. 7 is a second embodiment of the present invention. Example, FIG. 8 is a third embodiment of the present invention. 11, 21, 41, 71, 91...Modulation signal input terminal, 12, 22, 72...Carrier wave oscillator,
131, 132, 231, 232, 731, 732...
...Carrier wave excitation circuit, 14,,142,24,,2
42,741,742,93,~93n...Modulation (power) amplifier, 151,152,251,252,
75,,752...Modulated (power) amplifier, 1
6,,162,26,,262,761,762...
...Power supply, 17,,172,27,77...
Output tuning circuit, 18, 28...Synthesizing circuit, 19
, 29, 48, 53, 64, 79... Output terminal, 30, 80, 83, 951-95n... Differential amplifier, 311, 312, 811, 822, 96, - 9
6n, 941-94n...Resistor, 321-3
2,,97,~97n...Zena diode,
42...Pulse width modulation circuit, 43...
Sample carrier wave oscillator, 44...1 drive circuit,
45... Switching circuit, 46...
Power supply terminal, 47...Low pass filter, 49.
...Diode, 51,52...Input terminal, 55...Reflection absorption resistor, 54,541,
542...High frequency transformer, 61...
Excitation input terminal, 62...Power terminal (+), 63
...Power terminal (to), 65, 66...
MOS-FET, 67-69... Capacitor 70... Phase inversion input transformer, 821, 82
2...Shunt, 841, 842...Diode, 85...Smoothing circuit, 86...
・Voltage comparator, 87...Analog switch, 9
2...Distribution circuit.

Claims (1)

【特許請求の範囲】 1 複数のAM変調器の並列運転方式において、それぞ
れのAM変調器が、入力の低レベル部の制御により被変
調電力増幅器の供給電圧を制御することのできるごとき
直流結合の変調器であり、それぞれの被変調出力を合成
する合成回路と、変調電力増幅器出力と別の変調電力増
幅器出力または複数の変調電力増幅器出力の平均値との
差に比例する出力を得る差動増幅器とを有し、差動増幅
器の出力をそれぞれのAM変調器の入力に差を小さくす
る極性で帰還すること、及び、その制御量を制限する制
限回路またはスイッチ回路をもうけたことを特徴とする
並列運転方式。 2 合成回路として、入力電流が等しくなるごとき合成
回路を用い、変調電力増幅器出力として出力電圧つまり
被変調電力増幅器の供給電圧に比例する量を用いた特許
請求の範囲第1項記載の並列運転方式。 3 合成回路として、入力電圧が等しくなるごとき合成
回路を用い、変調電力増幅器出力として出力電流つまり
被変調電力増幅器の供給電流に比例する量を用いた特許
請求の範囲第1項記載の並列運転方式。
[Claims] 1. In a parallel operation system of a plurality of AM modulators, each AM modulator is a DC-coupled system in which the supply voltage of the modulated power amplifier can be controlled by controlling the low level part of the input. a combination circuit that combines the respective modulated outputs, and a differential amplifier that obtains an output that is proportional to the difference between the output of a modulated power amplifier and the output of another modulated power amplifier or the average value of the outputs of a plurality of modulated power amplifiers. The output of the differential amplifier is fed back to the input of each AM modulator with a polarity that reduces the difference, and a limiting circuit or a switch circuit is provided to limit the amount of control. Parallel operation method. 2. The parallel operation method according to claim 1, in which a combining circuit in which the input currents are equal is used as the combining circuit, and an amount proportional to the output voltage, that is, the supply voltage of the modulated power amplifier is used as the output of the modulated power amplifier. . 3. The parallel operation method according to claim 1, in which a combining circuit in which the input voltages are equalized is used as the combining circuit, and an amount proportional to the output current, that is, the supply current of the modulated power amplifier is used as the modulated power amplifier output. .
JP3630280A 1980-03-24 1980-03-24 Parallel operation method Expired JPS592210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3630280A JPS592210B2 (en) 1980-03-24 1980-03-24 Parallel operation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3630280A JPS592210B2 (en) 1980-03-24 1980-03-24 Parallel operation method

Publications (2)

Publication Number Publication Date
JPS56132825A JPS56132825A (en) 1981-10-17
JPS592210B2 true JPS592210B2 (en) 1984-01-17

Family

ID=12466017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3630280A Expired JPS592210B2 (en) 1980-03-24 1980-03-24 Parallel operation method

Country Status (1)

Country Link
JP (1) JPS592210B2 (en)

Also Published As

Publication number Publication date
JPS56132825A (en) 1981-10-17

Similar Documents

Publication Publication Date Title
US5396194A (en) Audio frequency power amplifiers
US4115739A (en) Power amplifier
US7705672B1 (en) Buck converters as power amplifier
US20080042743A1 (en) Differential input class d amplifier
US6414549B1 (en) Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops
US8143949B2 (en) Push-pull linear hybrid class H amplifier
CA1042079A (en) Linear amplifier utilizing transistor switching
US4947455A (en) RF power supply for supplying a regulated power amplified unmodulated drive signal to an RF modulator
US6476674B2 (en) Method and apparatus for error correction of amplifier
JPS58146116A (en) Electronic gain controller
US20060145755A1 (en) Square wave modulation design for a class-D audio amplifier
US10749486B2 (en) Class D amplifier current feedback
USRE24204E (en) Amplifier circuit having series-
US6307431B1 (en) PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator
US6753729B2 (en) Self-oscillating variable frequency closed loop Class D amplifier
JPS592210B2 (en) Parallel operation method
US4369409A (en) Low-frequency power amplifier
US4692686A (en) Low-distortion line voltage regulator
US4134076A (en) Pulse width modulated signal amplifier
US11784615B2 (en) Class-D amplifier with nested feedback loops
US6480465B1 (en) AM transmitter having feed-forward correction to compensate for source impedance
US6937093B2 (en) Cathode-coupled pentode valve amplifier with servo offset controlled push-pull output stage
US4605910A (en) AM pulse duration modulator
WO2017196903A1 (en) Rf class ab cascode amplifier with linearization and steering diodes
US11159132B2 (en) Class D amplifier stereo to mono converter