JPS5921106B2 - editing correction device - Google Patents

editing correction device

Info

Publication number
JPS5921106B2
JPS5921106B2 JP13351576A JP13351576A JPS5921106B2 JP S5921106 B2 JPS5921106 B2 JP S5921106B2 JP 13351576 A JP13351576 A JP 13351576A JP 13351576 A JP13351576 A JP 13351576A JP S5921106 B2 JPS5921106 B2 JP S5921106B2
Authority
JP
Japan
Prior art keywords
editing
digital signal
circuit
fade
storage section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13351576A
Other languages
Japanese (ja)
Other versions
JPS5358205A (en
Inventor
健明 穴沢
薫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Columbia Co Ltd
Original Assignee
Nippon Columbia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Columbia Co Ltd filed Critical Nippon Columbia Co Ltd
Priority to JP13351576A priority Critical patent/JPS5921106B2/en
Publication of JPS5358205A publication Critical patent/JPS5358205A/en
Publication of JPS5921106B2 publication Critical patent/JPS5921106B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はアナログ信号をデジタル信号化し、例えばパル
ス符号変調(以下、PCMと記す)された信号をビデオ
テープレコーダ(以下、VTRと記す)に記録し、これ
を編集する場合の編集補正装置に関する。
Detailed Description of the Invention The present invention converts an analog signal into a digital signal, records the pulse code modulated (hereinafter referred to as PCM) signal on a video tape recorder (hereinafter referred to as VTR), and edits the signal. The present invention relates to an editing correction device for cases.

従来から、オーデオ帯域の信号を録音した磁気媒体の必
要部分のみを継ぎ合せるスプライス編集方法は、広く利
用されている。
Conventionally, splice editing methods have been widely used in which only necessary portions of magnetic media on which audio band signals are recorded are spliced together.

一般に、第2図に示す如きアナログ記録された第1の信
号5を、第1図に示す第1のテープレコーダ1に記録し
、第2図に示す同様アナログ記録された第2の信号6を
、第1図に示す第2のテープレコーダ2に記録し、第1
の信号5を時間を、よりフェードアウトし、同時に第2
の信号を時間tlよりフェードインする様に、テープレ
コーダ1、2の出力側に接続した可変抵抗器VR、、V
R2を可変し、この出力をアンド回路3を通じて第3の
テープレコーダ4に供給し、これにより第1及び第2の
テープレコーダ1、2に記録した信号の必要部分のみを
編集する様に成す。
Generally, a first analog-recorded signal 5 as shown in FIG. 2 is recorded on the first tape recorder 1 shown in FIG. 1, and a second analog-recorded signal 6 as shown in FIG. , recorded on the second tape recorder 2 shown in FIG.
fade out the signal 5 more in time and at the same time the second
Variable resistors VR, , V are connected to the output sides of tape recorders 1 and 2 so that the signals of
R2 is varied and its output is supplied to the third tape recorder 4 through the AND circuit 3, thereby editing only the necessary portions of the signals recorded on the first and second tape recorders 1 and 2.

然し、上述した如き従来の場合には、スプライス編集方
法でない為に、多くのテープレコーダを必要とし、これ
をデジタル記録したVTRで行う場合には、三台のVT
Rを必要とするばかりでなく、これらの同期を同時に取
ることは大変困難なことである。そこで、本発明に於て
は、予めスプライシングテープで必要部分を貼り合せた
磁気媒体を用いて、編集を行う様に成したものである。
然し、この様に、予め編集し、デジタル記録した磁気媒
体を再生すると、編集点に於て異常音を発生する。この
様な異常音は、編集点のみならず、データエラー点でも
発生する。この様な異常音の発生をフェードアウト、フ
ェードインさせる様に成すことも、勿論可能である。然
し、フェードアウト、フェードインさせたゞけでは、編
集点又はデータエラー点で、音がブスツと無くなつた様
な感じを与えて、再生音を完全に編集したことに成らな
い。そこで、本発明ではクローズフェードを用いて、上
述の欠点を除去させる様に成したものである。
However, in the conventional case as described above, since it is not a splice editing method, many tape recorders are required, and when performing this with a digitally recorded VTR, three VTs are required.
Not only does it require R, but it is also very difficult to synchronize them at the same time. Therefore, in the present invention, editing is performed using a magnetic medium to which necessary parts are bonded in advance with splicing tape.
However, when a magnetic medium that has been edited and digitally recorded in advance is played back in this way, an abnormal sound is generated at the editing point. Such abnormal sounds occur not only at editing points but also at data error points. Of course, it is also possible to fade out and fade in the occurrence of such abnormal sounds. However, just fading out and fading in gives the impression that the sound has disappeared at the editing point or data error point, and the reproduced sound is not completely edited. Therefore, the present invention uses close fade to eliminate the above-mentioned drawbacks.

以下、本発明を第3図乃至第T図について詳記する。第
3図に示す如く、複数の磁気媒体Ta、Tb、Tc、・
・・・・・を、スプライシングテープBa、8b、・・
・・・・によつて編集する。尚、この時PCM化したデ
ジタル信号が各磁気媒体に記録されているものとする。
今、磁気媒体Ta、Tb、・・・・・・は矢印A方向に
移動しているものとすると、VTR等の回転ヘッドと同
様の磁気ヘッド9より取り出ワーしたPCM化されたデ
ジタル信号を、適当な増巾回路(図示せず)を経て、記
憶回路10に加える。
The present invention will now be described in detail with reference to FIGS. 3 through T. As shown in FIG. 3, a plurality of magnetic media Ta, Tb, Tc, .
..., splicing tape Ba, 8b, ...
Edited by... At this time, it is assumed that a digital signal converted into PCM is recorded on each magnetic medium.
Assuming that the magnetic media Ta, Tb, etc. are now moving in the direction of arrow A, the PCM digital signal taken out from the magnetic head 9, which is similar to the rotating head of a VTR, etc. , and is added to the storage circuit 10 via a suitable amplification circuit (not shown).

この記憶回路10は、例えばシフトレジスタの如き構成
で、例えば第1のスプライシングテープ8aが貼付けら
れた第1の磁気媒体7aの終端部の録音信号が、例えば
シフトレジスタの第1の記憶区分10aにメモリされ、
更に第1のスプライシングテープ8aの貼付けられた第
2の磁気媒体7bの始端部の録音信号が、シフトレジス
タの第2の記憶区分10bにメモリされ、更に第2のス
プライシングテープ8bの貼付けられた第2の磁気媒体
7bの終端部の録音信号が、シフトレジスタの第3の記
憶区分10cにメモリされ、更に第2のスプライシング
テープ8bの貼付けられた第3の磁気媒体7cの始端部
の録音信号が、第4の記憶区分10dにメモリされる。
以下、同様にスプライシングテープの貼られた磁気媒体
の始及び終端部に録音されたデジタル信号を、シフトレ
ジスタの第5、第6、・・・・・・記憶区分にメモリす
る。土述の記憶回路10の各記憶区分10a,10b・
・・・・・の終端より取り出した信号FO,FI,FO
,FIl・・・・・・を、演算回路11に加える。演算
回路11は乗算、除算回路等でよく、これは記憶回路1
0よりの出力をフエードアウト、又はフエードインさせ
ると共に、クローズフェードして、その出力をデジタル
−アナログ変換回路12を介して、出力端子13にアナ
ログ信号として取り出す。一方、磁気ヘツド9よりも時
間的に早い位置で、磁気媒体7a,7b・・・・・・の
信号を検出するため、先行ヘツド14で取り出した磁気
媒体7a,・・・・・・よりの信号を、記憶制御回路1
5に供給し、これによりデータエラー点又は編集点を検
出し、その検出出力を記憶回路10に供給し、その読み
出しコントロールを行い、更に演算制御回路16にも先
行ヘツド14よりの上記検出信号を供給し、その出力を
演算回路11に供給し、どの様にフエードアウト、フエ
ードインするかのウエイト付のコントロールを行う。本
発明は上述の如き構成にしたので、記憶回路10の第1
の記憶区分10aよりデジタル信号を取り出す様に記憶
制御回路15をコントロールすると共に、演算制御回路
16を駆動して、第4図の如く、第1の記憶区分10a
よりのデジタル信号10a,をフエードアウトし、スプ
ライシングテープ8a貼付点より後の第2の記憶区分1
0bにメモリされたデジタル信号10b1を取り出して
、フエードインさせる様に演算回路11を制御する。
This storage circuit 10 has a structure such as a shift register, and a recording signal at the end of a first magnetic medium 7a to which a first splicing tape 8a is attached is stored in, for example, a first storage section 10a of the shift register. memorized,
Furthermore, the recording signal of the starting end of the second magnetic medium 7b to which the first splicing tape 8a is attached is stored in the second storage section 10b of the shift register, and The recording signal at the end of the second magnetic medium 7b is stored in the third storage section 10c of the shift register, and the recording signal at the beginning of the third magnetic medium 7c to which the second splicing tape 8b is attached is stored. , are stored in the fourth storage section 10d.
Thereafter, similarly, the digital signals recorded at the beginning and end of the magnetic medium to which the splicing tape is attached are stored in the fifth, sixth, . . . storage sections of the shift register. Each storage section 10a, 10b of the storage circuit 10 of Dojo
Signals FO, FI, FO taken from the terminal of ...
, FIl... are added to the arithmetic circuit 11. The arithmetic circuit 11 may be a multiplication or division circuit, etc., and this is the same as the memory circuit 1.
The output from 0 is faded out or faded in, closed faded, and the output is taken out as an analog signal to the output terminal 13 via the digital-to-analog conversion circuit 12. On the other hand, in order to detect the signals of the magnetic media 7a, 7b, . The signal is sent to the storage control circuit 1.
5, thereby detecting a data error point or editing point, and supplying the detection output to the storage circuit 10 to control its readout. Furthermore, the detection signal from the preceding head 14 is also supplied to the arithmetic control circuit 16. The output is supplied to the arithmetic circuit 11, and weighted control is performed to determine how to fade out and fade in. Since the present invention is configured as described above, the first
The storage control circuit 15 is controlled to take out the digital signal from the first storage section 10a, and the arithmetic control circuit 16 is also driven to extract the digital signal from the first storage section 10a, as shown in FIG.
The second storage section 1 after the splicing tape 8a attachment point is faded out.
The arithmetic circuit 11 is controlled to take out the digital signal 10b1 stored in the memory 0b and fade-in it.

この場合、第1の記憶区分10aと、第2の記憶区分1
0bと、第3の記憶区分10cと、第4の記憶区分10
dと、第5の記憶区分10eと、第6の記憶区分10f
とを同時に読み出す様に成し、第1、第2、第3・・・
・・・第nの編集点を順次切り変えて行けば、第5図示
の如きクローズフェード編集を行うことが出来るため、
振巾レベルは曲線17で示す如きエンベローブで示され
て、再生音が編集点で無くなつた様な感じを与えること
はなく、異常音を発生を防止することが出来る。尚、土
述の実施例の場合は、読み出し用の記憶制御回路15の
クロツクを等間隔の周期と成した場合を述べたが、第6
図A及びBに示す如く、フエードアウトを始める時点の
記憶制御回路15よりのクロツクの間隔を、時点18で
変化させ、例えばクロツクの周期を順次拡げて行き、期
間T,経過後、フエードインの時点19でクロツクの周
期を順次挟めて行き、期間T3経過後に、通常のクロツ
ク周期と成すか、期間Tl,t3間の周期を通常のクロ
ツク周期の例えば2倍にすれば、第7図に示す如く、通
常周期クロツク編集点8a,8b等のフエードアウト点
18aから、編集点8a迄の期間T,を経過し、フエー
ドイン期間T4も、期間T3で表す期間オーバラツプし
、必要メモリ数をかせぐことが可能となる。
In this case, the first storage section 10a and the second storage section 1
0b, third storage section 10c, and fourth storage section 10
d, the fifth storage section 10e, and the sixth storage section 10f.
The first, second, third...
...If you change the n-th editing point sequentially, you can perform close fade editing as shown in Figure 5.
The amplitude level is indicated by an envelope as shown by a curve 17, so that the reproduced sound does not feel as if it is lost at the editing point, and abnormal sounds can be prevented from occurring. In the case of the embodiment described above, the clock of the memory control circuit 15 for reading is set to have a period at equal intervals.
As shown in FIGS. A and B, the interval of the clock from the memory control circuit 15 at the time when fade-out is started is changed at time 18, and for example, the clock period is gradually expanded, and after a period T has elapsed, the fade-in is started at time 19. Then, after the period T3 has elapsed, the clock period can be changed to the normal clock period, or if the period between the periods Tl and t3 is, for example, twice the normal clock period, as shown in FIG. A period T from the fade-out point 18a such as normal cycle clock edit points 8a, 8b, etc. to the edit point 8a has elapsed, and the fade-in period T4 also overlaps the period represented by the period T3, making it possible to increase the required number of memories. .

本発明は土述の如く構成したので、編集済磁気媒体の継
ぎ点で生ずる異常音が減少する編集補正装置を得ること
が出来る。
Since the present invention is constructed as described above, it is possible to obtain an editing correction device that reduces abnormal noises generated at splicing points of edited magnetic media.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のクローズフエード編集装置の系統図、第
2図は第1のクローズフエード説明図、第3図は本発明
の補正装置回路図、第4図及び第5図は本発明のクロー
ズフエード編集方法を説明するためのグラフ、第6図A
及びBは本発明の他の実施態様を示す補正装置のクロツ
ク説明図、第7図は通常のクロツクと第6図との比較説
明図である。 図に於て、1,2,4はテープレコーダ、VR,,VR
,は可変抵抗器、3はアンド回路、7a,7b,7c・
・・・・・は磁気媒体、8a,8b・・・・・・は編集
点、9,14は磁気ヘツド、10は記憶回路、10a〜
10fはその記憶区分、11は演算回路、12はアナロ
グ−デジタル変換回路、15は記憶制御回路、16は演
算匍脚回路である。
Fig. 1 is a system diagram of a conventional close fade editing device, Fig. 2 is a first close fade explanatory diagram, Fig. 3 is a circuit diagram of a correction device of the present invention, and Figs. 4 and 5 are a diagram of the present invention. Graph for explaining the close fade editing method, Figure 6A
and B are explanatory diagrams of a clock of a correction device showing another embodiment of the present invention, and FIG. 7 is an explanatory diagram of a comparison between a normal clock and FIG. 6. In the figure, 1, 2, 4 are tape recorders, VR, VR
, is a variable resistor, 3 is an AND circuit, 7a, 7b, 7c・
... are magnetic media, 8a, 8b... are editing points, 9, 14 are magnetic heads, 10 is a storage circuit, 10a--
10f is its storage section, 11 is an arithmetic circuit, 12 is an analog-to-digital conversion circuit, 15 is a storage control circuit, and 16 is an arithmetic leg circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 磁気媒体に記録されたデジタル信号を補正するため
に、スプライシングテープ等で貼り合して編集された編
集済磁気媒体よりデジタル信号を取り出して記憶回路に
メモリし、該記憶回路の最終桁より読み出すデジタル信
号をフェードアウトし、上記記憶回路の途中桁より読み
出すデジタル信号をフェードインしてクロースフェード
されたデジタル信号を得て、編集時に発生する異常音を
低減する様にしたことを特徴とする編集補正装置。
1. In order to correct the digital signal recorded on the magnetic medium, extract the digital signal from the edited magnetic medium that has been pasted and edited with splicing tape, store it in a storage circuit, and read it from the last digit of the storage circuit. An editing correction characterized in that the digital signal is faded out, and the digital signal read from the middle digit of the storage circuit is faded in to obtain a close-faded digital signal, thereby reducing abnormal sounds generated during editing. Device.
JP13351576A 1976-11-05 1976-11-05 editing correction device Expired JPS5921106B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13351576A JPS5921106B2 (en) 1976-11-05 1976-11-05 editing correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13351576A JPS5921106B2 (en) 1976-11-05 1976-11-05 editing correction device

Publications (2)

Publication Number Publication Date
JPS5358205A JPS5358205A (en) 1978-05-26
JPS5921106B2 true JPS5921106B2 (en) 1984-05-17

Family

ID=15106578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13351576A Expired JPS5921106B2 (en) 1976-11-05 1976-11-05 editing correction device

Country Status (1)

Country Link
JP (1) JPS5921106B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60159794U (en) * 1984-03-30 1985-10-24 三菱電機株式会社 hydraulic jack
JPS6263770U (en) * 1985-10-08 1987-04-20

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2912481C2 (en) * 1979-03-29 1983-10-20 Polygram Gmbh, 2000 Hamburg Procedure for joining or blending in or fading in without interference signals
JPS62173825U (en) * 1986-04-25 1987-11-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60159794U (en) * 1984-03-30 1985-10-24 三菱電機株式会社 hydraulic jack
JPS6263770U (en) * 1985-10-08 1987-04-20

Also Published As

Publication number Publication date
JPS5358205A (en) 1978-05-26

Similar Documents

Publication Publication Date Title
JPS62190903U (en)
JP2537041B2 (en) Recording device
JPS6127839B2 (en)
JPS5921106B2 (en) editing correction device
US5253121A (en) Recording and/or reproducing apparatus
JP2794722B2 (en) PCM audio data recording / reproducing device
JP2543218B2 (en) Recording and playback device
JP2569467B2 (en) Video tape recorder
JPS6123595B2 (en)
JPH03278349A (en) Recording and reproducing device
JPH0734302B2 (en) Recording / playback device
US6766105B1 (en) Digital VTR
JPH08279249A (en) Sound recorder
JPS6019075B2 (en) Recording time code signal generator
JP2885152B2 (en) Information recording method
JP2575101B2 (en) Audio signal recording device
JP2537769B2 (en) How to edit information signals
JP2582921B2 (en) Recording and playback device
JPH01271988A (en) After recording system for rotary head type tape recorder
JPS5815873B2 (en) signal processing device
JP2752245B2 (en) How to edit and record programs
JPH0366751B2 (en)
JPS62154285A (en) Information signal recorder
JPH0756731B2 (en) Digital signal reproducing device
JPH0366752B2 (en)