JPS59205668A - Electronic sales data processor - Google Patents
Electronic sales data processorInfo
- Publication number
- JPS59205668A JPS59205668A JP6567783A JP6567783A JPS59205668A JP S59205668 A JPS59205668 A JP S59205668A JP 6567783 A JP6567783 A JP 6567783A JP 6567783 A JP6567783 A JP 6567783A JP S59205668 A JPS59205668 A JP S59205668A
- Authority
- JP
- Japan
- Prior art keywords
- register
- plu
- data
- address
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cash Registers Or Receiving Machines (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電子式キャッシュレジスタ等の電子式売上
データ処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an electronic sales data processing device such as an electronic cash register.
従来、PLU(プライス・ルック・アップ)登録が実行
可能な電子式キャッシュレジスタにおいては、PL’U
合計メモリに予め商品と1対1に対応するPLU番号及
び単価が商品別に多数プリセットされており、そして、
PLU登録に際してPLU番号コードが入力されると、
該PLU番号コードに対応するプリセット単価がPLU
合計メモリ内から読み出され、このプリセット単価に基
づいた登録が実行されるようになっている。Conventionally, in electronic cash registers where PLU (Price Look Up) registration is possible, PL'U
A large number of PLU numbers and unit prices are preset for each product in a one-to-one correspondence with the product in the total memory, and
When the PLU number code is entered during PLU registration,
The preset unit price corresponding to the PLU number code is PLU
It is read out from the total memory and registration is executed based on this preset unit price.
〔従来技術の問題4点〕
しかしながら、この種のものは、上記プリセット単価を
上記PLU合計メモリから読み出す際に、先ず、入力さ
れたPLU番号コードと一致する番号コードをPLU合
計メモリ内より検索するのであるが、この場合、予め、
PLU合計メモリにそのアドレス順番に設定記憶されて
いるPLU番号コードを上記アドレス順番にしたがって
順次読み出し、この番号コードと入力番号とを比較する
こと【こより行うようにしているため、アドレス指定の
順番が後方になればなるほど、そのPLU番号コードの
検索による時間がかかることになる。この結果、上記検
索時間の長いPLU番号フードに対応する商品が、売行
きの悪い商品であれば、特に問題はないが、大変売行き
の良い商品であれば、商品が売れる毎に長時間の検索時
間を必要とし、登録時間が長くなるという不都合があっ
た。[Four problems with the prior art] However, in this type of device, when reading the preset unit price from the PLU total memory, first, the PLU total memory is searched for a number code that matches the input PLU number code. However, in this case, in advance,
The PLU number codes set and stored in the PLU total memory in the order of their addresses are sequentially read out in the order of the addresses above, and this number code is compared with the input number. The farther back the PLU number code is, the more time it takes to search for that PLU number code. As a result, if the product corresponding to the PLU number food that takes a long search time is a low-selling product, there will be no particular problem, but if the product is a very popular product, the search time will take a long time each time the product sells. This has the disadvantage of requiring a long registration time.
この発明は、上述した事情を背景になされたもので、そ
の目的とするところは、PLU合計メモリ等の記憶エリ
アに予め記憶されているPLU番号等の分類コードを登
録時に検索する際に、その検索時間を大幅に短縮するよ
うにした電子式売上データ処理装置を提供することにあ
る〇〔発明の要点〕
この発明は、上述した目的を達成するために、非登録時
に、売上データを順次読み出すと共にその個数の大小を
判別し、この判別結果に基づいて個数の大きいものが登
録時に早く検索されるように、分類コード及びその売上
データの記憶装置を再設定するようにした点を要旨とす
るものである。This invention was made against the background of the above-mentioned circumstances, and its purpose is to search for classification codes such as PLU numbers stored in advance in a storage area such as the PLU total memory at the time of registration. An object of the present invention is to provide an electronic sales data processing device that greatly reduces search time. [Summary of the Invention] In order to achieve the above-mentioned object, this invention sequentially reads out sales data when not registered. The main point is that the classification code and the storage device for the sales data are reset so that the size of the number of items is determined, and based on the results of this determination, items with a large number of items are retrieved quickly at the time of registration. It is something.
〔第1実施例〕
以下、この発明の第1実施例を第1図乃至第5図を参照
して具体的に説明する。第1図は、この発崩を適用した
電子レジスタのブロック回路図2示している。この電子
レジスタの入力部1は、そのキーボード上に金額データ
、PLU番号コード等を入力するテンキー1aと、四則
演算等のファンクションキー、商品部門を指定する部門
別キー現金売りや貸売り全指定する取引別キー等の各種
のキー1bと、PLUナンバを入力する際に使用される
PLUキーICと、各種のモードを切換えるモード切換
スイッチ1dとを有する構成となっている。モード切換
スイッチ1dは、Z(精算)、X(点検)、REF(戻
し)、REG(登録〕、0FF(電源0FF)、PRG
(設定)の各モードを切換えるものである。この入力部
lから操作 1゛キーに対応して出力される
キー人力データおよびモード切換スイッチ1dの各切換
位置に対応して出力されるモード指定データは、入力制
御部2の入力バッファIBを介してCPU(中央演算処
理回路)3に入力される。[First Embodiment] Hereinafter, a first embodiment of the present invention will be specifically described with reference to FIGS. 1 to 5. FIG. 1 shows a block circuit diagram 2 of an electronic register to which this expansion is applied. The input section 1 of this electronic register includes a numeric keypad 1a for inputting amount data, PLU number code, etc. on the keyboard, function keys for four arithmetic operations, and department keys for specifying product departments, such as cash sales and credit sales. It is configured to include various keys 1b such as transaction keys, a PLU key IC used for inputting a PLU number, and a mode changeover switch 1d for switching between various modes. The mode selector switch 1d is Z (payment), X (inspection), REF (return), REG (registration), 0FF (power 0FF), PRG.
(setting) mode. Key manual data output from this input unit 1 in response to the operation 1 key and mode designation data output in response to each switching position of the mode changeover switch 1d are transmitted via the input buffer IB of the input control unit 2. and is input to the CPU (central processing circuit) 3.
CPU3は、入力処理、登e処理、精算処理等のように
、電子レジスタの全ての動作を制御するもので、予め各
種のマイクロ命令が記憶されているROM(リード・オ
ンリ・メモリ)3aと、置数用のXレジスタ、演算或い
は演算補助用のY、Z・・・・・・Nレジスタを有する
RAM(ランダム・アクセス・メモリ)3bと、e1m
snレジスタを有するアドレスデータ記憶部3cと、登
録演算、ジャッジ演算等を実行するALU(論理演算回
路)3dと、インストラクションデータ等を所定のタイ
ミングで出力するCN(制御部)38等2有する構成と
なっている。このCPU3には、バーコード入力制御部
4を介してバーフードリーダ5が接続されている。この
バーコードリーダ5は、手動走査可能なハンドスキャナ
によって構成され、例えば、ラベルに記録されている白
黒のバーコードを光照射してその反射率の違いを電気信
号に変°換するもので、この電気信号はバーコード入力
制御部4に送られてロジック信号に変換され、CPU3
に入力される。したがって、本実施例では、データの入
力手段として入力部1のキー操作で入力するか、バーコ
ードリーダ5で入力するか適宜選択可能である。The CPU 3 controls all operations of the electronic register, such as input processing, registration processing, payment processing, etc., and includes a ROM (read only memory) 3a in which various microinstructions are stored in advance; A RAM (random access memory) 3b having an X register for numeric values and Y, Z...N registers for calculation or calculation assistance, and e1m.
The configuration includes an address data storage section 3c having an sn register, an ALU (logical operation circuit) 3d that executes registration operations, judgment operations, etc., and a CN (control section) 38 etc. that outputs instruction data etc. at a predetermined timing. It has become. A bar food reader 5 is connected to this CPU 3 via a bar code input control section 4 . The barcode reader 5 is constituted by a hand scanner capable of manual scanning, and for example, irradiates a black and white barcode recorded on a label with light and converts the difference in reflectance into an electrical signal. This electric signal is sent to the barcode input control section 4 and converted into a logic signal, which is then sent to the CPU 3.
is input. Therefore, in this embodiment, it is possible to appropriately select whether to input data by key operations on the input unit 1 or by using the barcode reader 5 as the data input means.
また、CPU3には、売上合計器6が双方向に接続され
ている。この売上合計器6は、RAMによって構成され
、CPU3の制御下で書き込み、読み出し動作を実行す
る。而して、売上合計器6は、PLU合計メモlJ6M
、部門別、取引別等のその他の合計メモリ6mを有する
構成となっている。PLU合計メモリ6Mは、その行方
向に配列され、アドレス″1″〜″′N+1”に対応す
る多数のアドレス領域を有し、そして、各アドレス領域
には、商品と1対1のPLU番号コードの記憶エリアC
(n)と、売上個数の記憶エリアK(n)と、単価の記
憶エリアT(n)とが設けられている。この場合、エリ
アC(n)のPLU番号コードおよびエリアT(%)の
単価は、予め、ユーザサイドで任意に設定されたプリセ
・ントデータであリ、またエリアK (n )の売上個
数は、PLU登録の毎に累計される売上合計データであ
る。なお、”N+1″のアドレス領域は、データを一時
退避するために使用される補助的なアドレス領域である
。而して、本実施例では、PLU合計メモリ6Mの各ア
ドレス領域は、初期アドレス61”から順次アドレス指
定されるようになっており、その内容は指定アドレスの
順序にしたがって読み出される。Further, a sales totalizer 6 is bidirectionally connected to the CPU 3. This sales totalizer 6 is constituted by a RAM, and executes writing and reading operations under the control of the CPU 3. Therefore, the sales totalizer 6 is the PLU total memory lJ6M.
, department, transaction, etc., has a total memory of 6m. The PLU total memory 6M is arranged in the row direction and has a large number of address areas corresponding to addresses "1" to "'N+1", and each address area has a PLU number code that corresponds to the product one-to-one. storage area C
(n), a storage area K(n) for sales quantity, and a storage area T(n) for unit price. In this case, the PLU number code of area C(n) and the unit price of area T(%) are preset data arbitrarily set by the user in advance, and the sales quantity of area K(n) is , is the total sales data that is accumulated every time PLU is registered. Note that the "N+1" address area is an auxiliary address area used for temporarily saving data. In this embodiment, each address area of the PLU total memory 6M is sequentially addressed starting from the initial address 61'', and its contents are read out in the order of the specified addresses.
他方、CPU3から出力される金額データ等は、表示制
御部7内の表示バッファHBに転送されたのち、表示部
8に送られ、電気光学的にデジタル表示される。なお、
表示部8は、蛍光表示管或いは液晶を使用したものであ
る。また、CPU3から出力される金額データ等は、印
字制御部9内の印字バッファPBに転送されたのち、印
字部10に送られ、レシート用紙並びにジャーナル用紙
に印字される。なお、印字部10は、サーマルプリンタ
等によって構成されたものである。On the other hand, the amount data etc. output from the CPU 3 are transferred to the display buffer HB in the display control section 7, and then sent to the display section 8, where they are digitally displayed electro-optically. In addition,
The display section 8 uses a fluorescent display tube or liquid crystal. Further, the amount data etc. output from the CPU 3 are transferred to the print buffer PB in the print control section 9, and then sent to the printing section 10, where they are printed on receipt paper and journal paper. Note that the printing unit 10 is configured by a thermal printer or the like.
なお、本実施例の電子レジスタは、POSターミナルと
して本部センタ側のデータ収集装置(図示せず)に電話
回線を利用して接続されるもので、伝送制御部11を介
して上記データ収集装置側からCP U 3に入力され
るデータ転送要求信号に応答してCPU3は各種の売上
データを売上合計器6から読み出し、伝送制御部11を
介して上記データ収集装置側へ送信するようになってい
る6−これによって、上記データ収集装置には各POS
ターミナルから送信される売上データが集計される。The electronic register of this embodiment is connected as a POS terminal to a data collection device (not shown) on the head office center side using a telephone line, and is connected to the data collection device side via the transmission control unit 11. In response to a data transfer request signal inputted to the CPU 3 from the CPU 3, the CPU 3 reads various sales data from the sales totalizer 6, and transmits the data to the data collection device side via the transmission control section 11. 6- This allows the data collection device to
Sales data sent from the terminal is aggregated.
次に、PLU番号コード等の設定、PLU登録、PLU
精算時の動作について説明する。ここで、データ入力手
段として入力部1のキー操作に伴って各種のデータを入
力する場合を例に挙げて説明するものとする。先ず、P
LU合計メモリ6Mに商品の種類を特定するPLU番号
フードに対応してその単価を設定するには、モード切換
スイッチ ゝ1dをrPRGJの位置に切換
えて設定モードに 、:、セットする。この
設定モードにおいて、設定すべきPLU番号コードを置
数してFLUキー1cを操作し、次で、該PLU番号に
対応する商品単価を@数してPLUキーICを操作する
。また、PLO登録を行うには、モード切換スイッチ1
dをrREGJの位置に切換えて登録モードにセットす
る。この登録モードにおいて、PLU番号コードを置数
してFLUキー1cを操作する。更に、FLU合計合計
メモ9丙
モード切換スイッチ1dを「Z」の位置に切換えて精算
モードにセットする。この精算モードにおいて、PLU
キー1dを操作する。Next, set the PLU number code, etc., PLU registration, PLU
The operation at the time of payment will be explained. Here, a case will be described using as an example a case where various data are inputted by key operations on the input unit 1 as the data input means. First, P
To set the unit price corresponding to the PLU number food that specifies the type of product in the LU total memory 6M, switch the mode changeover switch ゝ1d to the rPRGJ position and set it to the setting mode. In this setting mode, the user inputs the PLU number code to be set and operates the FLU key 1c, then inputs the unit price of the product corresponding to the PLU number and operates the PLU key IC. In addition, to perform PLO registration, mode selector switch 1
Switch d to the rREGJ position and set to registration mode. In this registration mode, the PLU number code is entered and the FLU key 1c is operated. Furthermore, the FLU total total memo 9 C mode changeover switch 1d is switched to the "Z" position to set the settlement mode. In this payment mode, PLU
Operate key 1d.
このように各種のモードにおいて、PLUキー1dが操
作されると、CPTJ3は、第2図のフローにしたがっ
た動作を実行するようになる。先ず、ステップS1では
、入力部1のモード切換スイッチ1dから出力されるモ
ード指定データにしたがってそのセット状態が判別され
る。この場合、本実施例ではP L UキーICが操作
されるのは、上述した設定「PR」、登録「REG」、
精算「Z」の3種類のモードの場合であるから、ステッ
プS1 は、上記3種類のモードのセット状態を判別す
るものである。ここで、rPRJモードと判別された場
合・、は、ステップS,に進行し、入力されたデータを
PLU合計メモリ6Mに設定する処−理が実行される。When the PLU key 1d is operated in various modes as described above, the CPTJ 3 starts to perform operations according to the flow shown in FIG. 2. First, in step S1, the set state is determined according to mode designation data output from the mode changeover switch 1d of the input section 1. In this case, in this embodiment, the PLU key IC is operated for the above-mentioned setting "PR", registration "REG",
Since this is a case of three types of payment modes "Z", step S1 is to determine the set state of the three types of modes. Here, if it is determined that the mode is rPRJ mode, the process proceeds to step S, and a process of setting the input data in the PLU total memory 6M is executed.
すなわち、置数入力されたPLU@号コードおよび単価
は、PLU合計メモリ6Mの対応するエリアC(n)、
T(n)に順番に設定される。この鴨合、入力されたP
LU番号および単価は、入力された順番にしたがってP
LU合計メモリ6Mの初期アドレス領域より順次設定さ
れる。したがって、ユーザの所望する商品のPLU谷号
コードとその単価を任意にプリセットすることができる
。In other words, the entered PLU @ code and unit price are stored in the corresponding area C(n) of the PLU total memory 6M,
T(n) in turn. This duck match, the input P
LU numbers and unit prices are entered in the order in which they are entered.
They are set sequentially from the initial address area of the LU total memory 6M. Therefore, the user can arbitrarily preset the PLU valley code and unit price of the product desired by the user.
次に、ステップS1でrREGJモードと判別された場
合には、ステップSs − Sa ”にしたがった登録
処理に移行する。ここで、ステップ83〜S,は、入力
されたPLU番号コード−と一致する番号コードをPL
U合計メモリ6Mから検索する処理を実行するものであ
る。すなわち、先ず、nレジスタに初期アドレス″1”
をセラ)L%次でhこのnレジスタの内容でアドレス指
定されるPLU合計メモリ6MのエリアC(n)内の番
号コードを読み出してXレジスタに転送し、そして、こ
のXレジスタ内の番号コードとXレジスタに置数入力さ
れた番号コードとを比較して両者が一致するか否かを調
べ、rNOJであれば、nレジスタの内容を+1するイ
ンクリメント処理を実行したのち、ステップS4L復帰
する。したがって、この場合の検索処理は、PLU合計
メモlJ6Mを初期アドレスから順番に番号コードを読
み出すことにより実行される。他方、ステップS、でr
YES」と判断され、該当する俗世コードが検索された
場合には、ステップS、に進み、検索された番号コード
に対応する単価が読み出さね、る。而して、読み出され
た単価に応じて次のステップS8では、小計レジスタに
単価を加算すると共に、当該単価を表示部8に送ってデ
ジタル表示させ、また、印字部10に送ってレシート用
紙並びにジャーナル用紙に印字させ、かつ、PLU合計
メモIJ 6 M内の売上個数を+1する通常のPLU
登録処理が実行される。Next, if the rREGJ mode is determined in step S1, the process moves to the registration process according to step Ss-Sa''.Here, steps 83 to S match the input PLU number code. PL the number code
It executes the process of searching from the U total memory 6M. That is, first, the initial address "1" is set in the n register.
) L% Next, read the number code in area C(n) of the PLU total memory 6M that is addressed by the contents of this n register, transfer it to the X register, and then read the number code in this X register. and the number code entered into the X register to check whether they match or not. If rNOJ, increment the contents of the n register by 1, and then return to step S4L. Therefore, the search process in this case is executed by sequentially reading out the number codes from the PLU total memory lJ6M starting from the initial address. On the other hand, in step S, r
If the answer is ``YES'' and the corresponding secular code is retrieved, the process proceeds to step S, where the unit price corresponding to the retrieved number code is read out. According to the read unit price, in the next step S8, the unit price is added to the subtotal register, and the unit price is sent to the display section 8 to be displayed digitally, and also sent to the printing section 10 and printed on receipt paper. Ordinary PLU that prints on journal paper and increases the number of sales in the PLU total memo IJ6M by 1.
Registration processing is executed.
更に、ステップS1 で「Z」モードであると判別され
た場合には、先ず、ステップS、〜S13に進行し、P
LU合計メモlJ6Mの行方向の記憶順位を売上個数の
多い順番に並べ換えるメモリフォーマットの再編成処理
を実行したのち、ステップSI4に進み、精算処理が実
行される。すなわち、上記再編成処理は、先ず、eレジ
スタに初期アドレス″′1″をセットし、次で、P L
U 合Hfメモリ6Mの各アドレス領域のうち、アド
レス値e以降ノエリアK(n)で、個数が最大のアドレ
ス領域を検索する処理(後述する第31ffl(A)に
示すフローAの処理)を実行したのち、これによって検
索されたアドレス領域内のFLU番号コード、個数、単
価を、アドレス値eで指定されるエリーナC(g)、K
(6)、T(g)に書き込む処理(第3[ff1(B)
に示すフローBの処理)が実行される。Furthermore, if it is determined in step S1 that the mode is "Z", the process first proceeds to steps S to S13, and P
After executing the memory format reorganization process of rearranging the storage order in the row direction of the LU total memory lJ6M in descending order of the number of sales, the process proceeds to step SI4, where a settlement process is executed. That is, the above reorganization process first sets the initial address "'1" in the e register, and then sets the P L
Among the address areas of the U Hf memory 6M, execute the process of searching for the address area with the largest number in the area K(n) after the address value e (the process of flow A shown in the 31st ffl(A) described later). After that, the FLU number code, quantity, and unit price in the address area searched by this are sent to Elina C (g), K specified by the address value e.
(6), processing to write to T(g) (third [ff1(B)
Flow B processing shown in ) is executed.
而して、eレジスタの内容を+1するインクリメント処
理を実行したのち、4レジスタの内容がP
、FLU合計メモリ6Mの最終アドレス値Nであるか
否かが判断され、ここで、「NO」であれば、ステップ
Stcに復帰する。このような処理が最終了ドレス値N
に達するまで繰り返し実行される結果、上述のステップ
S2で任意にプリセットされたPLU合計メモリ6λ仙
のデータは、売上個数の多い順番に書き変えられる。第
4図(A)および(B)番ま、この状態を示したもので
、第4図(A)に示すように、PLU合計メモリ6Mの
アドレス値1〜415に対応してPLU番号コード「1
01J、[102J・・・・・・「515Jをその初期
アドレスから番号コードの小さいもの順にエリアC(n
)に設定した状態において、エリアK (n )内の売
上個数が第41J (A )に示す如くとすると、上述
のメモリフォーマットの再編成処理が実行されることに
よりPLU合計メモリ6Mの内容は、第4図(B)に示
す如く並べ変えらね、その初期アドレス領域には最大個
数「124」を含むデータ、・・・・・・「415Jの
アドレス領域には最小個数rOJを含むデータが設定さ
れるようになる。而して、このような再編成処理が終了
し、ステップSI3でrYEsJと判断されると、ステ
ップSI4の精算処理に移行する。ここでは、先ず、P
LU合計メモリ6Mの内容が、PLU番号の小さいもの
順に読み出され、第5図に示す如く、ジャーナル用紙に
印字される。すなわち、PLU番号、例えば、「1oI
PLJに対応して売上個数r12J 、売上金額「24
00」が各PLU番号毎に印字される。この場合、売上
金額は、PLUZ号が読み出される毎に、その売上個数
に単価を乗算して得られたものである。次で、PLU合
計メモリ6Mの内容は、伝送制御部11を介してデータ
収集装置に送イ5され、而して、PLU合計メモリ6M
の各売上個数が夫々クリアされる。After incrementing the contents of the e register by 1, the contents of register 4 become P.
, is the final address value N of the FLU total memory 6M. If "NO" here, the process returns to step Stc. This kind of processing is the final dress value N
As a result, the data in the PLU total memory 6λx, which was arbitrarily preset in step S2 described above, is rewritten in descending order of the number of units sold. Figures 4(A) and 4(B) show this state. As shown in Figure 4(A), PLU number codes " 1
01J, [102J..."515J is moved from its initial address to area C(n
), and if the number of units sold in area K (n) is as shown in No. 41 J (A), the contents of the PLU total memory 6M will be as follows by executing the memory format reorganization process described above. As shown in Fig. 4(B), the initial address area is set with data containing the maximum number "124", and the address area of 415J is set with data containing the minimum number rOJ. When such reorganization processing is completed and rYEsJ is determined in step SI3, the process moves to the settlement processing in step SI4.Here, first, P
The contents of the LU total memory 6M are read out in descending order of PLU number and printed on journal paper as shown in FIG. That is, the PLU number, e.g.
Corresponding to PLJ, sales quantity r12J, sales amount “24
00" is printed for each PLU number. In this case, the sales amount is obtained by multiplying the number of units sold by the unit price each time the PLUZ number is read. Next, the contents of the PLU total memory 6M are sent 5 to the data collection device via the transmission control unit 11, and the contents of the PLU total memory 6M are
Each sales quantity is cleared respectively.
次に、第3図(A)を参照して1記フローAの処理を詳
細に説明する。この場合、第4図(A)のメモリフォー
マットに基づいて具体的に説明するものとする。先ず、
ステップS1ではeレジスタの内容、最初は初期アドレ
ス″1″がmおよびnレジスタに夫々セットされる。次
で、mレジスタの内容で指定されるアドレス領域のエリ
アK(m)から個数データが読み出され、Xレジスタに
現時点までの最大個数データとしてセットされる(ステ
ップS2 )。最初は、Xレジスタには、初期7’)
−レス領域内の個数データ「12」がセットされる。次
で、nレジスタの内容を+1することによって指定され
る次アドレス領域のエリアK(n + 11 、最初は
K(2)から個数データrOJが読み出され、Xレジス
タの内容と比較される被比較データとしてXレジスタに
セットされる(ステップS、)。Next, with reference to FIG. 3(A), the processing of Flow A in Section 1 will be explained in detail. In this case, a specific explanation will be given based on the memory format shown in FIG. 4(A). First of all,
In step S1, the contents of the e register, initially an initial address "1", are set in the m and n registers, respectively. Next, the number data is read from area K(m) of the address area specified by the contents of the m register, and is set in the X register as the maximum number data up to the present time (step S2). Initially, the X register contains the initial 7')
- The number data "12" in the response area is set. Next, the number data rOJ is read from area K(n + 11) of the next address area specified by adding 1 to the contents of the n register, initially from K(2), and is compared with the contents of the X register. It is set in the X register as comparison data (step S).
このようにしてセットされたXおよびXレジスタの内容
は、次のステップS4で比較され、Xレジスタの内容が
Xレジスタの内容以上が否がか判断される。今の場合に
は、Xレジスタには「12」、Xレジスタには「0」が
セットされているので、「YES」と判断され、次のス
テップS、に進む。ここで゛は、n+1のアドレスデー
タをnレジスタに転送する処理を実行するもので、この
結果、次のステップS6ではnレジスタの内容がPLU
合計メモリ6Mの最終アドレス値Nに達したか否かが判
断される。今の場合、「No」と判断されるので、ステ
ップs3に復帰し、最大個数を検索する処理が繰り返さ
れる。第4図(A)のメモリフォーマットにおいて、個
数「12Jよりも大きい個数データが、「33」のアド
レス領域に記憶されているものとすると、この個数デー
タ「124」がXレジスタにセットされるまで検電動作
が繰り返される。而して、この個数データ「124」が
Xレジスタにセットされると、ステップs4でrNOJ
と判断されるので、ステップ571S8に順次移行する
。このステップs7は、Xレジスタの内容をXレジスタ
に転送し、現時点までの最大個数データを書き変えるも
のであり、また、ステップS8は、最大個数データが記
憶されていた領域のアドレス値kmレジスタに転送する
ものである。したがって、今の場合には、Xレジスタの
内容は「124J 、mレジスタの内容は「66」とな
る。而して、ステップS、に戻り、上述の動作が、ステ
ップS6でrYEsJと判断されるまで繰り返される。The thus set X and the contents of the X register are compared in the next step S4, and it is determined whether the contents of the X register are greater than or equal to the contents of the X register. In this case, since "12" is set in the X register and "0" is set in the X register, the determination is "YES" and the process proceeds to the next step S. Here, `` executes the process of transferring the address data of n+1 to the n register, and as a result, in the next step S6, the contents of the n register are transferred to the PLU.
It is determined whether the final address value N of the total memory 6M has been reached. In this case, since the determination is "No", the process returns to step s3 and the process of searching for the maximum number is repeated. In the memory format of Fig. 4 (A), if piece count data larger than the number ``12J'' is stored in the address area ``33'', until this piece count data ``124'' is set in the X register. The voltage detection operation is repeated. When this number data "124" is set in the X register, rNOJ is set in step s4.
Therefore, the process sequentially proceeds to step 571S8. This step s7 transfers the contents of the X register to the X register and rewrites the maximum number data up to the present time, and step S8 transfers the address value km register of the area where the maximum number data was stored. It is to be transferred. Therefore, in this case, the contents of the X register are "124J" and the contents of the m register are "66". Then, the process returns to step S, and the above-described operation is repeated until rYEsJ is determined in step S6.
今、「63」のアドレス領域以降に、個数1−124J
より大きいものがなかった場合には、Xおよびmレジス
タの内容は、書き変えられることなく、そのままとなる
。このようにして、最大個数およびそれが記憶されてい
たアドレス領域が検索される。Now, after the address area "63", the number 1-124J
If there is no larger one, the contents of the X and m registers remain unchanged without being rewritten. In this way, the maximum number and the address area in which it was stored are retrieved.
次に、第3図(B)を参照して上記フローBの処理を詳
細に説明する。この場合、第4図■、[F])のメモリ
フォーマットに基づいて具体的に説明するものとする。Next, the processing of the above flow B will be explained in detail with reference to FIG. 3(B). In this case, a specific explanation will be given based on the memory format shown in FIG.
先ず、ステップS、では、mおよびnレジスタの内容が
・等しいか否かが判断される。First, in step S, it is determined whether the contents of the m and n registers are equal.
ここで、「NO」と判断される場合とは、アドレス値g
以降の領域に、アドレス値eに対応する個数データより
も大きい個数が無かった場合であり、このような場合に
は、以降の処理を無効とするが、有h ば、mレジスタ
の内容は書き変えられているので、「YES」と判断さ
れ、次のステップs2に進む。このステップS2は、m
レジスタの内容で特定されるエリアC(m ) 、K
(m )、T(m)内のデータをアドレス値(n+1’
)で指定される補助的なエリアC(N+1 )、K(N
+1 )、T(N+1)に退避する処理を実行するもの
である。Here, the case where it is determined "NO" means that the address value g
This is a case where there is no number larger than the number data corresponding to the address value e in the subsequent area. In such a case, the subsequent processing is invalid, but if there is, the contents of the m register are written. Since it has been changed, the determination is "YES" and the process proceeds to the next step s2. This step S2 is m
Areas C(m), K specified by register contents
(m), data in T(m) to address value (n+1'
), the auxiliary areas C(N+1) and K(N
+1), and executes the process of saving to T(N+1).
今の場合、mレジスタの内容は「36」であるから、ア
ドレス値33のエリアC(33)、K(33)、T<3
3)の内容が退避され、当該工毘アは空白となる。In this case, the contents of the m register are "36", so the areas with address value 33 are C(33), K(33), and T<3.
The contents of 3) are saved and the corresponding engineering space becomes blank.
このような空白エリアが形成されることにより、次のス
テップ83〜S6では、アドレス値lのエリアからアド
レス値mの空白エリアまでのデータを1アドレスずつ繰
り上げて上記空白エリアを埋めると共に、アドレス値e
のエリアを空白とするシフト処理が実行される。すなわ
ち、ステップ$3では、mレジスタの内容で指定される
各エリアC(m)、K (m)、T (m)に、その1
つ前のエリアC(m−1)、K(m−1)、T(m−1
)の内容を転送するシフト処理が実行される。次で、ス
テップS4では、7′ドレス°’m−1’”がmレジス
タに転送される。次で、ステップS、では、mおよびl
レジスタの内容が一致するか否か、換言すれば、アドレ
スaa eのエリア内のデータをシフトする処理が終了
したか否かが判断され、「NO」であれば、ステップS
3に復帰し、当該処理が終了するまで上述の動作が繰り
返される。By forming such a blank area, in the next steps 83 to S6, the data from the area with address value l to the blank area with address value m is incremented one address at a time to fill the blank area, and the address value is e
Shift processing is executed to make the area blank. That is, in step $3, each area C(m), K(m), and T(m) specified by the contents of the m register is
Previous area C(m-1), K(m-1), T(m-1
) is executed. Next, in step S4, the 7' address °'m-1''' is transferred to the m register. Next, in step S, m and l
It is determined whether the contents of the registers match, in other words, whether the process of shifting the data in the area of address aa e has been completed. If "NO", step S is performed.
3, and the above-described operations are repeated until the process is completed.
而して、ステップS6で「YES」と判断された場合に
は、ステップS、に進行し、エリアC(N+1 )、I
((N+1 )、T(N+1 )cこ退避させておいた
データが空白となったエリアC(a、K(の、T(d)
に転送される。この結果、例えば、第4図(B)に示ス
ように、アドレス値1′33″のエリアに記憶されてい
たデータは、初期アドレス値″1′°の対応するエリア
に書き込まれることになる0
このような処理が、第6図に示したフローのステップ8
13でrYEsjと判断されるまで繰り返される結果、
第4図(A)に示した記憶順位が同[W(B)のメモリ
フォーマットに示す如く、個数の大きい順に再編成され
る。したがって、再編成された以降のPLU登録におい
ては、その順序にしたがってPLU番号フードが検索さ
れるので、その検索時間を大幅に短縮することができる
。If it is determined "YES" in step S6, the process proceeds to step S, and areas C(N+1), I
((N+1), T(N+1)c Area C(a, K(of, T(d)
will be forwarded to. As a result, for example, as shown in FIG. 4(B), the data stored in the area with the address value 1'33'' will be written into the corresponding area with the initial address value ``1'°. 0 Such processing is performed at step 8 of the flow shown in Figure 6.
As a result of being repeated until rYEsj is determined in step 13,
The storage order shown in FIG. 4(A) is reorganized in descending order of the number of items as shown in the memory format of [W(B)]. Therefore, in the PLU registration after reorganization, the PLU number hood is searched in that order, so the search time can be significantly shortened.
〔第2実施例〕
次に、この発明の第2実施例を第6図に示すフローチャ
ートを参照して説明する。本実施例は、 −上記第1実
施例を簡略化したもので、各個数データを所定の基準値
(売上個数の平均値)と比較してその大小を判別し、基
準値よりも大きしA個数を含むものをメモリの上部側ア
ドレス領域Gこ、/hさいものをその下部側アドレス領
域に夫々再設定するものである。[Second Embodiment] Next, a second embodiment of the present invention will be described with reference to the flowchart shown in FIG. This embodiment is a simplified version of the first embodiment, in which each quantity data is compared with a predetermined reference value (average number of units sold) to determine its size, and if A is larger than the reference value. The number including the number is reset in the upper address area G of the memory, and the number /h is reset in the lower address area.
精算モードにおいて、PLUキーカ(操作されると、第
6図のフローにした力5つた動作力5実行される。先ず
、ステップS1では、PLU合計メモ1)6M内の全個
数データを読み出してそれらをカ目算し、この演算結果
データ番こ基づし)で次のステップS2ではその平均値
(基準値)を算出し、Xレジスタに転送する処理が実行
される。次で、ステップS3では、PLU合計メモリ6
Mの初期アドレス値IEnレジスタに、また、その最!
冬アドレス値Nをmレジスタに夫々セットするイニシャ
ライ 1″′“”“実0816・00”3・1
108計″)IJ 6〜i ノ上部側アドレス領域はn
レシスタノ内容でアドレス指定され、また、そσ)下部
側アドレス領域はmレジスタの内容でアドレス指定され
るものであるが、両アドレス領域は、予め固定的に設定
されているものではなく、上記平均値との比較結果に応
じてその範囲が変遷するものである。In the settlement mode, when the PLU key is operated, the force 5 action force 5 according to the flow shown in Fig. 6 is executed. First, in step S1, the total number data in the PLU total memo 1) 6M is read out. In the next step S2, the average value (reference value) is calculated and transferred to the X register (based on the calculation result data number). Next, in step S3, the PLU total memory 6
The initial address value of M is also stored in the IEn register.
Initialize to set the winter address value N in the m register respectively 1'''''''Real 0816.00'' 3.1
108'') IJ 6~i upper side address area is n
The lower address area is addressed by the contents of the m register, and the lower address area is addressed by the contents of the m register, but both address areas are not fixedly set in advance and are based on the above average. The range changes depending on the comparison result with the value.
而して、上述のイニシャライズ処理が終ると、ステップ
S4、S、が順次実行される。すなわち、nレジスタの
内容で指定されるエリアK (m) 、最初は、初期ア
ドレス″1″のエリア内から個数データを読み出して、
Yレジスタに転送し、Xレジスタ内の平均値データと比
較して平均値以上か否かが判断される。ここで、「YE
S」と判断された場合には、ステップS+Oに進み、n
レジスタの内容を+1するインクリメント処理(アドレ
スの繰り下げ)を実行したのち、ステップS4に復帰す
る。而して、平均値未満の個数データが検索され、ステ
ップS5で「NO」と判断されると、上述のステラ7’
S l+ 、Sa と同様の処理を行うステップS6
、Sフに進行し、mレジスタの内容で指定されるエリア
K(m)、At初は、f1終アドレス”N′のエリアか
ら個数データを読み出して、Zレジスタに転送し、Xレ
ジスタ内の平均値データと比較して平均値未満か否かが
判断される。ここで、[YESJと判断された場合には
、ステップ811に進み、mレジスタの内容を−1する
インクリメント処理(アドレスの繰り上げ)が実行、さ
hると共ニ、次のステップ812でmレジスタのアドレ
ス値がnレジスタのアドレス値以上になったか否かの判
断処理が実行され、ここで、「NO」と判断されると、
ステップS6に復帰する。而して、平均値−以上の個数
データが検索され、ステップS、でrNO」と判断され
ると、ステップS8の実行に進む。After the above-mentioned initialization process is completed, steps S4 and S are sequentially executed. That is, in the area K (m) specified by the contents of the n register, first, the number data is read from the area with the initial address "1",
The data is transferred to the Y register and compared with the average value data in the X register to determine whether the data is greater than or equal to the average value. Here, “YE
If it is determined that "S", proceed to step S+O, and
After incrementing the contents of the register by 1 (carrying down the address), the process returns to step S4. Then, if the number data less than the average value is retrieved and it is determined "NO" in step S5, the above-mentioned Stella 7'
Step S6 to perform the same processing as S l+ and Sa
, S progresses to area K(m) specified by the contents of m register, At first, the number data is read from the area of f1 end address "N', transferred to Z register, and stored in X register. It is determined whether or not it is less than the average value by comparing it with the average value data.If it is determined as YESJ, the process proceeds to step 811, where the increment processing (carrying up the address) of the contents of the m register by -1 is performed. ) is executed, and at the same time, in the next step 812, a judgment process is executed to determine whether the address value of the m register is greater than or equal to the address value of the n register, and the judgment is "NO" here. and,
The process returns to step S6. Then, if the number data equal to or greater than the average value is retrieved, and it is determined in step S that "rNO" is determined, the process proceeds to step S8.
したがって、上記ステップS8が実行されるのは、ステ
ップS、で平均値未満、ステップS、で平均値以上の個
数データが夫々検索された場合である。Therefore, step S8 is executed when the number data of less than the average value is retrieved in step S, and the number data of more than the average value is retrieved in step S, respectively.
これによって、ステップS8は、エリアC(m)、K
(m)、T (m)の内容とエリアC(fi)、K (
n)、T (n)の内容とを交換し、平均値未満の個数
2含むデータは下部側アドレス領域へ、また、平均値以
上の個数を含むデータは上部側アドレス領域へ夫々転送
してデータの再編成処理を実行するものである。As a result, in step S8, areas C(m), K
(m), contents of T (m) and areas C(fi), K (
n) and T (n), data containing 2 items less than the average value is transferred to the lower address area, and data containing more than the average value is transferred to the upper address area. This reorganization process is executed.
そのa、mレジスタの内容を−1してアドレスを繰り上
げる処理(ステップS、)、次で、アドレスを繰り下げ
る処理(ステップS+o) ’i:順次実行したのち、
ステップS4に復帰する。このような処理が繰り返し実
行され、mレジスタのアドレス値がnレジスタのアドレ
ス値以上になると、ステップS、r[YEsjと判断さ
れ、ステップS13の実行に移り、第1実施例と同様の
精算処理が実行される。The contents of the a and m registers are decremented by 1 and the address is incremented (step S,), and then the address is decremented (step S+o). 'i: After sequential execution,
The process returns to step S4. When such processing is repeatedly executed and the address value of the m register becomes greater than or equal to the address value of the n register, it is determined that step S, r[YEsj, and the process moves to step S13, where the payment process similar to the first embodiment is performed. is executed.
このように本実施例では、nレジスタのアドレス値で指
定された個数データが平均値:以)上であれば、そのま
まとするが、平均値未満であれば、mレジスタのアドレ
ス値で指定された個数データが平均値以上と判断された
ものと交撲するようにしたから、上部側アドレス領域に
は平均値以上、また下部側アドレス領域には平均値未満
のものが設定されることになる。したがって、このよう
なブロック分けによってもPLU登録時の検索時間を大
幅に短縮することができる。In this embodiment, if the number data specified by the address value of the n register is above the average value, it is left as is, but if it is less than the average value, it is specified by the address value of the m register. Since the number data determined to be equal to or higher than the average value is set, the upper address area will be set to the average value or higher, and the lower address area will be set to the lower than the average value. . Therefore, such block division can also significantly reduce the search time during PLU registration.
なお、上記各実施例においては、PLU合計メモリの再
編成処理を精算時に行うようにしたが、PLO登録が行
なわれていない時であれば、点検時、責任者交換時、総
売上個数が所定値に達した時、或いは所定時間が経過し
た時等、何時でもよい。In each of the above embodiments, the reorganization process of the PLU total memory is performed at the time of checkout, but if the PLO registration is not performed, the total sales number is It may be any time, such as when a certain value is reached or when a predetermined period of time has elapsed.
また、上記各実施例は、PLU合計メモリに単価をプリ
セットするようにしたが、商品番号別メモリにおいては
、商品コードのみをプリセットし1単価は設定しないよ
うにしてもよい。また、メモリとしては、rtAMに限
らず、磁気テープ、FDD(フロッピィデイスーク)等
−Sあってもよい。Further, in each of the above embodiments, the unit price is preset in the PLU total memory, but in the memory for each product number, only the product code may be preset and the unit price may not be set. Furthermore, the memory is not limited to rtAM, but may also include magnetic tape, FDD (floppy day disk), and the like.
更に、上記各実施例の動作説明では、データ人力手段と
してキー人力による堝合企例に挙げて説明したが、バー
コードリーダ5による場合でも同様であり、また、0C
R(光学的文字読取装@)等であっても実施可能である
。Furthermore, in the explanation of the operation of each of the above embodiments, an example was given in which the key was manually assembled as the data manual means, but the same applies to the case where the barcode reader 5 is used.
R (optical character reading device@) etc. can also be implemented.
加えて、上記第2実施例は、基準値を全個数の平均値と
したが、置数操作により予め基準値を設 1
・定する方法であってもよい。また、f?LU合計メモ
リを上部および下部の2つのアドレス領域に分げたが、
例えば、基準値を復数設け、より細かなブロックに分け
るようにしてもよく、この場合には、第6図のフローと
略同様の処理を実施することにより実施可能である。In addition, in the second embodiment, the reference value is the average value of all the numbers, but the reference value can be set in advance by the number setting operation.
・It may be a method of determining Also, f? The LU total memory is divided into two address areas, upper and lower.
For example, multiple reference values may be provided and the blocks may be divided into smaller blocks. In this case, it is possible to perform processing substantially similar to the flow shown in FIG. 6.
その他、個数データの大小を判別して大きい順に再設定
する方法は、この発明を逸脱しない範囲内において種々
変形応用可能である。また、この発明は、電子式キャッ
シュレジスタに限定されず、その他の売上データ処理装
置であってもよい。In addition, the method of determining the size of the number data and resetting it in ascending order can be modified and applied in various ways without departing from the scope of the present invention. Further, the present invention is not limited to electronic cash registers, and may be applied to other sales data processing devices.
この発明は、以上詳細に説明したように、非登録時に、
売上データを順次読み出すと共に、その個数の大小を判
別し、この判別結果に基づいて、個数の大きいものが登
録時に早く検索されるように、分類コード及び売上デー
タの記憶&置ご再設定するようにしたから、登録時の検
索時間を大幅に短縮することができ、登録処理を迅速に
行うことができるという優れた効果を有するものである
。As explained in detail above, this invention, at the time of non-registration,
While reading the sales data sequentially, it determines the size of the number of items, and based on this determination result, the classification code and sales data are stored and reset so that items with a large number of items can be searched quickly when registering. Because of this, the search time at the time of registration can be significantly shortened, and the registration process can be performed quickly.
第1図乃至第5図はこの発明の第1実施例を示したもの
で、第1図はこの発明を適用した電子式キャッシュレジ
スタのブロック回路図、第2図、第3図囚、の)は動作
を説明するためのフローチャー)、第4[J(5)、■
はメモリフォーマット、第5図ば印字フォーマット、第
6図はこの発明の第2実施例の動作を説明するための7
0−チャートである。
1・・・・・・入力部、3・・・・・・cpu、3a・
・・・・・ROM 。
3b・・・・・・RAN、i、3C・・・・・・アドレ
スデータ記憶部、3d・・・・・・論理演算回路、3e
・・・・・・制御部、6M・・・・・・PLU合計メモ
リ。
特許出願人 カシオ計算機株式会社
第2図
第3図
(Aン
第3図
(B)
第5図
第6図Figures 1 to 5 show a first embodiment of the present invention, with Figure 1 being a block circuit diagram of an electronic cash register to which the invention is applied, Figures 2 and 3. is a flowchart to explain the operation), the fourth [J(5), ■
5 is a memory format, FIG. 5 is a print format, and FIG. 6 is a diagram 7 for explaining the operation of the second embodiment of the present invention.
0-Chart. 1...Input section, 3...CPU, 3a.
...ROM. 3b...RAN, i, 3C...Address data storage section, 3d...Logic operation circuit, 3e
...Control unit, 6M...PLU total memory. Patent applicant Casio Computer Co., Ltd. Figure 2 Figure 3 (A) Figure 3 (B) Figure 5 Figure 6
Claims (1)
タを含む売上データを記憶し、登録時に入力された分類
コードと一致する分類コードが予め定められた順番で検
索される記憶手段と、前記登録が行なわれていない時に
、前記売上データを読み出すと共に、前記個数データの
大小を判別する判別手段と、この判別結果に基づき前記
分類コード及びその売上データの記憶位置を前記個数テ
ークの大きいものが早く検索される順序に再設定する設
定手段とを具備してなる電子式売上データ処理装置。a storage means for storing a classification code and sales data including sales quantity data corresponding to the classification code, and for searching in a predetermined order for classification codes that match the classification code input at the time of registration; a determination means for reading out the sales data and determining whether the number data is large or small when the sales data is not being used; and based on the result of this determination, the classification code and the storage location of the sales data are searched faster for the one with the larger number take. an electronic sales data processing device comprising: a setting means for resetting the order in which the data is to be processed;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6567783A JPS59205668A (en) | 1983-04-15 | 1983-04-15 | Electronic sales data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6567783A JPS59205668A (en) | 1983-04-15 | 1983-04-15 | Electronic sales data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59205668A true JPS59205668A (en) | 1984-11-21 |
Family
ID=13293868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6567783A Pending JPS59205668A (en) | 1983-04-15 | 1983-04-15 | Electronic sales data processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59205668A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124862A (en) * | 1979-03-19 | 1980-09-26 | Toshiba Corp | Frequency control unit |
-
1983
- 1983-04-15 JP JP6567783A patent/JPS59205668A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124862A (en) * | 1979-03-19 | 1980-09-26 | Toshiba Corp | Frequency control unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6011991A (en) | Electronic cash register | |
JPS619790A (en) | Electronic cash register | |
JPS59205668A (en) | Electronic sales data processor | |
JPS5911465A (en) | Electronic cash register | |
JP2893989B2 (en) | Electronic cash register | |
JPS5864537A (en) | Input control system of function key | |
JPS61193296A (en) | Input unit for electronic cash register | |
JPS644228B2 (en) | ||
JPS59186068A (en) | Electronic cash register with plu function | |
KR0159723B1 (en) | Article registering method using an existing code | |
JPH034958B2 (en) | ||
JPH0332118B2 (en) | ||
JP2584549B2 (en) | Product sales data processing device | |
JPS6394396A (en) | Electronic type cash register | |
JPH03250292A (en) | Electronic cash register | |
JPH0635764A (en) | Record deletion device | |
JPH06111135A (en) | Merchandise sales data processor | |
JPS59173873A (en) | Electronic cash register | |
JPH0475194A (en) | Electronic cash register equipped with unit price reader | |
JPS59197958A (en) | Electronic cash register | |
JPS6378292A (en) | Electronic cash register | |
JPS61208596A (en) | Electronic type cash register | |
JPS62233899A (en) | Merchandise sales data processor | |
JPH0869572A (en) | Merchandise sale register data processing device | |
JPH0355690A (en) | Sales data processor |